JPH0241522A - 関数演算処理装置 - Google Patents
関数演算処理装置Info
- Publication number
- JPH0241522A JPH0241522A JP63193809A JP19380988A JPH0241522A JP H0241522 A JPH0241522 A JP H0241522A JP 63193809 A JP63193809 A JP 63193809A JP 19380988 A JP19380988 A JP 19380988A JP H0241522 A JPH0241522 A JP H0241522A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- addition
- constant
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
上の利用分野〕
明は関数演算処理装置に関し、特に定数デ複数必要とす
る浮動小数点の関数演算処理間する。
る浮動小数点の関数演算処理間する。
の技術〕
従来、この種の関数演算処理装置は、外部の主記憶装置
に定数データを展開し、必要になるたびに主演算装置が
主記憶装置から定数データを読み出し、浮動小数点演算
回路に与えていた。
に定数データを展開し、必要になるたびに主演算装置が
主記憶装置から定数データを読み出し、浮動小数点演算
回路に与えていた。
上述した従来の関数演算処理装置は、定数データを主記
憶から読出し、−互生演算装置に読込んでから浮動小数
点演算回路に与えるため、２回の転送命令を必要とし、
速度が遅いという欠点がある。
憶から読出し、−互生演算装置に読込んでから浮動小数
点演算回路に与えるため、２回の転送命令を必要とし、
速度が遅いという欠点がある。
本発明の関数演算装置は、浮動小数点数データの四則演
算を行う演算回路と、この演算回路と共通のデータバス
を有し浮動小数点の関数演算に必要な定数データを書込
み・読出しする記憶回路と、外部からアドレスと制御と
の指示が与えられ前記演算回路の制御と前記記憶回路の
読出し、書込みの制御とを行う制御回路とを有すること
により構成される。
算を行う演算回路と、この演算回路と共通のデータバス
を有し浮動小数点の関数演算に必要な定数データを書込
み・読出しする記憶回路と、外部からアドレスと制御と
の指示が与えられ前記演算回路の制御と前記記憶回路の
読出し、書込みの制御とを行う制御回路とを有すること
により構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。アドレ
ス入力線１は、演算回路５の制御、記憶回路６の読出し
、書込みのアドレスの指示のもとになるアドレス情報の
外部からの入力線である。制御回路２はアドレス入力線
１により与えられた指示にもとづき、演算回路５への命
令、記憶回路６への読出し、書込みのアドレスの指示の
制御を行う。制御線３は演算回路５へ制御情報を伝える
。制御入力線４は記憶回路６ヘアドレス及び制御情報を
伝える。演算回路５は制御線３により与えられた情報に
より、四則演算およびデータの入出力を行う。記憶回路
６は制御入力線４を介して入力されたアドレスに対し、
定数データの書込み、読出しを行う。データ入出力線７
は演算回路５、記憶回路６及び外部の装置の間のデータ
入出力および転送を行う。
ス入力線１は、演算回路５の制御、記憶回路６の読出し
、書込みのアドレスの指示のもとになるアドレス情報の
外部からの入力線である。制御回路２はアドレス入力線
１により与えられた指示にもとづき、演算回路５への命
令、記憶回路６への読出し、書込みのアドレスの指示の
制御を行う。制御線３は演算回路５へ制御情報を伝える
。制御入力線４は記憶回路６ヘアドレス及び制御情報を
伝える。演算回路５は制御線３により与えられた情報に
より、四則演算およびデータの入出力を行う。記憶回路
６は制御入力線４を介して入力されたアドレスに対し、
定数データの書込み、読出しを行う。データ入出力線７
は演算回路５、記憶回路６及び外部の装置の間のデータ
入出力および転送を行う。
次に第１図の実施例の動作について説明を進めると、第
１図のブロックは下記（Ａ）、（Ｂ）および（Ｃ）の基
本動作モードを有している。
１図のブロックは下記（Ａ）、（Ｂ）および（Ｃ）の基
本動作モードを有している。
（Ａ）初期制定１時において、浮動小数１点の関数演算
に必要な定数データを記憶回路６に格納する。これには
アドレス入力線１を介して演算なし、書込み、書込みア
ドレスの３つの情報を入力し、データ入出力線７に定数
データを与えることにより行われる。
に必要な定数データを記憶回路６に格納する。これには
アドレス入力線１を介して演算なし、書込み、書込みア
ドレスの３つの情報を入力し、データ入出力線７に定数
データを与えることにより行われる。
（Ｂ）外部からの小数点データを直接演算する場合、た
とえば加算する場合には、アドレス入力線１に加算、読
出し書込みなしの情報を入力し、データ入出力線７にデ
ータを与えることにより演算回路５が加算を行う。
とえば加算する場合には、アドレス入力線１に加算、読
出し書込みなしの情報を入力し、データ入出力線７にデ
ータを与えることにより演算回路５が加算を行う。
（Ｃ）（Ａ）の初期設定時に格納した定数データを演算
する場合、たとえば加算する場合には、アドレス入力線
１に加算、読出しアドレスの情報を入力すると、記憶回
路６から読出された定数データがデータ入出力線７を通
って演算回路らに与えられ、演算回路５は制御回路３か
ら与えられた加算指示により定数データの加算を行う。
する場合、たとえば加算する場合には、アドレス入力線
１に加算、読出しアドレスの情報を入力すると、記憶回
路６から読出された定数データがデータ入出力線７を通
って演算回路らに与えられ、演算回路５は制御回路３か
ら与えられた加算指示により定数データの加算を行う。
関数演算では、始めに（Ｂ）モードの演算が行われ、続
いて（Ｃ）モードの演算がくり返し行われることにより
関数が演算される。
いて（Ｃ）モードの演算がくり返し行われることにより
関数が演算される。
以上説明したように本発明は、浮動小数点の関数演算に
用いる定数データを記憶する記憶回路を有し、−回の転
送命令により定数演算を行うことにより、定数演算処理
を高速化し、定数演算を複数回行う関数演算処理を高速
化できる効果がある。
用いる定数データを記憶する記憶回路を有し、−回の転
送命令により定数演算を行うことにより、定数演算処理
を高速化し、定数演算を複数回行う関数演算処理を高速
化できる効果がある。
図面の簡単な説明
第１図は本発明の一実施例のブロック図である。
１・・・・・・アドレス入力線、２・・・・・・制御回
路、３・・・・・・制御線、４・・・・・・制御入力線
、５・・・・・・演算回路、６・・・・・・記憶回路、
７・・・・・・データ入出力線。
路、３・・・・・・制御線、４・・・・・・制御入力線
、５・・・・・・演算回路、６・・・・・・記憶回路、
７・・・・・・データ入出力線。
第 ７ 区
Claims (1)
- ■■小数点数データの四則演算を行う演算回路■■■の
演算回路と共通のデータバスを有し浮動■■■の関数演
算に必要な定数データを書込み・■■■する記憶回路と
、外部からアドレスと制御■■■示が与えられ前記演算
回路の制御と前記記■■■の読出し、書込みの制御とを
行う制御回路■■■することを特徴とする関数演算処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193809A JPH0241522A (ja) | 1988-08-02 | 1988-08-02 | 関数演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63193809A JPH0241522A (ja) | 1988-08-02 | 1988-08-02 | 関数演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0241522A true JPH0241522A (ja) | 1990-02-09 |
Family
ID=16314127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63193809A Pending JPH0241522A (ja) | 1988-08-02 | 1988-08-02 | 関数演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708271B1 (ko) * | 2002-10-17 | 2007-04-17 | 인터디지탈 테크날러지 코포레이션 | 고속 공유 채널을 사용하는 통신 시스템에 대한 전력 제어 |
-
1988
- 1988-08-02 JP JP63193809A patent/JPH0241522A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708271B1 (ko) * | 2002-10-17 | 2007-04-17 | 인터디지탈 테크날러지 코포레이션 | 고속 공유 채널을 사용하는 통신 시스템에 대한 전력 제어 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59154564A (ja) | プログラマブルコントロ−ラ | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2657947B2 (ja) | データ処理装置 | |
| KR100336743B1 (ko) | 데이터처리회로 | |
| JPS5839347A (ja) | プロセツサ | |
| JPH0644389A (ja) | データ駆動型情報処理装置 | |
| KR930010775A (ko) | 화상 처리 장치 | |
| JPH023822A (ja) | データ処理装置 | |
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPH04343132A (ja) | 中央演算処理装置 | |
| JPH0535771A (ja) | ベクトルデータ処理装置 | |
| JPH0336594A (ja) | デイスプレイ制御回路 | |
| JPH05173874A (ja) | 情報処理装置 | |
| JPH01195581A (ja) | イメージ・データ処理システム | |
| JPH0266667A (ja) | 並列処理演算器 | |
| KR940007716A (ko) | 벡터 연산 처리 장치 | |
| JPH01251108A (ja) | シーケンスコントローラ装置 | |
| JPS588014B2 (ja) | ニユウシユツリヨクエンザンセイギヨソウチ | |
| JPH0738157B2 (ja) | レジスタ選択方式 | |
| JPH04172524A (ja) | 演算装置 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH04195513A (ja) | キーボード | |
| JPS61151763A (ja) | マイクロ・プロセツサ | |
| JPH0363815A (ja) | 浮動小数点演算装置 |