JPH04106652A - 例外処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 命令実行を非同期的に行うデータ処理部（コプロセッサ
）をもつデータ処理装置における例外処理装置に関し、 コプロセッサで例外が発生した時の例外処理を確実に行
えるようにすることを目的とし、ＣＰＵとコプロセッサ
とが接続され、ＣＰＵ内では一連の命令が同期的に処理
され、コプロセッサ側ではＣＰＵから依頼された処理を
非同期的に行うシステムにおいて、コプロセッサ内には
、コプロセッサ命令キューと、コプロセッサ演算器とを
具備し、コプロセッサ演算器内で例外が発生した場合に
、その例外をコプロセッサ命令キュー内に設けた例外フ
ラグ用レジスタに書込むことによって例外処理を行うよ
うに構成する。

［産業上の利用分野］ 本発明は命令実行を非同期的に行うデータ処理部（コプ
ロセッサ）をもつデータ処理装置における例外処理装置
に関する。

中央処理装置（ＣＰＵ）とデータ処理部（コプロセッサ
；ＣＰＲ）とが接続され、データの処理を行うシステム
かある。この種のシステムでは、通常の同期命令はＣＰ
Ｕ側で行い、必要に応してコプロセッサ側に処理を依頼
する形をとる。このようなシステムで、コブａセッサ内
の演算器で演算を行っている場合に例外が発生した場合
、例外の種類及び例外を発生した命令（或いはそのアド
レス）をＣＰＵ内の例外処理部に確実に報告する必要か
ある。

［従来の技術］ 第４図は従来システムの構成ブロック図である。

図において、１０は中央処理装置（ＣＰＵ）、２０はコ
プロセッサ（ＣＰ　Ｒ）である。これらｃＰＵＩＯとコ
プロセッサ２０は各種のハスで接続されている。ＣＰＵ
ｌ０は命令制御部１．汎用レジスタ２．演算器３及びメ
モリ４より構成されている。コプロセッサ２０はコプロ
セッサ命令キュ１１、制御部１２及びごプロセッサ演算
器１３より構成されている。２１は命令制御部１からコ
プロセッサ命令キュー１１にコプロセッサ命令を通知す
るコプロセッサ命令バス、２２は制御部１２から汎用レ
ジスタ２に書込みレジスタ番号及び読出しレジスタ番号
を通知するレジスタ番号ノ・ス、２３は汎用レジスタ２
からコプロセッサ演算器１３にソースデータを通知する
ソースデータバス、２４はコプロセッサ演算器１３の出
力を汎用レジスタ２に通知する出力バスである。

このように構成された装置において、命令制御部１はメ
モリ４に格納されているプログラム命令を同期的に順次
読出してシーケンシャルに実行する。これら一連の命令
の実行中に、コプロセッサ２０に演算させるべき命令か
あったら、コプロセッサバス２１を介してコプロセッサ
２０に通知する。コプロセッサ２０側では、入力された
命令を順次コプロセッサ命令キュー１１に格納する。そ
して、コプロセッサ命令キュー１１に一番最初に格納さ
れた命令から順次実行する。この意味において、コプロ
セッサ２０側で行われる命令の実行は、ＣＰＵｌ０側と
は完全に非同期である。

コプロセッサ命令キュー１１から読出された命令は、制
御部１２に入る。制御部１２は読出された命令を判読し
て対応する書込みレジスタ番号又は読出しレジスタ番号
をレジスタ番号バス２２を介して汎用レジスタ２に通知
する。汎用レジスタ２では、制御部１２から与えられた
書込みレジスタ又は読出しレジスタに入っているデータ
をソースデータバス２３を介してコプロセッサ演算器１
３にソース１データ、ソース２データとして与える。コ
プロセッサ演算器１３は、所定の演算処理を行い、その
結果を出力バス２４を介して汎用レジスタ２の結果書込
みレジスタに通知する。

このように、コプロセッサ２０で演算している間にも、
命令制御部１は、次の命令を順次実行していく。なお、
自身でてきる演算の場合には、演算器３を用いて演算処
理を行う。

第５図はコプロセッサ命令キュー１１の構造を示す図で
ある。コプロセッサ命令バス２１を介して順次入力され
た命令１〜命令ｎは先に入った命令１から出ていき、実
行される。これら命令は、いずれも命令コードレジスタ
１１１　ソースルレジスタ番号レジスタ１１２．ソース
２レジスタ番号レジスタ１１３及び結果書込みレジスタ
番号レジスタ１１４より構成されている。

従って、これら命令か制御部１２に読出されると、制御
部１２は命令コード１１１により命令の種類を判読し、
ソースルレジスタ番号１１２．ソース２レジスタ番号１
１３より汎用レジスタ２をアクセスし、そのレジスタ番
号に入っているソース１データ、ソース２データを読出
してきてコプロセッサ演算器１３に命令コード１１１に
従った演算を行なわせることになる。そして、コプロセ
ッサ演算器１３による演算が開始されると、コプロセッ
サ命令キュー１１に格納されていた命令はデキューされ
る。

［発明が解決しようとする課題］ 第４図、第５図に示した従来方式では、コプロセッサ演
算器１３て演算が開始されると、その命令はコプロセッ
サ命令キュー１１からはデキュー（外される）されてい
た。従って、若しコブロセソサ演算器１３で例外（例え
ばある数を０て割る演算等の不合理演算が発生すること
）が発生すると、コプロセッサ演算器１３は異常終了し
、その異常終了をＣＰＵｌ０側に通知する。しかしなか
ら、このような通知方式では、非同期命令側の例外発生
アドレス位置を同期側のＣＰＵｌ０側から判読するのは
不可能である。

そこで、第６図に示すようにコプロセッサ命令キュー１
１にその命令が送られた時の同期側アドレス値（プロク
ラムカウンタ値：ＰＣ値）を書込むレジスタ１］５を設
け、命令が例外なく終わるまで命令を保持しておくよう
にする。このようにすれば、その命令で例外が発生した
時の同期側（ＣＰＵＩＯ側）のＰＣ値が分かるので、例
外処理が速やかに行える。

しかしながら、このＰＣ値を保持する方式でも、コプロ
セッサ２０内のコプロセッサ演算器が複数あった場合、
それらコプロセッサ演算器で同時に発生した例外のいず
れを先に処理すべきであるかが不明であり、例外処理に
支障をきたしている。

本発明はこのような課題に鑑みてなされたものであって
、コプロセッサで例外が発生した時の例外処理を確実に
行えるようにすることができる例外処理システムを提供
することとを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。第４図と同一
のものは、同一の符号を付して示す。図において、１４
はＣＰＵｌ０側から送られてくる命令を順次格納するコ
プロセッサ命令キュー、１１６はコプロセッサ演算器１
３内で例外が発生した場合に、その例外を書込むための
例外フラグ用レジスタでコプロセッサ命令キュー１４内
に含まれる。この例外フラグ用レジスタ１１６はそれぞ
れの命令毎に設けられている。その他の構成は第４図と
同一である。

［作用］ コプロセッサ１３で演算処理中に例外が発生した場合、
制御部１２は前記例外フラグ用レジスタ１１６に例外の
種類を書込む。コプロセッサ内の制御部１２の中の例外
処理部は、従来の方法により例外発生位置を、例外フラ
グ用レジスタ１１６により例外の種類を、同時に認識す
ることにより、命令と例外の対応づけか容易になり、例
外処理を確実に行うことができ、しかも例外処理を高速
にかつ効率的に行うことができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成ブロック図で、複
数の並列演算を行う浮動小数点コプロセッサ演算器１３
が複数存在している。そして、それぞれの浮動小数点コ
プロセッサ演算器１３の出力は汎用レジスタ２に入って
いる。浮動小数点コプロセッサ演算器１３て行う演算の
種類としては、例えば加算２乗算、除算等が考えられる
。

本実施例で用いるコプロセッサ命令キュー１４の構造は
第３図に示すとおりである。第５図に示す従来例と異な
り、命令コードレジスタ１１１ソースルジスタ番号レジ
スタ１１２　ソース２レジスタ番号レジスタ１１３及び
結果書込みレジスタ番号レジスタ１１４に加えて例外フ
ラグ用レジスタ１１６が各命令毎に設けられている。こ
の例外フラグ用レジスタ１１６のビット数は任意に設定
することができ、例外の種類等を書込めるようになって
いる。このように構成された装置の動作を説明すれば、
以下のとおりである。

命令制御部１はメモリ４に格納されているプログラム命
令を同期的に順次読出してシーケンシャルに実行する。

これら一連の命令の実行中に、コプロセッサ２０に演算
させるべき命令があったら、コプロセッサバス２１を介
してコプロセッサ２０に通知する。コプロセッサ２０側
では、入力された命令を順次コプロセッサ命令キュー１
１に格納する。そして、コプロセッサ命令キュー１１に
一番最初に格納された命令から順次実行する。

コプロセッサ命令キュー１１から読出された命令は、制
御部１２に入る。制御部１２は読出された命令を判読し
て対応する書込みレジスタ番号又は読出しレジスタ番号
（ソースルレジスタ又はソース２レジスタ）をレジスタ
番号ハス２２を介して汎用レジスタ２に通知する。汎用
レジスタ２ては、制御部１２から与えられた書込みレジ
スタ又は読出しレジスタに入っているデータをソースデ
ータバス２３を介してコプロセッサ演算器１３にソース
１データ、ソース２データとして与える。

浮動小数点演算では、複数のコプロセッサ演算器１３が
並列に動作しており、このため前述したシーケンスによ
り汎用レジスタ２から各コプロセッサ演算器１３にそれ
ぞれの対応するソース１データ、ソース２データを与え
る。

コプロセッサ演算器１３は、所定の演算処理を行い、そ
の結果を出力バス２４を介して汎用レジスタ２の結果書
込みレジスタに通知する。このように、コプロセッサ２
０て演算している間にも、命令制御部１は、次の命令を
順次実行していく。

なお、自身でできる演算の場合には、演算器３を用いて
演算処理を行う。

このようなコプロセッサ演算器１３の動作中に、例外が
発生したものとする。コプロセッサ演算器１３はそれが
とのような種類の例外であったかを例外フラグ用レジス
タ１１６に書込む。制御部１２は、この例外フラグ用レ
ジスタ１１６に書込まれた例外フラグの内容を読込んで
例外の種類を判読し例外の種類に応した例外処理を行う
。例外処理か終了したら、コプロセッサ命令キュー１４
に保持されていた例外フラグはデキューされる。

本発明によれば、例外フラグ用レジスタ１１６の内容に
加えて、その例外が発生した命令コードも命令コードレ
ジスタ１１１から読込むことができるので、命令と例外
の対応づけが容易となる。

また、本発明によれば、浮動小数点演算を並列で実行し
ている複数のコプロセッサ演算器１３で同時に例外が発
生しても、それぞれの命令毎に例外フラグ用レジスタ１
１６は設けられているので、それぞれの例外フラグ用レ
ジスタ１１６に例外の種類を書込むことができ、ＣＰＵ
ｌ０は複数のコプロセッサ演算器１３で同時に起こった
例外を認識して表示させることができるようになる。

［発明の効果コ 以上、詳細に説明したように、本発明によればコプロセ
ッサで例外が発生した時の例外処理を確実に行えるよう
にすることができ、以下のような効果が得られる。

■命令の再実行が簡単である。

コプロセッサに命令を送った後、同期側（ＣＰＵ側）の
命令も順次実行されており、コプロセッサ内の演算器で
例外が発生した時点て既に数命令が実行されている場合
が考えられるが、この間に実行された命令は有効であり
、再び実行する必要はない。従って、ＣＰＵ側では例外
処理終了後、再実行する場合は例外が発生した時点てプ
ログラムカウンタ（Ｐ　Ｃ）の示している命令から、コ
ブａセッサ側ではコプロセッサ命令キュー内の命令をそ
れぞれ順次実行すればよいため、再実行が簡単である。

■複数の例外を表示できる。

複数のコプロセッサ演算器で例外が同時に起こっても、
それぞれの命令か持っている例外フラグ用レジスタに例
外の種類及びその発生位置を書込むことができるので、
複数のコプロセッサ演算器で同時に例外が発生してもそ
れら例外をＣＰＵ側で表示させることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す構成ブロック図、 第３図はコプロセッサ命令キューの構造例を示す図、 第４図は従来システムの構成ブロック図、第５図はコプ
ロセッサ命令キューの構造を示す図、 第６図はコプロセッサ命令キューの従来構造を示す図で
ある。 第１図において、 １は命令制御部、 ２は汎用レジスタ、 ３は演算器、 ４はメモリ、 １０はＣＰＵ。 １２は制御部、 １３はコプロセッサ演算器、 １４はコプロセッサ命令キュー ２０はコプロセッサ、 ２１はコプロセッサ命令ハス、 ２２はレジスタ番号バス、 ２３はソースデータバス、 ２４は出力バスである。

Claims (1)

1. 【特許請求の範囲】 ＣＰＵ（１０）とコプロセッサ（２０）とが接続され、
   ＣＰＵ（１０）内では一連の命令が同期的に処理され、
   コプロセッサ（２０）側ではＣＰＵ（１０）から依頼さ
   れた処理を非同期的に行うシステムにおいて、 コプロセッサ（２０）内には、コプロセッサ命令キュー
   （１４）と、コプロセッサ演算器（１３）とを具備し、 コプロセッサ演算器（１３）内で例外が発生した場合に
   、その例外をコプロセッサ命令キュー（１４）内に設け
   た例外フラグ用レジスタ（１１６）に書込むことによっ
   て例外処理を行うように構成したことを特徴とする例外
   処理システム。