FR2606566A1 - Procede d'initialisation pour un controleur de canal - Google Patents
Procede d'initialisation pour un controleur de canal Download PDFInfo
- Publication number
- FR2606566A1 FR2606566A1 FR8713067A FR8713067A FR2606566A1 FR 2606566 A1 FR2606566 A1 FR 2606566A1 FR 8713067 A FR8713067 A FR 8713067A FR 8713067 A FR8713067 A FR 8713067A FR 2606566 A1 FR2606566 A1 FR 2606566A1
- Authority
- FR
- France
- Prior art keywords
- initialization
- channel controller
- address
- data
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Multi Processors (AREA)
Abstract
A) PROCEDE D'INITIALISATION POUR UN CONTROLEUR DE CANAL. B) LE PROCEDE CONSISTE A RANGER A L'AVANCE, EN MEMOIRE PRINCIPALE, LES DONNEES D'INITIALISATION COMPRENANT LES ADRESSES DE BASE DES ZONES DE DONNEES, LES DIMENSIONS DES CHAMPS DE CES ZONES ET LES ECARTS ENTRE CES CHAMPS ET LES ADRESSES DE BASE; A FAIRE LIRE SUCCESSIVEMENT PAR CHACUN DES CONTROLEURS DE CANAL CES DONNEES D'INITIALISATION EN MEMOIRE PRINCIPALE; A EFFECTUER UNE OPERATION ARITHMETIQUE A PARTIR DE CES DONNEES D'INITIALISATION ET DU NUMERO DE PERIPHERIQUE DE CHAQUE CONTROLEUR, POUR CALCULER LES POINTEURS ASSIGNES A CHAQUE CANAL; ET A ECRIRE CES POINTEURS D'ADRESSE DANS LA MEMOIRE LOCALE DE CHAQUE CONTROLEUR. C) L'INVENTION PERMET DE REDUIRE LES BESOINS EN MATERIEL INFORMATIQUE POUR PROCEDER A L'INITIALISATION DES CONTROLEURS DE CANAL.
Description
l 2606566 Titre: PROCEDE D'INITIALISATION POUR UN CONTROLEUR
DE CANAL.
La présente invention se rapporte à un procédé d'initialisation pour un contrôleur de canal et, de façon plus spécifique, à un procédé d'initialisation pour un contrôleur de canal dans lequel on écrit dans la mémoire locale du contrôleur de canal lui-même, lors l'initialisation, les adresses, utilisées par le contrôleur de canal, des différentes zones de la mémoire principale qui contiennent les données de commande. Etant donné qu'un contrôleur de canal travaille en utilisant plusieurs zones de la mémoire principale qui contiennent des données de commande, il faut écrire dans la mémoire locale dudit contrôleur de canal
l'adresse de chacune des zones. La technique d'initia-
lisation de l'art antérieur pour satisfaire à cette condition se trouve dans le brevet canadien No. 1 081 855 dans lequel on décrit le procédé d'initialisation
du module de microprogrammation du dispositif de trai-
tement des données.
Par ailleurs, le procédé de l'art antérieur pour la génération de l'adresse est décrit dans le brevet des Etats-Unis No. 3 839 706, dans lequel on décrit le moyen de traduire l'adresse de commande virtuelle d'un programme de canal en une adresse en mémoire réelle pour un ordinateur employant une mémoire virtuelle et/ou un système de transfert des pages de la mémoire
virtuelle à la mémoire réelle.
Il semble que l'on peut satisfaire la condition
ci-dessus en combinant les procédés, mentionnés ci-
dessus, d'initialisation et de génération d'adresse.
Toutefois, du fait des caractéristiques fondamentales d'une mémoire virtuelle et/ou d'un système de transfert des pages de la mémoire virtuelle à la mémoire réelle, la combinaison rend complexe la traduction de l'adresse, avec le résultat que cela allonge le temps nécessaire pour l'initialisation. Il existe également un autre inconvénient en ce sens que le nombre de pas du micro-
programme, ainsi que le matériel informatique néces-
saire, s'accroissent. D'un autre côté, du fait que la capacité de mémoire nécessaire pour la zone des données de commande est généralement faible, il est à peine nécessaire d'établir l'adresse au moyen d'une mémoire virtuelle et/ou d'un système de transfert des
pages de la mémoire virtuelle à la mémoire réelle.
Un but de la présente invention est par conséquent de proposer, pour un contrôleur de canal, un procédé d'initialisation qui soit exempt des inconvénients
mentionnés ci-dessus.
Selon un aspect de l'invention, on propose un procédé pour initialiser un groupe de contrôleurs de canal dans un système de traitement de l'information dans lequel on écrit, dans les mémoires locales de chacun desdits contrôleurs de canal, les pointeurs
d'adresse d'une pluralité de zones de données de com-
mande, chaque zone étant associée à l'un desdits contrôleurs de canal. Le procédé de l'invention comporte: une étape pour mémoriser à l'avance dans la mémoire principale dudit système de traitement de l'information, les données d'initialisation composées des adresses de base des zones de données de commande, des dimensions des champs de données desdites zones de données de commande, des écarts entre les champs de données desdites zones de données de commande et lesdites adresses de base, et des données indiquant la fin de l'initialisation; une étape pour que chacun desdits contrôleurs de canal lise séquentiellement lesdites données
3 2606566
d'initialisation qui se trouvent dans ladite mémoire principale; une étape consistant en une opération arithmétique pour calculer les pointeurs d'adresse assignés audit contrôleur de canal, en accord avec la procédure
prédéterminée, à partir desdites données d'initiali-
sation lues au cours de ladite étape et à partir du numérodepériphérique dudit contrôleur de canal; une étape pour écrire, dans ladite mémoire locale dudit contrôleur de canal, les pointeurs d'adresse assignés audit contrôleur de canal sur la base du résultat de ladite opération arithmétique; et une étape pour terminer l'initialisation dudit contrôleur de canal lorsque l'on lit lesdites données indiquant la fin de l'initialisation dans ladite étape
de lecture séquentielle.
Les caractéristiques et avantages de la présente
invention apparaitront à partir de la description
détaillée qui suit d'une réalisation préférée de l'invention telle qu'illustrée sur les dessins joints sur lesquels: - la figure 1 représente un exemple d'un système de traitement de l'information pour concrétiser la présente invention; - la figure 2 représente le contenu de la mémoire principale et de la mémoire locale dans la figure 1; - la figure 3 représente le format des données d'initialisation utilisées pour l'initiali'sation du contrôleur de canal;
- la figure 4 est un ordinogramme de l'initiali-
sation du contrôleur de canal conforme à la présente invention; - la figure 5 représente le détail du processus d'initialisation donné dans un cadre 92 de la figure 4; et
4 J606566
- la figure 6 représente la procédure de génération d'adresse pour les zones de données de commande
assignées au contrôleur de canal.
Sur les figures 1 à 6, les mêmes chiffres de réfé-
rence désignent les mêmes éléments de structure, respec- tivement. On va maintenant décrire une réalisation de la
présente invention en se référant aux dessins joints.
En se reportant à la figure 1, une réalisation de la présente invention comporte une mémoire principale et un contrôleur de canal 20 relié à la mémoire principale 10. Le contrôleur de canal 20 comprend un registre 21 pour mémoriser les données d'initialisation de deux mots lus dans la mémoire principale 10 par l'intermédiaire de la ligne 2; un registre de numéro
de périphérique 27 qui contient le numéro de périphé-
rique du contrôleur de canal 20; un circuit arithmé-
tique 22 pour calculer les pointeurs d'adresse des zones de données de commande assignées au contrôleur de canal 20 dans la mémoire principale 10, en recourant à l'opération arithmétique sur les données provenant
du registre 21 et sur le numéro de périphérique pro-
venant du registre de numéro de périphérique 27; un registre 23 pour contenir le résultat de l'opération du circuit arithmétique 22; une mémoire locale 24 pour mémoriser les pointeurs d'adresse provenant du registre 23; un registre d'adresses 29 pour déterminer l'adresse, en mémoire, des pointeurs d'adresses pour désigner la mémoire locale 24; un circuit 25 pour vérifier si toutes les données sont des "1" pour détecter l'instant o toutes les données sont des "1", ce qui indique la fin de l'initialisation parmi les données mémorisées dans le registre 21; une bascule électronique (F/F)
26 positionnée en réponse au signal de sortie du cir-
cuit 25 vérifiant que toutes les données sont des "1";
2606566
un registre d'adresses 28 pour mémoriser l'adresse des données d'initialisation qui sont dans la mémoire principale 10, la valeur initiale de l'adresse étant déterminée par les données obtenues par l'intermédiaire de la ligne 1 et actualisée par accroissement d'une valeur de deux pour chaque répétition; une mémoire de commande 31 pour mémoriser le microprogramme prévu pour commander l'initialisation du contrôleur de canal ; un registre d'adresses 30, initialisé en réponse au signal de départ fourni par l'intermédiaire de la ligne 3, pour déterminer l'adresse de lecture dans la mémoire de commande 31; et un registre d'instructions 32 pour mémoriser le microprogramme lu dans la mémoire
de commande 31.
En se reportant maintenant à la figure 2, la mé-
moire principale 10 contient cinq zones de commande, dont deux sont les zones d'enregistrement, une zone d'enregistrement d'erreur d'accès en mémoire (dénommée ci-dessous zone d'enregistrement MCK) et une zone d'enregistrement d'erreur de canal (dénommée ci-dessous zone d'enregistrement CCK), et dont les trois autres sont une zone de valeur de temporisation, une zone
de communication et une zone d'interruption, respecti-
vement. Les zones d'enregistrement MCK et CCK consti-
tuent une zone d'enregistrement de dimension (dO).
La zone d'enregistrement du contrôleur de canal 20 commence à une adresse de base (AO), tandis que celle
du second contrôleur de canal 20' commence à (AO+dO).
De la même façon, la zone d'enregistrement du contrôleur de canal suivant (non représenté) se détermine à l'aide du déplacement (do), à partir de l'adresse de départ
du contrôleur de canal précédent. Les zones d'enregis-
trement MCK et CCK sont séparées par l'écart (eO),
en partant de la zone de départ de la zone d'enre-
gistrement. La zone de valeur de temporisation, de dimension (dl) commence à une adresse (AO+el) voisine des zones d'enregistrement pour le premier contrôleur de canal 20. La zone de communication, de dimension (d2), pour le premier contrôleur de canal 20 commence à une adresse de base (A2) et celles des autres contrôleurs viennent à la suite. Voisine de la zone de communication, la zone d'interruption est assignée à une adresse (A2+e2), qui est commune à tous les
contrôleurs de canal.
D'un autre côté, les données d'initialisation, dont le format est représenté sur la figure 3, sont
fournies à l'avance dans la zone de commande d'initia-
lisation de la mémoire principale 10, qui est utilisée
pour écrire, dans la mémoire locale du premier contrô-
leur de canal 20 ou du second contrôleur de canal 20', les pointeurs d'adresse correspondant à la pluralité
ci-dessus de zones de commande.
En se reportant à la figure 3, les données d'ini-
tialisation sont composées de deux mots. Le premier mot est le champ contenant l'adresse de base (A) de
la mémoire principale oû commence la zone de commande.
Le champ contenant la dimension (d) dans le second mot indique la dimension de la zone de commande. Le champ contenant l'écart (e) dans le second mot donne la distance entre l'adresse de départ de la zone de
commande et l'adresse de base.
En se reportant maintenant à la figure 4, qui représente brièvement le processus d'initialisation du contrôleur de canal conforme à la présente invention, le processus d'initialisation déclenche la procédure représentée dans un cadre 90. De façon plus précise, un processeur de service (SVP), non représenté, range dans la zone de commande d'initialisation les données de commande d'initialisation, en commençant à une adresse (x) de la mémoire principale 10. Puis, le processeur de service SVP exécute la procédure indiquée dans un cadre 91 de la figure 4 et selon laquelle le processeur SVP envoie sur la ligne 1 l'adresse de base (x) de la zone de la mémoire principale 10 qui est la zone de commande d'initialisation et, par l'intermé- diaire de la ligne 3, donne le signal de départ au
registre d'adresses 30 du contrôleur de canal 20.
Ensuite, en réponse au signal de départ, le contrô-
leur de canal déclenche la procédure indiquée dans un cadre 92 de la figure 4. On va expliquer ci-dessous le détail de la procédure du cadre 92 en se reportant aux figures 5 et 6 qui représentent le détail du
processus d'initialisation et de la procédure de géné-
ration d'adresse pour la zone de commande du contrôleur de canal, respectivement. En réponse au signal de départ, le contrôleur de canal 20 positionne à zéro la valeur du registre d'adresses 3I; lit à l'adresse pointée par le contenu du registre d'adresses 30, le microprogramme prévu pour traiter la procédure dans un cadre 101 de la figure 5; le range dans le registre d'instruction 32; écrit l'adresse (x) dans le registre d'adresses 28; efface le registre d'adresses 29; et
repositionne la bascule F/F 26.
Ensuite le contrôleur de canal 20 actualise le registre d'adresses 30; lit le microprogramme prévu pour traiter la procédure indiquée dans un cadre 102 de la figure 5; le range dans le registre de commande 32; lit deux mots, rangés à l'adresse (x) dans la mémoire principale 10, qui sont l'adresse de base (AO) de la zone d'enregistrement MCK et (dO, 0); et place le premier mot (AO) dans le champ A du registre 21, place (dO) et (0) dans les champs d et e du registre 21, respectivement. Puis, le contrôleur de canal 20
actualise le registre d'adresses 30; lit le micropro-
gramme prévu pour traiter la procédure indiquée dans
8 2606566
un cadre 103 de la figure 5; le range dans le registre d'instruction 32; puis, envoie, dans le circuit qui doit vérifier si toutes les données sont des "1", les données (AO) qui sont dans le champ A du registre 21, pour vérifier si ce sont ou non les données indiquant la fin de l'initialisation. Puisque ce ne sont pas des données qui sont toutes des "1", le signal de sortie du circuit 25 qui doit vérifier si toutes les données
sont des "1" ne positionne pas la bascule F/F 26.
Pour poursuivre, le contrôleur de canal 20 actua-
lise le registre d'adresses 30; lit le microprogramme prévu pour traiter la procédure indiquée dans un cadre
104 de la figure 5; le range dans le registre d'instruc-
tion 32; et vérifie si le signal de sortie de la bascule F/F 26 est ou non "1". Puisque c'est zéro, le contrôleur
de canal 20 actualise le registre 30; lit le micropro-
gramme prévu pour traiter la procédure indiquée dans un cadre 105 de la figure 5; le range dans le registre de commande 32; et détermine l'adresse de la zone d'enregistrement MCK en exécutant l'opération indiquée
sur le figure 6.
En se reportant à la figure 6, le contrôleur de canal 20 envoie dans le circuit arithmétique 22, pour les multiplier l'un par l'autre, les données concernant la dimension (dO) qui sont dans le champ du registre 21 et le numéro de périphérique qui est rangé dans le registre 27 de numéro de périphérique. Le signal de sortie du circuit 22 est la dimension modifiée, que le système écrit alors dans le registre 23. Par conséquent, la dimension modifiée pour le premier contrôleur de canal 20 est zéro, tandis qu'elle est (dO) pour le second contrôleur 20'. Puis, le contrôleur de canal 20 envoie dans le circuit arithmétique 22, pour les additionner l'un avec l'autre, l'adresse de base (AO) du champ A du registre 21 et l'adresse
9 2606566
modifiée qui se trouve dans le registre 23. Le signal de sortie du circuit 22 constitue l'adresse de base modifiée, que le système écrit alors dans le registre
23. L'adresse de base modifiée pour le premier contrô-
leur de canal 20 est (AO), tandis qu'elle est (AO+dO) pour le second contrôleur 20'. Pour poursuivre, le
contrôleur de canal 20 envoie dans le circuit arithmé-
tique 22, pour les additionner l'une avec l'autre, la donnée concernant l'écart (0) et l'adresse de base modifiée qui se trouve dans le registre 23. Le signal de sortie du circuit 22 est le pointeur d'adresse correspondant à la zone d'enregistrement MCK, que le système écrit alors dans le registre 23. Par conséquent,
ce pointeur d'adresse est (AO) pour le premier contr8-
leur de canal 20 et (AO+dO) pour le second contrôleur
de canal 20'.
Ensuite, le contrôleur de canal 20 actualise le registre d'adresses 30; lit le programme prévu pour traiter la procédure indiquée dans un cadre 106 de la figure 5; le range dans le registre d'instruction 32; puis écrit, à l'emplacement de la mémoire locale pointé par le registre d'adresses 29, le pointeur d'adresse correspondant à la zone d'enregistrement MCK. Ensuite, le contrôleur de canal 20 actualise le registre d'adresses 30; lit le microprogramme prévu pour traiter la procédure indiquée dans un cadre 107 de la figure 5; le range dans le registre d'instruction 32; puis actualise le registre d'adresses 29; ensuite
il actualise le registre d'adresse 30; lit le micro-
programme prévu pour traiter la procédure indiquée dans un cadre 108 de la figure 5; le range dans le registre d'instruction 32; incrémente le registre d'adresses 28 de deux adresses de mot. Puis positionne le registre d'adresses 30 à l'adresse du microprogramme prévu pour traiter la procédure indiquée dans le cadre
102 de la figure 5.
A nouveau, le contrôleur de canal 20 lit le micro-
programme correspondant au cadre 102 et le range dans le registre d'instruction 32, qui a également lu dans la mémoire principale 10, et rangé dans le registre 21, les données d'initialisation pour la zone CCK, c'est-à-dire (AO) et (dO, eO). De même, après exécution des procédures des cadres 103 à 108, le pointeur d'adresse correspondant à la zone d'enregistrement CCK est rangé dans la mémoire locale 24 et le registre d'adresse 30 est à nouveau actualisé à l'adresse du microprogramme correspondant au cadre 102. La dimension modifiée, calculée comme indiqué sur la figure 6, est cette fois (0) pour le premier contrôleur de canal et (dO) pour le second contrôleur de canal 20', tandis que l'adresse de base modifiée est (AO > pour le premier contrôleur de canal 20 et (AO+dO) pour le second contrôleur de canal 20'. Le pointeur d'adresse pour la zone d'enregistrement CCK est (AO+eO) pour le premier contrôleur de canal 20 et
(AO+dO+eO) pour le second contrôleur de canal 20'.
De la même façon, le système écrit les pointeurs d'adresse pour la zone de valeur de temporisation,
pour la zone de communication et pour la zone d'inter-
ruption, dans la mémoire locale 24 en répétant la procédure des cadres 102 à 108. Du fait que les données
d'intialisation pour la zone de la valeur de tempori-
sation sont (AO) et (dl, el), la dimension modifiée est (0) pour le premier contrôleur de canal 20 et (dl) pour le second contrôleur de canal 20'. L'adresse de base modifiée est (AO) pour le premier contrôleur de canal 20 et (AO+dl) pour le second contrôleur de canal '. Par conséquent, le pointeur d'adresse correspondant à la zone de la valeur de temporisation est (AO+el) pour le premier contrôleur de canal 20 et (AO+ el+dl) pour le second contrôleur de canal 20'. Du fait que
les données d'initialisation pour la zone de communi-
cation sont (A2) et (d2, 0), la dimension modifiée est (0) pour le premier contrôleur de canal 20 et (d2) pour le second contrôleur de canal 20', avec le résultat que l'adresse de base modifiée est (A2) pour le premier
contrôleur de canal 20 et (A2+d2) pour le second contrô-
leur de canal 20'. Par conséquent, le pointeur d'adresse correspondant à la zone de communication est (A2) pour le premier contrôleur de canal 20 et (A2+d2) pour le
second contrôleur de canal 20'. Les données d'initia-
lisation pour la zone d'interruption sont (A2) et (0, e2). Du fait que les données de dimension sont (0), la dimension modifiée est donc (0). Par conséquent, l'adresse de base modifiée est (A2), à la fois pour le premier et pour le second contrôleurs de canal 20 et 20', avec le résultat que le pointeur d'adresse correspondant à la zone d'interruption est (A2+e2),
indépendamment du numéro du périphérique.
A nouveau, lors de l'exécution de la procédure du cadre 102, la donnée contenant les deux mots, dont le premier mot ne contient que des "1", est lue en mémoire principale 10. Après achèvement de la procédure du cadre 103, le signal de sortie du circuit 25, qui
doit vérifier si toutes les données sont des "1", posi-
tionne la bascule 26 pour détecter la condition de terminaison dans le cadre 104 de la figure 5. Puis le microprogramme prévu pour traiter la procédure indiquée dans un cadre 109 de la figure 5 est lu et rangé dans le registre d'instruction 32, de sorte que l'adresse de tête du microprogramme prévu pour commander l'opération normale est placée dans le registre
d'adresse 30. Ceci signifie que le processus d'initia-
lisation se termine.
12 2606566
Comme décrit ci-dessus, la présente invention présente les avantages que les données d'initialisation, mémorisées à l'avance en mémoire principale, sont communes à chaque contrôleur de canal, et que par conséquent, il faut peu de matériel informatique. Le pointeur d'adresse correspondant à la zone particulière assignée à un contrôleur de canal ne peut se déterminer qu'à partir des données d'initialisation lues dans la mémoire principale commune à tous les contrôleurs et à partir du numéro de périphérique du contrôleur de canal. De plus, il n'est pas nécessaire que le contrôleur de canal connaisse à l'avance la valeur modifiée correspondant à la zone de commande, ni l'ordre de positionnement des pointeurs d'adresse. De plus, puisque le processus d'initialisation se termine lorsque l'on rencontre la distribution de bits prédéterminée, il n'est pas nécessaire de connaitre à l'avance le numéro des pointeurs d'adresses à positionner, avec le résultat que le processus d'initialisation est
très simple.
La présente invention présente les autres avantages
que l'on peut modifier les zones assignées à un contrô-
leur de canal lors du processus d'initialisation de
ce contrôleur de canal, sans aucun mécanisme supplé-
mentaire.
13 2606566
Claims (1)
1. Procédé d'initialisation d'un groupe de contrô-
leurs de canal (20) dans un système de traitement de l'information, consistant à écrire dans les mémoires locales (24, 24') de chacun desdits contrôleurs de
canal les pointeurs d'adresse correspondant à la plura-
lité de zones de données de commande assignées à l'un desdits contrôleurs de canal, caractérisé en ce qu'il comporte: une étape pour mémoriser à l'avance, dans la mémoire principale (10) dudit système de traitement de l'information, les données d'initialisation composées des adresses de base (A) des zones de données de commande, des dimensions (d) des champs de données desdites zones de données de commande, des écarts (e) entre les champs de données desdites zones de données de commande et lesdites adresses de base, et des données indiquant la fin de l'initialisation; une étape pour que chacun desdits contrôleurs de canal (20) lise séquentiellement lesdites données d'initialisation qui se trouvent dans ladite mémoire principale; une étape consistant en une opération arithmétique pour calculer les pointeurs d'adresse assignés audit contrôleur de canal (20), en accord avec la procédure
prédéterminée, à partir desdites données d'initiali-
sation (A, d, e) lues au cours de ladite étape et à partir du numéro de périphérique dudit contrôleur de canal; une étape pour écrire, dans ladite mémoire locale (24) dudit contrôleur de canal (20), les pointeurs d'adresse assignés audit contrôleur de canal sur la base du résultat de ladite opération arithmétique; et une étape pour terminer l'initialisation dudit contrôleur de canal lorsque l'on lit lesdites données indiquant la fin de l'initialisation dans ladite étape
de lecture séquentielle.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22463786 | 1986-09-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2606566A1 true FR2606566A1 (fr) | 1988-05-13 |
| FR2606566B1 FR2606566B1 (fr) | 1993-04-30 |
Family
ID=16816830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR878713067A Expired - Fee Related FR2606566B1 (fr) | 1986-09-22 | 1987-09-22 | Procede d'initialisation pour un controleur de canal |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4882672A (fr) |
| JP (1) | JPH0821009B2 (fr) |
| FR (1) | FR2606566B1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831074B2 (ja) * | 1987-11-25 | 1996-03-27 | 株式会社日立製作所 | チャネル制御方式 |
| GB8825764D0 (en) * | 1988-11-03 | 1988-12-07 | Lucas Ind Plc | Computer memory addressing system |
| EP0532643B1 (fr) * | 1990-06-04 | 1998-12-23 | 3Com Corporation | Procede destine a optimaliser le logiciel pour n'importe laquelle d'une multiplicite d'architectures variables |
| US6116768A (en) * | 1993-11-30 | 2000-09-12 | Texas Instruments Incorporated | Three input arithmetic logic unit with barrel rotator |
| DE19952034A1 (de) * | 1999-10-28 | 2001-05-10 | Infineon Technologies Ag | Verfahren zum Initialisieren oder Konfigurieren einer elektrischen Schaltung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839706A (en) * | 1973-07-02 | 1974-10-01 | Ibm | Input/output channel relocation storage protect mechanism |
| FR2349880A1 (fr) * | 1976-04-29 | 1977-11-25 | Ncr Co | Systeme de traitement de donnees |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
| US4418382A (en) * | 1980-05-06 | 1983-11-29 | Allied Corporation | Information exchange processor |
| US4779189A (en) * | 1985-06-28 | 1988-10-18 | International Business Machines Corporation | Peripheral subsystem initialization method and apparatus |
| US4737906A (en) * | 1985-09-27 | 1988-04-12 | International Business Machines Corporation | Multiple virtual control unit |
| US4742447A (en) * | 1986-01-16 | 1988-05-03 | International Business Machines Corporation | Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system |
-
1987
- 1987-09-22 FR FR878713067A patent/FR2606566B1/fr not_active Expired - Fee Related
- 1987-09-22 JP JP62239516A patent/JPH0821009B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-13 US US07/338,380 patent/US4882672A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839706A (en) * | 1973-07-02 | 1974-10-01 | Ibm | Input/output channel relocation storage protect mechanism |
| FR2349880A1 (fr) * | 1976-04-29 | 1977-11-25 | Ncr Co | Systeme de traitement de donnees |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 27, no. 11, avril 1985, pages 6606-6608, New York, US; "Expansion of indirect addressing registers beyond the architected limit" * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63184147A (ja) | 1988-07-29 |
| FR2606566B1 (fr) | 1993-04-30 |
| JPH0821009B2 (ja) | 1996-03-04 |
| US4882672A (en) | 1989-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5222099B2 (ja) | トランスペアレントｅｃｃメモリシステム | |
| US8135935B2 (en) | ECC implementation in non-ECC components | |
| US5369651A (en) | Multiplexed byte enable bus for partial word writes to ECC protected memory | |
| EP0394114B1 (fr) | Coupleur multifonctions entre une unité centrale d'ordinateur et les différents organes périphériques de ce dernier | |
| SE517214C2 (sv) | Metod och anordning för automatisk rättning av ECC-fel i ett minne med hjälp av hårdvara | |
| JPH0581935B2 (fr) | ||
| JPH05173898A (ja) | パーソナルコンピュータシステム及びメモリ素子 | |
| FR2606566A1 (fr) | Procede d'initialisation pour un controleur de canal | |
| JPS61256478A (ja) | 並列処理計算機 | |
| JPS6019080B2 (ja) | 記憶装置のチェック方法 | |
| JP4164473B2 (ja) | 機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラム | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| JPS61501801A (ja) | デ−タ処理装置を監視する装置 | |
| US20210124698A1 (en) | Data processing method and device | |
| JP2021144468A (ja) | 情報処理装置，試験プログラムおよび試験方法 | |
| JPS5845735B2 (ja) | 情報処理装置の誤り検査方式 | |
| JPH05250310A (ja) | データ処理装置 | |
| FR2429466A1 (fr) | Circuit de correction d'erreurs pour systemes de traitement de donnees | |
| JPS639259B2 (fr) | ||
| JPH0520215A (ja) | 情報処理装置 | |
| JPS6235146B2 (fr) | ||
| KR19990070644A (ko) | 에러 정정 장치 및 방법 | |
| FR2559928A1 (fr) | Co-processeur microprogramme | |
| JPS63259877A (ja) | 光デイスク信号処理装置 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |