JPS6355652A - 入出力装置制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサと複数の入出力装置とを
備えた入出力装置制御システムにおける入出力装置制御
回路に関し、特に、アクセス速度が異なる種々の入出力
装置の制御を、シンプルなハードウェアにより効率良く
行うことが可能な入出力装置制御回路に関する。

〔従来技術〕

複数の入出力装置が共通バスによって接続されているマ
イクロコンピュータ・システム等において、そのシステ
ムの処理時間を短縮するため、その共通バスの制御を行
う制御回路を設け、それぞれの入出力装置のアクセス時
間に対応して共通バスを制御する方法が種々提案されて
いる。

例えば、特開昭５９−１７７６２８号公報に記載されて
いる方法では、入出力装置とマイクロプロセッサとの間
で、時間幅拡張要求信号というインタフェースを介し、
この時間幅拡張要求信号に応じて、複数の異なる時間幅
信号を出力し、アクセス速度の異なるそれぞれの人出刃
装置に対応した共通バスの使用時間幅を決定して共通バ
スの使用権を制御している。

また、一般に入出力装置のエラーリカバリ処理について
は、マイクロプログラム等のソフトウェアによって実現
し、ニラ−発生時に、そのエラーを発生した入出力装置
、およびエラーの種類をそのプログラムの解析により識
別して、エラーリカバリを行うため、多くのステップ数
と所要メモリ量等を必要とする。例えば、人出刃装置が
らの読み取りエラーの処理は多様であり、その入出力装
置がディスクならば、位置決め後に再読み取り動作を行
い、テープならば、エラー個所の巻き戻し後に再読み取
り動作を行い、カードリーダならば、オペレータ介入に
よるカード再セツティングの後に再読み取り動作を行う
。

〔発明が解決しようとする問題点〕

上記従来技術によれば、複数の人出刃装置とマイクロプ
ロセッサとが共通バスにより接続される入出力装置制御
システムにおいて、共通バスを制御するため、時間幅拡
張要求信号のようなインタフェースが必要であり、また
、マイクロプログラム等のソフトウェアによるエラーリ
カバリ処理のため、複雑なアルゴリズムが必要であり、
所要メモリ量、制御プログラムの作成工程数、およびス
テップ数等が増加するという問題点があった。

本発明の目的は、このような問題点を改善し、アクセス
速度が異なる種々の入出力装置に対する共通バスの使用
制御を、シンプルなハードウェアで効率良く行うことが
でき、かつ、エラーリカバリ処理におけるマイクロプロ
セッサシステム制御プログラムのステップ数、所要メモ
リ景、およびプログラム作成工程数を軽減することが可
能な入出力装置制御回路を提供することにある。

〔問題を解決するための手段〕

上記目的を達成するため、本発明の入出力装置制御回路
は、マイクロプロセッサ、および複数の入出力装置が共
通バスにより接続される入出力装置制御システムにおい
て、上記共通バスを制御するための情報、および、上記
入出力装置のエラーリカバリ処理を行うための情報を記
憶する手段と、該記憶手段に記憶されている共通バス制
御情報を用いて、該共通バスを制御する手段と、該記憶
手段に記憶されているエラーリカバリ情報に基づき、エ
ラーリカバリ処理を制御する手段とを有し、該記憶手段
に記憶されている共通バス制御情報、および該共通バス
制御手段により該入出力装置の共通バス占有権の制御を
行い、該記憶手段に記憶されているエラーリカバリ情報
、および該エラーリカバリ制御手段により該入出力装置
のエラーリカバリ処理を行うことに特徴がある。

〔作用〕

本発明によれば、入出力制御メモリは、その制御の対象
となる入出力装置のアドレス情報を、入出カメモリのア
ドレスとして格納する。また、このアドレスにより共通
バス制御情報、およびエラーリカバリ情報を出力する。

共通バス制御情報は、共通バスの制御を行うため、命令
制御部に入力される。この制御情報は、命令制御部にお
いて２人出力装置のアクセス開始時に、アクセス時間を
決定するためのアクセス時間カウンタにセットされ、ア
クセス中に、一定周期のクロック信号によりカウンタ値
が減じられる。

このカウンタ値が０になると、プロセッサ便はアクセス
終了と判断し、データ読み取り動作等、アクセス終了後
の動作に移る。

エラー発生情報が入出力装置から命令制御部へ伝えられ
ると、エラーを発生した入出力装置のアドレスが入出力
制御メモリに入力され、エラーリカバリ制御情報が出力
される。このエラーリカバリ情報は、入出力エラー代表
信号と内部状態信号とから別途作成されたエラー処理受
付許可信号によって、マイクロプログラム・アドレスレ
ジスタにラッチされる。ここでラッチされたアドレス値
の後に、それぞれの入出力装置に対応するニラ−リカバ
リプログラムが格納されている。そのエラーリカバリプ
ログラムに従ってエラーリカバリ処理を実行する。

〔実施例〕

以下１本発明の一実施例を図面により説明する。

第１図は、本発明の一実施例における入出力装置制御シ
ステムの構成図、第２図は本発明の一実施例における入
出力装置システムの入出力装置アクセスのフローチャー
ト、第３図は本発明の一実施例における入出力制御シス
テムのエラーリカバり処理のフローチャートである。

本実施例の入出カシステムは、第１図のように、メイン
メモリアドレス制御部１．メインメモリ２゜命令制御部
３．切換制御回路４．入出力制御メモリ５．入出力装置
６０〜６Ｎ、エンコーダ（ＥＮＣ）９ｔ、セレクタ（Ｓ
ＥＬ）９２．およびデコーダ（ＤＥＣ）９３を備え、そ
れらは共通バス２３゜および各種信号線によって接続さ
れる。

メインメモリ２．入出力装置６０〜６　Ｎ　、および命
令制御部３は、共通バス２３により接続される。

第２図のように、メインメモリ２に格納されているマイ
クロプログラムが読み出されると、そのマイクロプログ
ラムは共通バス２３により命令制御部３に送られ、命令
制御部３は、そのマイクロプログラムを解読する（２０
０）。

そのマイクロプログラムの命令が入出力装置のアクセス
を起動する場合、命令制御部３は、入出力制御メモリア
クセス要求信号３４．およびアクセス入出力装置アドレ
ス１１を出力する（２０１）。

この入出力制御メモリアクセス要求信号３４は、切換制
御回路４において、優先順位を決められる。

切換制御回路４は、その入出力制御メモリアクセス要求
信号３４を受は付けると、入出力制御メモリアドレス切
換信号４５をセレクタ９２に送り（２０２）、セレクタ
９２は、人品力制御メモリ５にアクセス入出力装置アド
レス１１を出力する（２０３）。命令制御部３の制御に
より、このアクセス入出力装置アドレス１１に従って、
入出力制御メモリ５から入出力装置アクセス制御情報が
読み出され、入出力装置アクセス制御情報信号線５３に
より命令制御部３に伝えられる（２０４）。

命令制御部３は、この入出力装置アクセス制御情報に基
づき、アクセス時間制御などの入出力アクセス制御を行
い、入出力装置アクセスを実行する（２０６）。

また、アクセス入出力装置アドレス１１は、セレクタ９
２とともにデコーダ９３に入力され、デコードされて、
入出力装置アクセス要求信号７０〜７Ｎとなり、入出力
袋＠６０〜６Ｎに送られ（２０５）、アクセスを開始す
る（２０６）。

第３図のように、入出力装置６０〜６Ｎの動作中にエラ
ーが発生し、検出された場合（３００）、入出力装置エ
ラー検出信号８０〜８Ｎはアクティブとなり、エンコー
ダ９１にまとめられて（３０１）、エンコーダ９１は、
入出力エラー代表信号９、およびニラー人出力装置アド
レス１０を出力する（３０２）。

その入出力エラー代表信号９は、切換制御回路４に送ら
れ、優先順位を決めるための制御を受ける。切換制御回
路４は、その信号９を受は付けると、セレクタ９２に入
出力制御メモリアドレス切換信号４５を送る（３０３）
。また、エラー人出力装置アドレス１０も、セレクタ９
２に送られる。

セレクタ９２は、それらの信号９，１０を受け。

入出力制御メモリアドレス１５を出力する（３０４）。

この入出力制御メモリアドレス１５に従って。

入出力制御メ°モリ５から入出力装置エラーリカバリ情
報が読み出され、入出力装置エラーリカバリ情報信号線
５１によりアドレス制御部１に送られる（３０５）。

上記入出力エラー代表信号９は、切換制御回路４ととも
に、命令制御部３に送られ、命令制御部３は、エラーリ
カバリ処理に移るか否かの判定を行い（３０８）、処理
条件が成立すると、入出力エラー受付許可信号３１をメ
インメモリアドレス制御部１に送る（３０９）。

メインメモリアドレス制御部１は、その入出力エラー受
付許可信号３１を受けると、入出力装置エラーリカバリ
情報をメインメモリアドレス１２として出力しく３０６
）、メインメモリ２をアクセスする（３０７）。

その入出力装置ニラ−リカバリ情報は、各人出刃装置６
０〜６Ｎに対応するエラーリカバリ処理方法を格納して
いるマイクロプログラムの先頭番地を示し、この番地の
プログラムが、順次、命令制御部３に取り込まれてエラ
ーリカバリ処理が実行される（３１０）。

〔発明の効果〕

本発明によれば、アクセス速度が異なる入出力装置に対
応したバスアクセス制御、およびエラーリカバリ処理に
必要な情報をメモリ素子に格納するため、多様な処理を
統一的に扱い、ハードウェア構成をシンプルにできる６
また、上記エラーリカバリ処理において、処理条件の判
定に要するステップ数を削減し、ソフトウェアを軽量化
することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例における入出力装置制御シス
テムの構成図、第２図は本発明の一実施例における入出
力制御システムの入出力装置アクセスのフローチャート
、第３図は本発明の一実施例における入出力装置制御シ
ステムのエラーリカバリ処理のフローチャートである。 １：メインメモリアドレス制御部、２：メインメモリ、
３：命令制御部、４：切換制御回路、５：入出力制御メ
モリ、９：入出力エラー代表信号。 １０：エラー人出力装置アドレス、１１：アクセス入出
力装置アドレス、１２：メインメモリアドレス、１５：
入出力制御メモリアドレス、２３：共通バス、３１：入
出力エラー受付許可信号、３４８−入出力装置アクセス
要求信号、４５：入出力制御メモリアドレス切換信号、
５１：入出力装置エラーリカバリ情報信号線、５３：入
出力装置アクセス制御情報信号線、６０〜６Ｎ：入出力
装置、７０〜７Ｎ＝入出力装置アクセス要求信号、８０
〜８Ｎ＝入出力装置工ラー検出信号、９１：エンコーダ
（ＥＮＣ）、９２　：セレクタ（ＳＥＬ）、９３：デコ
ーダ（ＤＥＣ）。 （、・ 第　　　　　２　　　　　図 人出力装置制御システム

Claims (1)

【特許請求の範囲】
1. １、マイクロプロセッサ、および複数の入出力装置が共
   通バスにより接続されている入出力装置制御システムに
   おいて、上記入出力装置に対し、上記共通バスの使用権
   を制御するための情報、および該入出力装置のエラーリ
   カバリ処理を行うための情報を記憶する手段と、該記憶
   手段に記憶されている共通バス制御情報を用いて、該共
   通バスを制御する手段と、該記憶手段に記憶されている
   エラーリカバリ情報に基づき、エラーリカバリ処理を制
   御する手段とを有し、該記憶手段に記憶されている共通
   バス制御情報、および該共通バス制御手段により該入出
   力装置のバス占有権の制御を行い、該記憶手段に記憶さ
   れているエラーリカバリ情報、および該エラーリカバリ
   制御手段により該入出力装置のエラーリカバリ処理を行
   うことを特徴とする入出力装置制御回路。