JPH05257698A - 電子計算機 - Google Patents

Abstract

(57)【要約】 【目的】 周辺装置を制御する付加プロセッサが複数実
装されているときのプログラムロードの時間を短縮でき
るようにする。 【構成】 メインプロセッサ、メインプロセッサ側メモ
リ、およびローカルメモリを有する同一機能の付加プロ
セッサがバスを介して接続された電子計算機において、
メインプロセッサのローダがメインプロセッサ側メモリ
に書き込まれた付加プロセッサ用のプログラムを１回の
入出力命令で転送可能な長さ分だけ読み出し、付加プロ
セッサに共通の入出力命令を発行して入出力命令制御部
に付加プロセッサのローカルメモリの目的とするアドレ
スにデータを書き込ませる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、周辺装置を制御する付
加プロセッサのプログラムロードを短時間で行うことが
できる電子計算機に関する。

【０００２】

【従来の技術】従来の周辺装置を制御する付加プロセッ
サを有する電子計算機は、図５に示すように一つの付加
プロセッサに他の付加プロセッサとは排他的な入出力命
令が割当てられており、複数の付加プロセッサのプログ
ラムをロードするためには、一つの付加プロセッサの入
出力命令を用いてその付加プロセッサにプログラムロー
ドを行い、それが完了してから２番目の付加プロセッサ
の入出力命令を用いて２番目の付加プロセッサにプログ
ラムをロードする方式がとられていた。

【０００３】

【発明が解決しようとする課題】このような従来のプロ
グラムロード方式では、一つの付加プロセッサについ
て、他の付加プロセッサとは別の入出力命令が割当てら
れているため、同じ機能を持つ複数の付加プロセッサに
同一のプログラムをロードする場合、一つの付加プロセ
ッサのプログラムロードが終わってから次の付加プロセ
ッサのプログラムをロードしていた。そのために、付加
プロセッサの数が増えるほどプログラムのロードに多く
の時間を要する問題があった。

【０００４】本発明はこのような問題を解決するもの
で、複数の付加プロセッサが備えられていても短時間で
プログラムをロードすることができる電子計算機を提供
することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、メインプロセ
ッサ、メインプロセッサ側メモリ、およびローカルメモ
リを有する同一機能の複数の付加プロセッサがバスを介
して接続され、前記メインプロセッサに、中央処理装置
と、前記メインプロセッサ側メモリから付加プロセッサ
用プログラムを取り出し前記複数の付加プロセッサにロ
ーディングするローダと、入出力命令を制御する入出力
命令制御部とを備えた電子計算機において、前記ローダ
に、前記メインプロセッサ側メモリに書き込まれた前記
付加プロセッサ用のプログラムを１回の入出力命令で転
送可能な長さ分だけ読み出す手段と、前記複数の付加プ
ロセッサに共通の入出力命令を発行し前記入出力命令制
御部に読み出したデータを送出する手段とを含み、前記
入出力命令制御部に、前記付加プロセッサのローカルメ
モリの目的とするアドレスにデータを書き込む手段を含
むことを特徴とする。

【０００６】

【作用】メインプロセッサに備えられたローダがメイン
プロセッサ側メモリに書き込まれた付加プロセッサ用プ
ログラムを１回の入出力命令で転送可能な長さ分だけ読
み出す。次いで、複数の付加プロセッサに共通の入出力
命令を発行し入出力命令制御部に読み出したデータを送
出して付加プロセッサのローカルメモリの目的とするア
ドレスにデータを書き込ませる。このような動作を繰り
返すことにより同時に複数の付加プロセッサのローカル
メモリに付加プロセッサ用プログラムをロードすること
ができ、ローディングに要する時間を短縮することがで
きる。

【０００７】

【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図であ
る。

【０００８】本発明実施例は、付加プロセッサ用プログ
ラム２ａを保持する領域を有するメインプロセッサ１、
メインプロセッサ側メモリ２、およびローカルメモリ
（１）…（ｎ）を有する同一機能の複数の付加プロセッ
サ３、４がバス８を介して接続され、メインプロセッサ
１に、中央処理装置（以下ＣＰＵという）５と、メイン
プロセッサ側メモリ２からプログラムを取り出し複数の
付加プロセッサ３、４にローディングするローダ６と入
出力命令を制御する入出力命令制御部７とを備え、さら
に、本発明の特徴として、ローダ６に、メインプロセッ
サ側メモリ２に書き込まれた付加プロセッサ３、４用の
プログラムを１回の入出力命令で転送可能な長さ分だけ
読み出す手段と、複数の付加プロセッサ３、４に共通の
入出力命令を発行し入出力命令制御部７に読み出したデ
ータを送出する手段とを含み、入出力命令制御部７に、
付加プロセッサ３、４のローカルメモリ（１）…（ｎ）
の目的とするアドレスにデータを書き込む手段を含む。

【０００９】メインプロセッサ側メモリ２には、付加プ
ロセッサ３、４のローカルメモリ（１）…（ｎ）に展開
されるプログラムが格納される。入出力命令制御部７
は、付加プロセッサ３、４のローカルメモリ（１）…
（ｎ）に共通の入出力命令を備える。また、ローダ６は
メインプロセッサ側メモリ２から付加プロセッサ用プロ
グラム２ａをメインプロセッサ１に読み出し、１回の入
出力命令で転送可能な長さ分のデータを対象とする付加
プロセッサ３、４共通の入出力命令をＣＰＵ５に実行さ
せる。

【００１０】次に、このように構成された本発明実施例
の動作について説明する。

【００１１】図２は本発明実施例におけるローダの動作
の流れを示す流れ図、図３は本発明実施例におけるロー
ダの読み出し動作を説明する図、図４は本発明実施例に
おけるローダの読み出しデータの送出動作を説明する図
である。

【００１２】まず、ローダ６は図外の補助記憶装置から
付加プロセッサ用プログラム２ａを転送可能な長さ分だ
けメインプロセッサ側メモリ２に読み出し記憶させる
（Ｓ１）。次いで、図３に示すようにメインプロセッサ
側メモリ２に読み出した付加プロセッサ用プログラム２
ａを１回の入出力命令で転送可能な長さ分だけ汎用レジ
スタなどに読み出す。ここで言う１回の入出力命令で転
送可能な長さ分とは、装置のデータバス幅長分の長さで
あり、８ビットならば１バイト、１６ビットならば１ワ
ードになる。

【００１３】次に、付加プロセッサ３、４側のロードア
ドレスを設定し、図４に示すように付加プロセッサ３、
４に共通の入出力命令を発行して入出力命令制御部７に
通知する（Ｓ２）。入出力命令制御部７はデータバス幅
分のデータを付加プロセッサ３、４のローカルメモリ
（１）…（ｎ）のうちの目的のアドレスにデータを書き
込む（Ｓ３）。読み出したデータの長さ分を入出力命令
制御部７に全て書き込んだか否かを判断し（Ｓ４）、書
き込んでいればロードを完了する。書き込んでいなけれ
ば読み出しバッファのポインタを更新し、設定した付加
プロセッサ３、４のロードアドレスを更新してＳ３のデ
ータ書き込み処理に制御を戻す（Ｓ５）。

【００１４】このような動作を付加プロセッサ３、４用
のプログラムの長さ分だけ繰り返すことにより、同時に
複数の付加プロセッサ３、４のローカルメモリ（１）…
（ｎ）にロードすることができる。

【００１５】

【発明の効果】以上説明したように本発明によれば、複
数の付加プロセッサに同時にプログラムをロードするこ
とができ、ローディング時間を短縮することができる効
果がある。

【図面の簡単な説明】

【図１】本発明実施例の構成を示すブロック図。

【図２】本発明実施例におけるローダの動作の流れを示
す流れ図。

【図３】本発明実施例におけるローダの読み出し動作を
説明する図。

【図４】本発明実施例におけるローダの読み出しデータ
の送出動作を説明する図。

【図５】従来例の構成を示すブロック図。

【符号の説明】

１ メインプロセッサ ２ メインプロセッサ側メモリ ２ａ 付加プロセッサ用プログラム ３、４ 付加プロセッサ ５ ＣＰＵ ６ ローダ ７ 入出力命令制御部 ８ バス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メインプロセッサ、メインプロセッサ側
   メモリ、およびローカルメモリを有する同一機能の複数
   の付加プロセッサがバスを介して接続され、 前記メインプロセッサに、 中央処理装置と、 前記メインプロセッサ側メモリから付加プロセッサ用プ
   ログラムを取り出し前記複数の付加プロセッサにローデ
   ィングするローダと、 入出力命令を制御する入出力命令制御部とを備えた電子
   計算機において、 前記ローダに、 前記メインプロセッサ側メモリに書き込まれた前記付加
   プロセッサ用のプログラムを１回の入出力命令で転送可
   能な長さ分だけ読み出す手段と、 前記複数の付加プロセッサに共通の入出力命令を発行し
   前記入出力命令制御部に読み出したデータを送出する手
   段とを含み、 前記入出力命令制御部に、前記付加プロセッサのローカ
   ルメモリの目的とするアドレスにデータを書き込む手段
   を含むことを特徴とする電子計算機。