JPH0574951A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574951A JPH0574951A JP23754591A JP23754591A JPH0574951A JP H0574951 A JPH0574951 A JP H0574951A JP 23754591 A JP23754591 A JP 23754591A JP 23754591 A JP23754591 A JP 23754591A JP H0574951 A JPH0574951 A JP H0574951A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- wiring
- film
- via hole
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】多層配線のビアホールを形成するホトリソグラ
フィ工程において、露光時に下層配線表面からの反射光
を防ぐ。 【構成】第１のＡｌ配線６表面に窒化チタン膜７が被着
された下層配線を形成する。この上に第２の層間絶縁膜
９を被着した後、ホトレジスト１０を塗布し、ビアホー
ルパターンを形成する。
フィ工程において、露光時に下層配線表面からの反射光
を防ぐ。 【構成】第１のＡｌ配線６表面に窒化チタン膜７が被着
された下層配線を形成する。この上に第２の層間絶縁膜
９を被着した後、ホトレジスト１０を塗布し、ビアホー
ルパターンを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に下部配線層と上部配線層とを接続するビアホ
ールの形成方法に関する。
関し、特に下部配線層と上部配線層とを接続するビアホ
ールの形成方法に関する。
【０００２】
【従来の技術】従来の多層配線構造の形成方法を、図２
に示す断面図を用いて説明する。
に示す断面図を用いて説明する。
【０００３】まず、半導体基板２１上にフィールド酸化
膜２２，ゲート酸化膜２３，ゲート配線２４等を形成
し、これらを覆う第１の層間絶縁膜２５を形成する。ス
パッタ法により、第１の層間絶縁膜２５上に第１のＡｌ
膜を被着した後、ホトレジスト２８をマスクにして第１
のＡｌ膜をパターニングし、第１のＡｌ配線２６を形成
する〔図２（ａ）〕。次に、ホトレジスト２８を除去
し、全面に第２の層間絶縁膜２９を被着した後、ビアホ
ール形成のためにホトレジストを塗布し、露光，現像を
行ない、所望のパターンを有するホトレジスト３０を形
成する〔図２（ｂ）〕。次に、ホトレジスト３０をマス
クとして、等方性エッチング，および異方性エッチング
を行ない、ビアホール３１の形成する〔図２（ｃ）〕。
ホトレジスト３０を除去した後、ビアホール３１を含む
第２の層間絶縁膜２９上に第２のＡｌ配線３２を形成
し、ビアホール３１を介して第１のＡｌ配線２６の第２
のＡｌ配線３２とを接続する〔図２（ｄ）〕。
膜２２，ゲート酸化膜２３，ゲート配線２４等を形成
し、これらを覆う第１の層間絶縁膜２５を形成する。ス
パッタ法により、第１の層間絶縁膜２５上に第１のＡｌ
膜を被着した後、ホトレジスト２８をマスクにして第１
のＡｌ膜をパターニングし、第１のＡｌ配線２６を形成
する〔図２（ａ）〕。次に、ホトレジスト２８を除去
し、全面に第２の層間絶縁膜２９を被着した後、ビアホ
ール形成のためにホトレジストを塗布し、露光，現像を
行ない、所望のパターンを有するホトレジスト３０を形
成する〔図２（ｂ）〕。次に、ホトレジスト３０をマス
クとして、等方性エッチング，および異方性エッチング
を行ない、ビアホール３１の形成する〔図２（ｃ）〕。
ホトレジスト３０を除去した後、ビアホール３１を含む
第２の層間絶縁膜２９上に第２のＡｌ配線３２を形成
し、ビアホール３１を介して第１のＡｌ配線２６の第２
のＡｌ配線３２とを接続する〔図２（ｄ）〕。
【０００４】
【発明が解決しようとする課題】上述した従来の多層配
線の形成方法では、Ａｌ金属表面の光の反射率が約８０
％と大きいため、ホトレジストが反射光により感光し、
図２（ａ）に示した工程においても、第１のＡｌ配線２
６を設計寸法どうりに形成することが困難である。と同
時に、下地が段差部になっている上にビアホール３１を
形成する場合、図２（ｂ）に示すように、ホトレジスト
３０に第１のＡｌ配線２６からの反射光により感光した
ホトレジスト３０ａが形成される。ホトレジスト３０ａ
は現像段階では多少除去されても完全に除去されない。
しかし、ホトレジスト３０ａは、層間絶縁膜２９のエッ
チング段階で除去される。その結果、図２（ｃ）に示す
ように、ビアホール３１の出来上り寸法ｄ2 は設計寸法
ｄ1 に比べて非常に大きくなる。第１のＡｌ配線２６と
ビアホール３１との設計上のマージンをｄ3 とすると、
ｄ1 ＋ｄ3 ＜ｄ2 の場合には、図示したようにビアホー
ル３１が第１のＡｌ配線２６からはみだしてしまいとい
う欠点がある。
線の形成方法では、Ａｌ金属表面の光の反射率が約８０
％と大きいため、ホトレジストが反射光により感光し、
図２（ａ）に示した工程においても、第１のＡｌ配線２
６を設計寸法どうりに形成することが困難である。と同
時に、下地が段差部になっている上にビアホール３１を
形成する場合、図２（ｂ）に示すように、ホトレジスト
３０に第１のＡｌ配線２６からの反射光により感光した
ホトレジスト３０ａが形成される。ホトレジスト３０ａ
は現像段階では多少除去されても完全に除去されない。
しかし、ホトレジスト３０ａは、層間絶縁膜２９のエッ
チング段階で除去される。その結果、図２（ｃ）に示す
ように、ビアホール３１の出来上り寸法ｄ2 は設計寸法
ｄ1 に比べて非常に大きくなる。第１のＡｌ配線２６と
ビアホール３１との設計上のマージンをｄ3 とすると、
ｄ1 ＋ｄ3 ＜ｄ2 の場合には、図示したようにビアホー
ル３１が第１のＡｌ配線２６からはみだしてしまいとい
う欠点がある。
【０００５】よって、従来の製造方法では、下地段差部
上に設計寸法どうりのビアホール３１を開口することは
困難であり、ホトレジスト３０の形成工程における露光
時の反射の影響の少ない下地平坦部上にビアホール３１
を開口するか、もしくはビアホール３１が設計寸法ｄ1
より大きく開口しても第１のＡｌ配線２６からビアホー
ル３１がはずれないようにマージンｄ3 を充分大きくす
る（ｄ1 ＋ｄ3 ＞ｄ2 ）等設計基準に制約を設ける必要
があり、集積化，微細化が困難になるという問題点があ
った。
上に設計寸法どうりのビアホール３１を開口することは
困難であり、ホトレジスト３０の形成工程における露光
時の反射の影響の少ない下地平坦部上にビアホール３１
を開口するか、もしくはビアホール３１が設計寸法ｄ1
より大きく開口しても第１のＡｌ配線２６からビアホー
ル３１がはずれないようにマージンｄ3 を充分大きくす
る（ｄ1 ＋ｄ3 ＞ｄ2 ）等設計基準に制約を設ける必要
があり、集積化，微細化が困難になるという問題点があ
った。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体装置の多層配線構造の形成工程におい
て、半導体基板上に、絶縁膜を介して導電体膜を被着す
る工程と、導電体膜上に、窒化チタン膜を被着する工程
と、窒化チタン膜上に第１のホトレジストを塗布し、該
ホトレジストを所望のパターンに露光，現像する工程
と、第１のホトレジストをマスクとして、窒化チタン
膜，および導電体膜をエッチングし、下部配線層を形成
する工程と、下部配線層上に、層間絶縁膜を形成する工
程と、層間絶縁膜上に、第２のホトレジストを塗布し、
該ホトレジストを所望のパターンに露光，現像する工程
と、第２のホトレジストをマスクとして、層間絶縁膜を
エッチングし、下部配線層に達するビアホールを形成す
る工程と、ビアホールを含む層間絶縁膜上に上部配線層
を形成し、該ビアホールを介して上部配線層と下部配線
層とを接続する工程と、を含んでいる。
造方法は、半導体装置の多層配線構造の形成工程におい
て、半導体基板上に、絶縁膜を介して導電体膜を被着す
る工程と、導電体膜上に、窒化チタン膜を被着する工程
と、窒化チタン膜上に第１のホトレジストを塗布し、該
ホトレジストを所望のパターンに露光，現像する工程
と、第１のホトレジストをマスクとして、窒化チタン
膜，および導電体膜をエッチングし、下部配線層を形成
する工程と、下部配線層上に、層間絶縁膜を形成する工
程と、層間絶縁膜上に、第２のホトレジストを塗布し、
該ホトレジストを所望のパターンに露光，現像する工程
と、第２のホトレジストをマスクとして、層間絶縁膜を
エッチングし、下部配線層に達するビアホールを形成す
る工程と、ビアホールを含む層間絶縁膜上に上部配線層
を形成し、該ビアホールを介して上部配線層と下部配線
層とを接続する工程と、を含んでいる。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の工程順の断面図であ
る。
る。図１は本発明の第１の実施例の工程順の断面図であ
る。
【０００８】まず、半導体基板１上にフィールド酸化膜
２，ゲート酸化膜３，ゲート配線４等を形成し、これら
を覆う第１の層間絶縁膜５を形成する。スパッタ法によ
り、第１の層間絶縁膜５上に第１のＡｌ膜，および３０
ｎｍ程度の膜厚の反射防止用の窒化チタン膜を被着した
後、ホトレジスト８をマスクにして窒化チタン膜，第１
のＡｌ膜をパターニングし、第１のＡｌ配線６，窒化チ
タン膜７を形成する〔図１（ａ）〕。ここでは、窒化チ
タン膜の存在により、第１のＡｌ配線６は設計寸法どう
りにパターニングされる。本実施例における露光はＧ線
（波長４３５．８ｎｍ）により行なったが、Ｇ線に対す
る窒化チタン膜の反射率は５％未満である。
２，ゲート酸化膜３，ゲート配線４等を形成し、これら
を覆う第１の層間絶縁膜５を形成する。スパッタ法によ
り、第１の層間絶縁膜５上に第１のＡｌ膜，および３０
ｎｍ程度の膜厚の反射防止用の窒化チタン膜を被着した
後、ホトレジスト８をマスクにして窒化チタン膜，第１
のＡｌ膜をパターニングし、第１のＡｌ配線６，窒化チ
タン膜７を形成する〔図１（ａ）〕。ここでは、窒化チ
タン膜の存在により、第１のＡｌ配線６は設計寸法どう
りにパターニングされる。本実施例における露光はＧ線
（波長４３５．８ｎｍ）により行なったが、Ｇ線に対す
る窒化チタン膜の反射率は５％未満である。
【０００９】次に、ホトレジスト８を除去し、第１のＡ
ｌ配線６および窒化チタン膜７を含む第１の層間絶縁膜
５上に第２の層間絶縁膜９を被着する。０．８μｍ□程
度のビアホール形成のためにホトレジストを塗布し、露
光，現像を行ない、所望のパターンを有するホトレジス
ト１０を形成する〔図１（ｂ）〕。この露光時の光は前
述のＧ線を用いるため、窒化チタン膜７の存在により第
１のＡｌ配線６からの反射光の影響は無く、設計値どう
りのビアホールパターンを有するホトレジスト１０が得
られる。
ｌ配線６および窒化チタン膜７を含む第１の層間絶縁膜
５上に第２の層間絶縁膜９を被着する。０．８μｍ□程
度のビアホール形成のためにホトレジストを塗布し、露
光，現像を行ない、所望のパターンを有するホトレジス
ト１０を形成する〔図１（ｂ）〕。この露光時の光は前
述のＧ線を用いるため、窒化チタン膜７の存在により第
１のＡｌ配線６からの反射光の影響は無く、設計値どう
りのビアホールパターンを有するホトレジスト１０が得
られる。
【００１０】次に、ホトレジスト１０をマスクにして、
第２の層間絶縁膜９の等方性エッチング，および異方性
エッチングを行ない、ビアホール１１を形成する。この
エッチング工程における異方性エッチングのオーバーエ
ッチングにより、窒化チタン膜７はビアホール部のみエ
ッチング除去される〔図１（ｃ）〕。
第２の層間絶縁膜９の等方性エッチング，および異方性
エッチングを行ない、ビアホール１１を形成する。この
エッチング工程における異方性エッチングのオーバーエ
ッチングにより、窒化チタン膜７はビアホール部のみエ
ッチング除去される〔図１（ｃ）〕。
【００１１】次に、ホトレジスト１０を除去した後、ビ
アホール１１を含む第２の層間絶縁膜９上に第２のＡｌ
配線１２を形成し、ビアホール１１を介して第１のＡｌ
配線６の第２のＡｌ配線１２とを接続する〔図１
（ｄ）〕。
アホール１１を含む第２の層間絶縁膜９上に第２のＡｌ
配線１２を形成し、ビアホール１１を介して第１のＡｌ
配線６の第２のＡｌ配線１２とを接続する〔図１
（ｄ）〕。
【００１２】次に、本発明の第２の実施例について説明
する。本実施例では、下層配線としてＡｌ金属膜の代り
にタングステンシリサイド膜を用いる。反射防止膜とし
て窒化チタン膜を採用することを含めて、下層配線材料
以外は構成材料および製造方法が第１の実施例と同じで
ある。
する。本実施例では、下層配線としてＡｌ金属膜の代り
にタングステンシリサイド膜を用いる。反射防止膜とし
て窒化チタン膜を採用することを含めて、下層配線材料
以外は構成材料および製造方法が第１の実施例と同じで
ある。
【００１３】この場合、タングステンシリサイドのＧ線
に対する反射率はＡｌの反射率（８０％）に比較して５
０％と低い。そこで、タングステンシリサイド膜から配
線パターンを形成するに際し、従来と同様にタングステ
ン膜上に直接ホトレジストパターンを設けて行なうと、
フィールド酸化膜段差上やゲート配線段差上で配線パタ
ーンが細くなる。微細配線構造が採用されている昨今で
は、少しの細りでも配線の断線につながる。
に対する反射率はＡｌの反射率（８０％）に比較して５
０％と低い。そこで、タングステンシリサイド膜から配
線パターンを形成するに際し、従来と同様にタングステ
ン膜上に直接ホトレジストパターンを設けて行なうと、
フィールド酸化膜段差上やゲート配線段差上で配線パタ
ーンが細くなる。微細配線構造が採用されている昨今で
は、少しの細りでも配線の断線につながる。
【００１４】本実施例では、タングステンシリサイド膜
上に窒化チタン膜を形成しておくことにより、タングス
テンシリサイドからなる下層配線の形成加工工程におい
て、下地段差部の形状に起因する露光時の反射光の影響
を無くし、設計寸法どうりの下層配線が得られる。ま
た、タングステンシリサイドからなる下層配線と上層配
線（Ａｌ膜からなる）とを接続するビアホール形成のた
めのホトリソグラフィ工程においても、タングステンシ
リサイド配線表面からの反射光の影響は抑制され、設計
寸法どうりのビアホールパターンが得られる。
上に窒化チタン膜を形成しておくことにより、タングス
テンシリサイドからなる下層配線の形成加工工程におい
て、下地段差部の形状に起因する露光時の反射光の影響
を無くし、設計寸法どうりの下層配線が得られる。ま
た、タングステンシリサイドからなる下層配線と上層配
線（Ａｌ膜からなる）とを接続するビアホール形成のた
めのホトリソグラフィ工程においても、タングステンシ
リサイド配線表面からの反射光の影響は抑制され、設計
寸法どうりのビアホールパターンが得られる。
【００１５】
【発明の効果】以上説明したように本発明は、設計寸法
どうりの配線を形成できるとともに、ビアホール形成時
のホトリソグラフィ工程における露光時の反射光を下層
配線表面に形成した窒化チタン膜により防止するため、
下地段差部上にある下層配線の部分にビアホールを開口
しても設計寸法どうりのビアホールが得られ、下層配線
とビアホールとのマージン（図１（ｃ）におけるｄ）も
従来の値より小さくすることが可能となり、集積化，微
細化が容易になるという効果がある。
どうりの配線を形成できるとともに、ビアホール形成時
のホトリソグラフィ工程における露光時の反射光を下層
配線表面に形成した窒化チタン膜により防止するため、
下地段差部上にある下層配線の部分にビアホールを開口
しても設計寸法どうりのビアホールが得られ、下層配線
とビアホールとのマージン（図１（ｃ）におけるｄ）も
従来の値より小さくすることが可能となり、集積化，微
細化が容易になるという効果がある。
【図１】本発明の第１の実施例の工程順断面図である。
【図２】従来の半導体装置の製造方法を示す工程順断面
図である。
図である。
１，２１ 半導体基板 ２，２２ フィールド酸化膜 ３，２３ ゲート酸化膜 ４，２４ ゲート配線 ５，２５ 第１の層間絶縁膜 ６，２６ 第１のＡｌ配線 ７ 窒化チタン膜 ８，１０，２８，３０，３０ａ ホトレジスト ９，２９ 第２の層間絶縁膜 １１，３１ ビアホール １２，３２ 第２のＡｌ配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/28 ３０１ Ｌ 7738−4Ｍ
Claims (2)
- 【請求項１】 半導体装置の多層配線構造の形成工程に
おいて、 半導体基板上に、絶縁膜を介して導電体膜を被着する工
程と、 前記導電体膜上に、窒化チタン膜を被着する工程と、 前記窒化チタン膜上に第１のホトレジストを塗布し、該
ホトレジストを所望のパターンに露光，現像する工程
と、 前記第１のホトレジストをマスクとして、前記窒化チタ
ン膜，および前記導電体膜をエッチングし、下部配線層
を形成する工程と、 前記下部配線層上に、層間絶縁膜を形成する工程と、 前記層間絶縁膜上に、第２のホトレジストを塗布し、該
ホトレジストを所望のパターンに露光，現像する工程
と、 前記第２のホトレジストをマスクとして、前記層間絶縁
膜をエッチングし、前記下部配線層に達するビアホール
を形成する工程と、 前記ビアホールを含む前記層間絶縁膜上に上部配線層を
形成し、該ビアホールを介して前記上部配線層と前記下
部配線層とを接続する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１，および第２のホトレジストの
露光が、Ｇ線により行なわれることを特徴とする請求項
１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23754591A JPH0574951A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23754591A JPH0574951A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574951A true JPH0574951A (ja) | 1993-03-26 |
Family
ID=17016919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23754591A Pending JPH0574951A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574951A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011003933A1 (de) | 2010-02-12 | 2012-01-19 | Suzuki Motor Corporation | Kraftstoffgas-Zuführeinrichtung für einen Fahrzeugmotor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255250A (ja) * | 1988-04-05 | 1989-10-12 | Fujitsu Ltd | 多層配線形成方法 |
| JPH02271631A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH02312235A (ja) * | 1989-05-26 | 1990-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-09-18 JP JP23754591A patent/JPH0574951A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255250A (ja) * | 1988-04-05 | 1989-10-12 | Fujitsu Ltd | 多層配線形成方法 |
| JPH02271631A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH02312235A (ja) * | 1989-05-26 | 1990-12-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011003933A1 (de) | 2010-02-12 | 2012-01-19 | Suzuki Motor Corporation | Kraftstoffgas-Zuführeinrichtung für einen Fahrzeugmotor |
| DE102011003933B4 (de) | 2010-02-12 | 2019-06-19 | Suzuki Motor Corporation | Kraftstoffgas-Zuführeinrichtung für einen Fahrzeugmotor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6136679A (en) | Gate micro-patterning process | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| JPH08255752A (ja) | 反射防止被膜を有する半導体素子およびその製造方法 | |
| JPH03156927A (ja) | アルミ・メタライゼーションのパターン形成方法 | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| JP2002093904A (ja) | デュアルダマシン配線の形成方法 | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JPH0574951A (ja) | 半導体装置の製造方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH07307333A (ja) | パターン形成方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| JP3032089B2 (ja) | フォトマスク形成方法 | |
| US5897376A (en) | Method of manufacturing a semiconductor device having a reflection reducing film | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| JP2569709B2 (ja) | 配線の形成方法 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09232233A (ja) | 上部層を縮小する中間層リソグラフィ法 | |
| KR20010003687A (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| JP2000040739A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |