JPH08255752A - 反射防止被膜を有する半導体素子およびその製造方法 - Google Patents
反射防止被膜を有する半導体素子およびその製造方法Info
- Publication number
- JPH08255752A JPH08255752A JP8058407A JP5840796A JPH08255752A JP H08255752 A JPH08255752 A JP H08255752A JP 8058407 A JP8058407 A JP 8058407A JP 5840796 A JP5840796 A JP 5840796A JP H08255752 A JPH08255752 A JP H08255752A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- arc
- aluminum nitride
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 反射防止被膜を有する半導体素子およびその
製造方法を提供する。 【解決手段】 反射防止被膜（ＡＲＣ）（２０）を、半
導体素子（１０）内のポリシリコンまたはアルミニウム
のような反射性導電層（１８）上に形成する。ＡＲＣは
窒化アルミニウム層である。フォトリソグラフィの間、
ＡＲＣは放射光線波（３０）を吸収し、特に、２４８ナ
ノメートルの深紫外線（ＤＵＶ）放射光線のような、３
００ナノメートル未満の波長を吸収する。放射光線波
は、ＡＲＣによって吸収されるので、下地の導電層から
の反射が防止される。したがって、レジスト・マスク
（３４）は、リソグラフィ・マスク（２４）上のパター
ン通りにパターニングされ現像されるので、その結果素
子の適切な層に精度の高い複製を得ることができる。
製造方法を提供する。 【解決手段】 反射防止被膜（ＡＲＣ）（２０）を、半
導体素子（１０）内のポリシリコンまたはアルミニウム
のような反射性導電層（１８）上に形成する。ＡＲＣは
窒化アルミニウム層である。フォトリソグラフィの間、
ＡＲＣは放射光線波（３０）を吸収し、特に、２４８ナ
ノメートルの深紫外線（ＤＵＶ）放射光線のような、３
００ナノメートル未満の波長を吸収する。放射光線波
は、ＡＲＣによって吸収されるので、下地の導電層から
の反射が防止される。したがって、レジスト・マスク
（３４）は、リソグラフィ・マスク（２４）上のパター
ン通りにパターニングされ現像されるので、その結果素
子の適切な層に精度の高い複製を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体素
子に関し、更に特定すればパターン形成に有益な反射防
止被膜(anti-reflective coating)を有する半導体素子
およびその製造方法に関するものである。
子に関し、更に特定すればパターン形成に有益な反射防
止被膜(anti-reflective coating)を有する半導体素子
およびその製造方法に関するものである。
【０００２】
【従来の技術】半導体業界においては、これまで以上に
幾何学的形状を縮小した集積回路を目的とした推進を継
続し、ポリシリコン、アルミニウムおよび金属シリサイ
ドのような高反射物質を広範囲に使用した結果、フォト
リソグラフィを用いるパターニングの問題が増大してい
る。フォトレジスト・パターニング・プロセスにおいて
は、これらの下地物質からの望ましくない反射のため
に、得られたフォトレジスト・パターンに歪みが生じる
場合がある。この問題は、深紫外線(DUV:deep ultravio
let)露出波長（約２４８ナノメートル(nm)）を利用する
フォトリソグラフィ撮影器具を用いてフォトレジスト・
パターンを生成する場合、更に増加することになる。回
折の制限(diffraction limitation)を最少に抑えること
により、更に短い波長を用いれば解像度が高められる
が、結果的にフォトレジストに生成されるパターンは、
かかる短い波長において下地の反射性物質の光学的金属
性質が上昇するため、下地物質からの制御不能な反射の
影響によって、容易に劣化(compromise)してしまう。更
に、下地の反射性物質の形状(topology)が変化する領域
において、フォトレジスト・パターンは特に劣化する。
半導体素子の段状領域では、多くの場合下地物質からの
反射強度が強まる結果、「反射性切れ込み(reflective
notching)」、即ち、段状領域において局所的に歪んだ
フォトレジスト・パターンが生じてしまう。このよう
に、ＤＵＶリソグラフィを用いて半導体基板上にサブミ
クロンのフォトレジスト・パターンを形成するのは困難
であり、結果として、サブミクロンの幾何学形状を有す
る集積回路の発展が制限されてしまうことになる。更
に、半導体の製造に用いられている既知の反射防止被膜
の多くは、ＤＵＶリソグラフィと共に用いるには適して
いない。例えば、窒化チタンは、露出波長をＤＵＶ範囲
の２４８nmに低下させると、その金属的性質が増大す
る。これが意味するのは、窒化チタンのＤＵＶ放射光線
に対する反射率が高く、ＤＵＶに対する効果的な反射防
止被膜とはならないということである。シリコン濃厚窒
化シリコンをＤＵＶに対する反射防止被膜として使用す
ることが示唆されているが、シリコン濃厚窒化シリコン
を形成するためのプロセス温度はバック・エンド処理(b
ack-end processing)には高すぎるので、アルミニウム
上には用いることができない。
幾何学的形状を縮小した集積回路を目的とした推進を継
続し、ポリシリコン、アルミニウムおよび金属シリサイ
ドのような高反射物質を広範囲に使用した結果、フォト
リソグラフィを用いるパターニングの問題が増大してい
る。フォトレジスト・パターニング・プロセスにおいて
は、これらの下地物質からの望ましくない反射のため
に、得られたフォトレジスト・パターンに歪みが生じる
場合がある。この問題は、深紫外線(DUV:deep ultravio
let)露出波長（約２４８ナノメートル(nm)）を利用する
フォトリソグラフィ撮影器具を用いてフォトレジスト・
パターンを生成する場合、更に増加することになる。回
折の制限(diffraction limitation)を最少に抑えること
により、更に短い波長を用いれば解像度が高められる
が、結果的にフォトレジストに生成されるパターンは、
かかる短い波長において下地の反射性物質の光学的金属
性質が上昇するため、下地物質からの制御不能な反射の
影響によって、容易に劣化(compromise)してしまう。更
に、下地の反射性物質の形状(topology)が変化する領域
において、フォトレジスト・パターンは特に劣化する。
半導体素子の段状領域では、多くの場合下地物質からの
反射強度が強まる結果、「反射性切れ込み(reflective
notching)」、即ち、段状領域において局所的に歪んだ
フォトレジスト・パターンが生じてしまう。このよう
に、ＤＵＶリソグラフィを用いて半導体基板上にサブミ
クロンのフォトレジスト・パターンを形成するのは困難
であり、結果として、サブミクロンの幾何学形状を有す
る集積回路の発展が制限されてしまうことになる。更
に、半導体の製造に用いられている既知の反射防止被膜
の多くは、ＤＵＶリソグラフィと共に用いるには適して
いない。例えば、窒化チタンは、露出波長をＤＵＶ範囲
の２４８nmに低下させると、その金属的性質が増大す
る。これが意味するのは、窒化チタンのＤＵＶ放射光線
に対する反射率が高く、ＤＵＶに対する効果的な反射防
止被膜とはならないということである。シリコン濃厚窒
化シリコンをＤＵＶに対する反射防止被膜として使用す
ることが示唆されているが、シリコン濃厚窒化シリコン
を形成するためのプロセス温度はバック・エンド処理(b
ack-end processing)には高すぎるので、アルミニウム
上には用いることができない。
【０００３】
【発明が解決しようとする課題】したがって、半導体基
板上にある様々な形状の高反射性物質の上に位置するフ
ォトレジスト層にサブミクロンの集積回路パターンを形
成する方法が必要とされている。ＤＵＶリソグラフィの
使用を補助する方法があれば、特に有用であろう。
板上にある様々な形状の高反射性物質の上に位置するフ
ォトレジスト層にサブミクロンの集積回路パターンを形
成する方法が必要とされている。ＤＵＶリソグラフィの
使用を補助する方法があれば、特に有用であろう。
【０００４】
【課題を解決するための手段】概して言えば、本発明
は、半導体素子における反射層（導電層のような）上に
窒化アルミニウム層を用いて、ＤＵＶ放射光線(DUV rad
iation)を用いるフォトリソグラフィ処理の間望ましく
ない放射光線の反射を防止することに関する。半導体製
造におけるＤＵＶ放射光線とは、例えば、２４８ナノメ
ートルの波長のように、Ｇ−線（４３６ナノメート
ル）、Ｈ−線（４０５ナノメートル）、またはＩ−線
（３６５ナノメートル）リソグラフィと比較して、短い
放射光線の波長のことである。窒化アルミニウムは、ス
パッタリング、化学蒸着、または反応性イオン・ビーム
蒸着のいずれを用いて堆積(deposite)しても、スペクト
ルのＤＵＶ範囲における放射光線に対して、中間ないし
高めの吸収率を有する（透過率が低く、反射率も低
い）。アルミニウムまたはポリシリコン層のような半導
体ウエハの導電層上に用いる場合、窒化アルミニウムは
放射光線を吸収するので、かかる放射光線は導電層まで
透過されず、導電層による放射光線の反射を除去するこ
とができる。窒化アルミニウムを反射防止被膜（ＡＲ
Ｃ）として用いる場合の別の利点は、窒化アルミニウム
は後続のビア・エッチングの間エッチ・ストップ層とし
て機能可能なことである。窒化アルミニウムのフッ素系
化学薬品(fluorine chemistries)におけるエッチング速
度は低いので、窒化アルミニウムとシリコンを基にした
酸化物との間では良好なエッチング選択性が得られる。
更に、窒化アルミニウムは低温で堆積可能であるので、
そのＡＲＣとしての使用は、全てのレベルの集積化に広
がるであろう。
は、半導体素子における反射層（導電層のような）上に
窒化アルミニウム層を用いて、ＤＵＶ放射光線(DUV rad
iation)を用いるフォトリソグラフィ処理の間望ましく
ない放射光線の反射を防止することに関する。半導体製
造におけるＤＵＶ放射光線とは、例えば、２４８ナノメ
ートルの波長のように、Ｇ−線（４３６ナノメート
ル）、Ｈ−線（４０５ナノメートル）、またはＩ−線
（３６５ナノメートル）リソグラフィと比較して、短い
放射光線の波長のことである。窒化アルミニウムは、ス
パッタリング、化学蒸着、または反応性イオン・ビーム
蒸着のいずれを用いて堆積(deposite)しても、スペクト
ルのＤＵＶ範囲における放射光線に対して、中間ないし
高めの吸収率を有する（透過率が低く、反射率も低
い）。アルミニウムまたはポリシリコン層のような半導
体ウエハの導電層上に用いる場合、窒化アルミニウムは
放射光線を吸収するので、かかる放射光線は導電層まで
透過されず、導電層による放射光線の反射を除去するこ
とができる。窒化アルミニウムを反射防止被膜（ＡＲ
Ｃ）として用いる場合の別の利点は、窒化アルミニウム
は後続のビア・エッチングの間エッチ・ストップ層とし
て機能可能なことである。窒化アルミニウムのフッ素系
化学薬品(fluorine chemistries)におけるエッチング速
度は低いので、窒化アルミニウムとシリコンを基にした
酸化物との間では良好なエッチング選択性が得られる。
更に、窒化アルミニウムは低温で堆積可能であるので、
そのＡＲＣとしての使用は、全てのレベルの集積化に広
がるであろう。
【０００５】本発明のこれらおよびその他の特徴および
利点は、図面に関連づけて記載された以下の詳細な説明
から、より明確に理解されよう。尚、図は必ずしも一定
の拡縮度で描かれている訳ではなく、本発明には具体的
に図示していない実施例もあり得ることを指摘するのは
重要なことである。更に、種々の図面にわたって同一ま
たは対応する部分を示すために、同様の参照番号を時と
して用いていることも注記しておく。
利点は、図面に関連づけて記載された以下の詳細な説明
から、より明確に理解されよう。尚、図は必ずしも一定
の拡縮度で描かれている訳ではなく、本発明には具体的
に図示していない実施例もあり得ることを指摘するのは
重要なことである。更に、種々の図面にわたって同一ま
たは対応する部分を示すために、同様の参照番号を時と
して用いていることも注記しておく。
【０００６】
【発明の実施の形態】図１ないし図５は、本発明の一実
施例によるプロセス段階を断面図で示したものであり、
半導体基板（ウエハのような）の一部の上に導電層から
成る集積回路パターンが形成される。図１に示すのは、
（集積回路のような）半導体素子１０の一部である。素
子１０は、半導体基板１２、半導体基板１２の主面上を
覆う誘電体層１６、および誘電体層１６を覆う導電層１
８を含む。半導体基板１２は、単結晶シリコン基板、絶
縁物上シリコン(SOI)基板、サファイア上シリコン(SOS)
基板、砒化ガリウム基板等とすることができる。誘電体
層１６は、熱成長させた二酸化シリコン、ドープされた
二酸化シリコン、ドープされない二酸化シリコン、窒酸
化物(oxynitride)、窒化シリコン等とすることができ、
従来の堆積または酸化技法を用いて形成可能である。
施例によるプロセス段階を断面図で示したものであり、
半導体基板（ウエハのような）の一部の上に導電層から
成る集積回路パターンが形成される。図１に示すのは、
（集積回路のような）半導体素子１０の一部である。素
子１０は、半導体基板１２、半導体基板１２の主面上を
覆う誘電体層１６、および誘電体層１６を覆う導電層１
８を含む。半導体基板１２は、単結晶シリコン基板、絶
縁物上シリコン(SOI)基板、サファイア上シリコン(SOS)
基板、砒化ガリウム基板等とすることができる。誘電体
層１６は、熱成長させた二酸化シリコン、ドープされた
二酸化シリコン、ドープされない二酸化シリコン、窒酸
化物(oxynitride)、窒化シリコン等とすることができ、
従来の堆積または酸化技法を用いて形成可能である。
【０００７】一形態では、導電層１８はアルミニウム、
銅またはその他の金属、金属合金、または半導体素子に
用いられる金属性物質である。導電層１８は、チタン、
チタン・シリサイド、タングステン、タングステン・シ
リサイド等のようなバリア層および／または接着層（図
示せず）をその上または下に含んでもよい。導電層１８
は、金属で形成される場合、最終的にリソグラフィによ
ってパターニングされ、素子１０内の金属相互接続部が
形成される。したがって、導電層１８、誘電体層１６、
および基板１２の間には種々の層や構造が介在する可能
性がある。例えば、トランジスタ・ゲート、接点、導電
性プラグ、層間誘電体等のためのポリシリコン層があげ
られる。しかしながら、いずれの素子が介在するにして
も、その理解は本発明の実施という目的には重要ではな
いので、かかる素子は必ずしも示されていない。
銅またはその他の金属、金属合金、または半導体素子に
用いられる金属性物質である。導電層１８は、チタン、
チタン・シリサイド、タングステン、タングステン・シ
リサイド等のようなバリア層および／または接着層（図
示せず）をその上または下に含んでもよい。導電層１８
は、金属で形成される場合、最終的にリソグラフィによ
ってパターニングされ、素子１０内の金属相互接続部が
形成される。したがって、導電層１８、誘電体層１６、
および基板１２の間には種々の層や構造が介在する可能
性がある。例えば、トランジスタ・ゲート、接点、導電
性プラグ、層間誘電体等のためのポリシリコン層があげ
られる。しかしながら、いずれの素子が介在するにして
も、その理解は本発明の実施という目的には重要ではな
いので、かかる素子は必ずしも示されていない。
【０００８】別の形態では、導電層１８は、素子１０内
にトランジスタや抵抗のような個々の能動素子を形成す
るために用いられる、ポリシリコンまたはその他の半導
体物質で形成される。ポリシリコンで形成する場合、基
板１２とそれを覆う金属相互接続層との間に、アルミニ
ウム層のような導電層１８を配する可能性が高い。導電
層１８がポリシリコンの場合、誘電体層１６はゲート酸
化物またはゲート誘電体層とすることができ、この場合
の層１６は、導電層が相互接続部のために用いられるア
ルミニウムまたはその他の金属である場合よりも大幅に
薄くなる。
にトランジスタや抵抗のような個々の能動素子を形成す
るために用いられる、ポリシリコンまたはその他の半導
体物質で形成される。ポリシリコンで形成する場合、基
板１２とそれを覆う金属相互接続層との間に、アルミニ
ウム層のような導電層１８を配する可能性が高い。導電
層１８がポリシリコンの場合、誘電体層１６はゲート酸
化物またはゲート誘電体層とすることができ、この場合
の層１６は、導電層が相互接続部のために用いられるア
ルミニウムまたはその他の金属である場合よりも大幅に
薄くなる。
【０００９】層１８は導電性物質（例えば、金属）また
は半導体物質（例えば、ポリシリコン）のいずれでも形
成可能であるという事実に鑑みて、ここで用いられる用
語を明確化しておくことは役立つであろう。以下簡略化
のために、「導電性(conducive)」は、一般的に「半導
体」物質と呼ばれている物質、ならびに金属、金属合金
および耐熱金属シリサイドを含む、半導体素子において
電気信号を伝えるために用いられる物質を意味するもの
と解釈することとする。
は半導体物質（例えば、ポリシリコン）のいずれでも形
成可能であるという事実に鑑みて、ここで用いられる用
語を明確化しておくことは役立つであろう。以下簡略化
のために、「導電性(conducive)」は、一般的に「半導
体」物質と呼ばれている物質、ならびに金属、金属合金
および耐熱金属シリサイドを含む、半導体素子において
電気信号を伝えるために用いられる物質を意味するもの
と解釈することとする。
【００１０】金属レベルまたはポリシリコン・レベルの
いずれかの導電層１８をパターニングすることによっ
て、素子１０内の種々の配線、接点、ゲート等を規定し
なくてはならない。従来のパターニングでは、フォトレ
ジストのようなレジスト層を導電層の一部または全体の
上に堆積する。次に、導電層の所望パターンに対応する
パターンを有するリソグラフィ・マスクを基板上に配置
する。マスクの透明部分およびマスクの透明部分の下に
位置するレジスト層部分を放射光線に透過させることに
より、レジスト層の一部を化学的に変化させる。理想的
なのは、透明マスク部分の直下にあるレジスト層部分の
みを変化させることである。しかしながら、レジスト層
を透過する放射光線には、下地の導電層で反射されるも
のもある。反射の程度は、露出に用いられる波長におけ
る導電性物質の吸収率および透過率によって異なる。ま
た、反射角は、導電層の表面粗さおよび表面形状(surfa
ce topology)に強く依存する。反射した放射光線は反射
後レジスト層に戻るが、マスクの透明部分直下以外の領
域にもしばしば入射する。したがって、マスクの不透明
部分の下に位置するレジスト層部分も、化学的に変化す
る可能性がある。現像時に、マスクの不透明部分によっ
て保護されるべきであったレジスト層の部分が放射光線
に露出されると、レジスト層はリソグラフィ・マスクに
正確に一致しないパターンを有することになる。パター
ンの不一貫性は、以降の処理を通じて、素子に複製され
る。多くの場合、導電層に不正確なレジスト層を複製す
ると、結果的に、導電層によって形成される配線に切り
込み(notch)が発生する。したがって、この問題のこと
を、多くの場合、「反射性切り込み(reflective notchi
ng)」と呼んでいる。
いずれかの導電層１８をパターニングすることによっ
て、素子１０内の種々の配線、接点、ゲート等を規定し
なくてはならない。従来のパターニングでは、フォトレ
ジストのようなレジスト層を導電層の一部または全体の
上に堆積する。次に、導電層の所望パターンに対応する
パターンを有するリソグラフィ・マスクを基板上に配置
する。マスクの透明部分およびマスクの透明部分の下に
位置するレジスト層部分を放射光線に透過させることに
より、レジスト層の一部を化学的に変化させる。理想的
なのは、透明マスク部分の直下にあるレジスト層部分の
みを変化させることである。しかしながら、レジスト層
を透過する放射光線には、下地の導電層で反射されるも
のもある。反射の程度は、露出に用いられる波長におけ
る導電性物質の吸収率および透過率によって異なる。ま
た、反射角は、導電層の表面粗さおよび表面形状(surfa
ce topology)に強く依存する。反射した放射光線は反射
後レジスト層に戻るが、マスクの透明部分直下以外の領
域にもしばしば入射する。したがって、マスクの不透明
部分の下に位置するレジスト層部分も、化学的に変化す
る可能性がある。現像時に、マスクの不透明部分によっ
て保護されるべきであったレジスト層の部分が放射光線
に露出されると、レジスト層はリソグラフィ・マスクに
正確に一致しないパターンを有することになる。パター
ンの不一貫性は、以降の処理を通じて、素子に複製され
る。多くの場合、導電層に不正確なレジスト層を複製す
ると、結果的に、導電層によって形成される配線に切り
込み(notch)が発生する。したがって、この問題のこと
を、多くの場合、「反射性切り込み(reflective notchi
ng)」と呼んでいる。
【００１１】本発明は、窒化アルミニウムによって形成
された反射防止被膜（ＡＲＣ）を用いることによって、
リソグラフィ処理の間放射光線の望ましくない反射に起
因する問題を軽減するものである。図２に示すように、
ＡＲＣ２０を導電層１８上に堆積する。導電層１８は、
アルミニウム、ポリシリコン、シリサイド、またはその
他の反射性物質である。本発明によれば、ＡＲＣ２０は
窒化アルミニウム層である。好適な形態では、純粋窒素
雰囲気においてアルミニウム・ターゲットを用い、反応
性スパッタリング(RS)によってＡＲＣ２０を堆積する。
具体的なプロセス・パラメータは、反応器の形式やその
他の変数によって変動する可能性があるが、通常、基板
温度が２０℃ないし５００℃、窒素分圧が１．０ないし
８．０mTorr、および陰極電力が０．５ないし８．０kWa
ttという値を用いて規定することができる。より具体的
には、４．０mTorrの窒素分圧、３００℃の基板温度、
および３．０kWattの電力を用いるプロセスが好まし
い。あるいは、ＡＲＣ２０は化学蒸着(CVD)を用いて堆
積することができ、または露出させたアルミニウムを窒
素と熱的に反応させることによって形成することもでき
る。通常、ＡＲＣ２０の厚さは、５０Å（５ナノメート
ル）より大きく、例えば、１００ないし４００Å（１０
ないし４０ナノメートル）である。ＡＲＣ２０をポリシ
リコン、アルミニウムまたはその他の素子レベルの導電
性物質上で用いる場合、主にフォトリソグラフィの露出
に用いられる波長に左右されるが、２００ないし４００
Å（２０ないし４０nm）の厚さにＡＲＣ２０を堆積する
ことが好ましい。ＡＲＣ２０の最適な厚さ（この場合、
「最適な」とは、反射率が最少であることを意味する）
は、以下の式によって近似することもできる。
された反射防止被膜（ＡＲＣ）を用いることによって、
リソグラフィ処理の間放射光線の望ましくない反射に起
因する問題を軽減するものである。図２に示すように、
ＡＲＣ２０を導電層１８上に堆積する。導電層１８は、
アルミニウム、ポリシリコン、シリサイド、またはその
他の反射性物質である。本発明によれば、ＡＲＣ２０は
窒化アルミニウム層である。好適な形態では、純粋窒素
雰囲気においてアルミニウム・ターゲットを用い、反応
性スパッタリング(RS)によってＡＲＣ２０を堆積する。
具体的なプロセス・パラメータは、反応器の形式やその
他の変数によって変動する可能性があるが、通常、基板
温度が２０℃ないし５００℃、窒素分圧が１．０ないし
８．０mTorr、および陰極電力が０．５ないし８．０kWa
ttという値を用いて規定することができる。より具体的
には、４．０mTorrの窒素分圧、３００℃の基板温度、
および３．０kWattの電力を用いるプロセスが好まし
い。あるいは、ＡＲＣ２０は化学蒸着(CVD)を用いて堆
積することができ、または露出させたアルミニウムを窒
素と熱的に反応させることによって形成することもでき
る。通常、ＡＲＣ２０の厚さは、５０Å（５ナノメート
ル）より大きく、例えば、１００ないし４００Å（１０
ないし４０ナノメートル）である。ＡＲＣ２０をポリシ
リコン、アルミニウムまたはその他の素子レベルの導電
性物質上で用いる場合、主にフォトリソグラフィの露出
に用いられる波長に左右されるが、２００ないし４００
Å（２０ないし４０nm）の厚さにＡＲＣ２０を堆積する
ことが好ましい。ＡＲＣ２０の最適な厚さ（この場合、
「最適な」とは、反射率が最少であることを意味する）
は、以下の式によって近似することもできる。
【００１２】ｔ＝（２ｍ＋１）ｌ／４ｎ ここで、ｔは反射防止層の厚さ ｌは露出波長 ｎは、ｍ＝０または１、２、３等正の整数の場合の反射
防止層の屈折率である。
防止層の屈折率である。
【００１３】更に、例えば、ドーパントを付加したり、
膜の窒素含有量を変えることにより組成を変化させて、
ＡＲＣ２０の吸収率を所望の値にすることも可能であ
る。
膜の窒素含有量を変えることにより組成を変化させて、
ＡＲＣ２０の吸収率を所望の値にすることも可能であ
る。
【００１４】ＡＲＣ２０を堆積した後、ＡＲＣ２０を覆
うようにレジスト層２２を形成する。これも図２に示す
通りである。好ましくは、レジスト層の堆積には、商業
的に入手可能ないくつかのフォトレジストのいずれかを
用いる従来のスピン・コート技法を用いる。堆積後、従
来のリソグラフィ技法を用いてレジスト層のパターニン
グを行う。例えば、図３に示すように、素子１０上にリ
ソグラフィ・マスク２４（フォト・マスクとしても知ら
れている）を配する。リソグラフィ・マスク２４は透明
部分２６と不透明部分２８とを有する。不透明部分を用
いて放射光線を遮断するため、放射光線は妨害されない
透明領域内のマスク２４のみを通過する。例えば、図３
に示す放射光線波３０は不透明部分２８によって遮断さ
れるが、それ以外では自由に透明部分２６を通過しレジ
スト層２２に達する。本発明の好適な形態では、放射光
線波３０は、波長が３００ナノメートル未満の紫外線放
射光線波である。特に、本発明は、現在約２４８ナノメ
ートルに標準化されている、ＤＵＶと共に用いて好適で
ある。３００ナノメートル未満の波長は、本発明と共に
用いる場合特に効果的である。その理由は、ＡＲＣ２０
を形成するのに用いられる窒化アルミニウムは、波長が
短い程吸収性が高くなるからである。したがって、レジ
スト層２２を通過する際、放射光線波３０はＡＲＣ２０
を透過し導電層１８によって反射されるのではなく、Ａ
ＲＣ２０によって吸収される。
うようにレジスト層２２を形成する。これも図２に示す
通りである。好ましくは、レジスト層の堆積には、商業
的に入手可能ないくつかのフォトレジストのいずれかを
用いる従来のスピン・コート技法を用いる。堆積後、従
来のリソグラフィ技法を用いてレジスト層のパターニン
グを行う。例えば、図３に示すように、素子１０上にリ
ソグラフィ・マスク２４（フォト・マスクとしても知ら
れている）を配する。リソグラフィ・マスク２４は透明
部分２６と不透明部分２８とを有する。不透明部分を用
いて放射光線を遮断するため、放射光線は妨害されない
透明領域内のマスク２４のみを通過する。例えば、図３
に示す放射光線波３０は不透明部分２８によって遮断さ
れるが、それ以外では自由に透明部分２６を通過しレジ
スト層２２に達する。本発明の好適な形態では、放射光
線波３０は、波長が３００ナノメートル未満の紫外線放
射光線波である。特に、本発明は、現在約２４８ナノメ
ートルに標準化されている、ＤＵＶと共に用いて好適で
ある。３００ナノメートル未満の波長は、本発明と共に
用いる場合特に効果的である。その理由は、ＡＲＣ２０
を形成するのに用いられる窒化アルミニウムは、波長が
短い程吸収性が高くなるからである。したがって、レジ
スト層２２を通過する際、放射光線波３０はＡＲＣ２０
を透過し導電層１８によって反射されるのではなく、Ａ
ＲＣ２０によって吸収される。
【００１５】レジスト層２２の選択部分を放射光線波３
０に露出させると、レジスト層のかかる部分は、光−酸
発生(photo-acid generation)のような化学変化を起こ
す。これは架橋によってホスト・ポリマと反応して(cro
ss linking reaction)ネガティブ・パターンを形成する
か、あるいは無保護反応(deprotection reaction)によ
ってポジティブ・パターンを形成する。結果として、レ
ジスト層２２をアルカリ性溶液内で現像され、レジスト
層２２の露出部分（ポジティブ撮影と呼ぶ）またはレジ
スト層２２の非露出部分（ネガティブ撮影と呼ぶ）のい
ずれかを除去することができる。これらの撮影技法はい
ずれも当技術では既知であるので、これ以上の説明は不
要であろう。ネガティブ撮影の一例を図４に示す。ここ
では、図３における放射光線波３０に露出されたレジス
ト層２２の部分が、現像処理後手つかずで残っている。
レジスト層２２の残留部分は、パターニングされたレジ
スト・マスク３４を形成する。一旦現像の結果としてレ
ジスト・マスク３４が規定されると、素子１０にエッチ
ングを行い、レジスト・マスクのパターンを下地の層、
具体的には、ＡＲＣ２０と導電層１８に転移させる。エ
ッチングの間、レジスト・マスク３４は、マスク直下に
あるＡＲＣ２０および導電層１８の部分を、エッチング
から保護する。したがって、ＡＲＣ２０および導電層１
８の内レジスト・マスクの輪郭を越えて存在する部分の
みがエッチングされることになる。
０に露出させると、レジスト層のかかる部分は、光−酸
発生(photo-acid generation)のような化学変化を起こ
す。これは架橋によってホスト・ポリマと反応して(cro
ss linking reaction)ネガティブ・パターンを形成する
か、あるいは無保護反応(deprotection reaction)によ
ってポジティブ・パターンを形成する。結果として、レ
ジスト層２２をアルカリ性溶液内で現像され、レジスト
層２２の露出部分（ポジティブ撮影と呼ぶ）またはレジ
スト層２２の非露出部分（ネガティブ撮影と呼ぶ）のい
ずれかを除去することができる。これらの撮影技法はい
ずれも当技術では既知であるので、これ以上の説明は不
要であろう。ネガティブ撮影の一例を図４に示す。ここ
では、図３における放射光線波３０に露出されたレジス
ト層２２の部分が、現像処理後手つかずで残っている。
レジスト層２２の残留部分は、パターニングされたレジ
スト・マスク３４を形成する。一旦現像の結果としてレ
ジスト・マスク３４が規定されると、素子１０にエッチ
ングを行い、レジスト・マスクのパターンを下地の層、
具体的には、ＡＲＣ２０と導電層１８に転移させる。エ
ッチングの間、レジスト・マスク３４は、マスク直下に
あるＡＲＣ２０および導電層１８の部分を、エッチング
から保護する。したがって、ＡＲＣ２０および導電層１
８の内レジスト・マスクの輪郭を越えて存在する部分の
みがエッチングされることになる。
【００１６】本発明の一実施例によれば、特に導電層１
８がアルミニウムの場合、１種類のエッチング用化学薬
品を用いて、ＡＲＣ２０および導電層１８のエッチング
を同時に行うことができる。例えば、塩素を基にした化
学薬品（例えば、BC13+Cl2）を用いたドライ・エッチン
グ・プロセスでは、アルミニウムと窒化アルミニウムの
双方にエッチングが行われる。導電層１８がポリシリコ
ンの場合、標準ポリシリコン用エッチング剤（例えば、
Cl2+HBr）を用いて、ＡＲＣ２０およびポリシリコンを
エッチングし、図示のようなスタックを形成することが
できる。ある理由から、下地の導電性部材に対して選択
的にＡＲＣ２０を除去することが望まれる場合、これも
可能である。例えば、熱燐ウエット・エッチング(hot p
hosphoric wet etch)によって、ポリシリコンに対して
選択的に窒化アルミニウム層を除去することができる。
８がアルミニウムの場合、１種類のエッチング用化学薬
品を用いて、ＡＲＣ２０および導電層１８のエッチング
を同時に行うことができる。例えば、塩素を基にした化
学薬品（例えば、BC13+Cl2）を用いたドライ・エッチン
グ・プロセスでは、アルミニウムと窒化アルミニウムの
双方にエッチングが行われる。導電層１８がポリシリコ
ンの場合、標準ポリシリコン用エッチング剤（例えば、
Cl2+HBr）を用いて、ＡＲＣ２０およびポリシリコンを
エッチングし、図示のようなスタックを形成することが
できる。ある理由から、下地の導電性部材に対して選択
的にＡＲＣ２０を除去することが望まれる場合、これも
可能である。例えば、熱燐ウエット・エッチング(hot p
hosphoric wet etch)によって、ポリシリコンに対して
選択的に窒化アルミニウム層を除去することができる。
【００１７】ＡＲＣ２０および導電層１８の保護されて
いない部分をエッチングした後、レジスト・マスク３４
を除去する。導電層１８の残留部分は導電性部材３８を
形成する。各部分の上には、図５に示すようにＡＲＣ２
０がある。この段階で、いくつかの処理選択肢が可能で
ある。導電性部材３８がポリシリコンで形成されている
場合、ＡＲＣ２０を除去することによりポリシリコンの
導電性部材にシリサイド化プロセス(silicidation proc
ess)を施せるようにすることが望ましい場合がある。あ
るいは、ＡＲＣ２０の形成以前にシリサイドが既にポリ
シリコン上に形成されている場合、必ずしもＡＲＣの除
去は必要ではない。窒化アルミニウムは誘電体物質なの
で、少なくとも導電性部材３８の接触すべき領域から
は、ＡＲＣ２０を除去しなければならない。導電性部材
３８に電気的接点を設ける方法について、図６ないし図
８を参照しながら例示し説明する。
いない部分をエッチングした後、レジスト・マスク３４
を除去する。導電層１８の残留部分は導電性部材３８を
形成する。各部分の上には、図５に示すようにＡＲＣ２
０がある。この段階で、いくつかの処理選択肢が可能で
ある。導電性部材３８がポリシリコンで形成されている
場合、ＡＲＣ２０を除去することによりポリシリコンの
導電性部材にシリサイド化プロセス(silicidation proc
ess)を施せるようにすることが望ましい場合がある。あ
るいは、ＡＲＣ２０の形成以前にシリサイドが既にポリ
シリコン上に形成されている場合、必ずしもＡＲＣの除
去は必要ではない。窒化アルミニウムは誘電体物質なの
で、少なくとも導電性部材３８の接触すべき領域から
は、ＡＲＣ２０を除去しなければならない。導電性部材
３８に電気的接点を設ける方法について、図６ないし図
８を参照しながら例示し説明する。
【００１８】図６に示すように、半導体素子４０は、図
１ないし図５を参照して例示し説明したような処理段階
を経て、各々ＡＲＣ２０に覆われた導電性部材３８が形
成されている。図６ないし図８に示すように、導電性部
材は半導体素子４０の金属レベル（例えば、アルミニウ
ムで形成される）にある。次に、ポリシリコン・レベル
の導電性部材に接点を形成する方法について説明する。
好ましくはオルト・ケイ酸テトラ・エチル(TEOS)、フォ
スフォ・シリケート・ガラス(PSG)またはその他の酸化
物で形成された層間誘電体４２を、素子４０上全体に堆
積する。次に、導電性部材の選択部分の上に位置する開
口を、層間誘電体に開口を形成する。図示のように、２
つの開口４４，４６を形成する。開口４４はＡＲＣ２０
を露出させ、一方開口４６はＡＲＣ２０を貫通するよう
にエッチングされ、導電性部材３８を露出させる。２つ
の異なる開口を示す目的は、ＡＲＣ２０のエッチ・スト
ップとしての有用性、および導電性部材を電気的に接触
させる代替方法を提示することである。開口４４，４６
を形成し、その後接点をその中に形成するという２つの
異なるプロセスを同一素子上で用いる可能性はないこと
を注記しておく。代わりに、一方または他方のプロセス
を用いるのが一般的である。しかしながら、ここでは例
示のために、素子４０を参照して双方のプロセスを示し
た。
１ないし図５を参照して例示し説明したような処理段階
を経て、各々ＡＲＣ２０に覆われた導電性部材３８が形
成されている。図６ないし図８に示すように、導電性部
材は半導体素子４０の金属レベル（例えば、アルミニウ
ムで形成される）にある。次に、ポリシリコン・レベル
の導電性部材に接点を形成する方法について説明する。
好ましくはオルト・ケイ酸テトラ・エチル(TEOS)、フォ
スフォ・シリケート・ガラス(PSG)またはその他の酸化
物で形成された層間誘電体４２を、素子４０上全体に堆
積する。次に、導電性部材の選択部分の上に位置する開
口を、層間誘電体に開口を形成する。図示のように、２
つの開口４４，４６を形成する。開口４４はＡＲＣ２０
を露出させ、一方開口４６はＡＲＣ２０を貫通するよう
にエッチングされ、導電性部材３８を露出させる。２つ
の異なる開口を示す目的は、ＡＲＣ２０のエッチ・スト
ップとしての有用性、および導電性部材を電気的に接触
させる代替方法を提示することである。開口４４，４６
を形成し、その後接点をその中に形成するという２つの
異なるプロセスを同一素子上で用いる可能性はないこと
を注記しておく。代わりに、一方または他方のプロセス
を用いるのが一般的である。しかしながら、ここでは例
示のために、素子４０を参照して双方のプロセスを示し
た。
【００１９】開口を形成するために、標準リソグラフィ
手順にしたがって、素子４０上にレジスト・マスクを形
成する。次に、素子４０にエッチングを行う。開口４４
を形成するためには、エッチングによって窒化アルミニ
ウムに対して選択的に酸化シリコンを除去するので、フ
ッ素を基にしたドライ・エッチング用化学薬品を用い
る。こうして、図６に示すように、ＡＲＣ２０は開口４
４内において露出されることになる。窒化アルミニウム
と酸化シリコンとの間のエッチング選択性により、ＡＲ
Ｃ２０は開口４４を形成する際にエッチ・ストップ層と
して機能することができる。これは、素子４０内に深さ
が異なる開口を形成するとき特に有用である。その理由
として、ＡＲＣ２０は導電性部材がエッチングに晒され
ることから保護するので、オーバー・エッチ(over-etc
h)を用いて全ての開口を明確にする場合でも、接点を形
成すべき導電性部材に悪影響を及ぼさないからである。
開口４６を形成するためには、開口４４の形成に用いる
のと同一のエッチング用化学薬品を最初に用い、同様に
ＡＲＣ２０上で停止させる。次に、純粋なCF4、アルゴ
ン、窒素、または酸素、あるいはこれらの気体の混合物
を用いたエッチング段階によって、開口４６内において
露出されているＡＲＣ２０の部分をエッチングによって
除去し、導電性部材３８を露出させる。
手順にしたがって、素子４０上にレジスト・マスクを形
成する。次に、素子４０にエッチングを行う。開口４４
を形成するためには、エッチングによって窒化アルミニ
ウムに対して選択的に酸化シリコンを除去するので、フ
ッ素を基にしたドライ・エッチング用化学薬品を用い
る。こうして、図６に示すように、ＡＲＣ２０は開口４
４内において露出されることになる。窒化アルミニウム
と酸化シリコンとの間のエッチング選択性により、ＡＲ
Ｃ２０は開口４４を形成する際にエッチ・ストップ層と
して機能することができる。これは、素子４０内に深さ
が異なる開口を形成するとき特に有用である。その理由
として、ＡＲＣ２０は導電性部材がエッチングに晒され
ることから保護するので、オーバー・エッチ(over-etc
h)を用いて全ての開口を明確にする場合でも、接点を形
成すべき導電性部材に悪影響を及ぼさないからである。
開口４６を形成するためには、開口４４の形成に用いる
のと同一のエッチング用化学薬品を最初に用い、同様に
ＡＲＣ２０上で停止させる。次に、純粋なCF4、アルゴ
ン、窒素、または酸素、あるいはこれらの気体の混合物
を用いたエッチング段階によって、開口４６内において
露出されているＡＲＣ２０の部分をエッチングによって
除去し、導電性部材３８を露出させる。
【００２０】開口を形成した後、１種類以上の導電性物
質を素子４０上に堆積する。図７に示すように、粘着層
(glue layer)４８を堆積し、続いてタングステン層５０
を堆積する。タングステンが確実に層間誘電体４２に接
着するためにタングステンと共に用いる典型的な粘着層
は、チタンと窒化チタンとの混合物(combination)であ
る。金属堆積の結果として、粘着層４８とタングステン
層５０は共に開口４４，４６を充填することになる。金
属堆積はブランケット・プロセス(blanket process)で
あるので、図８のように個々の導電性プラグ５４，５６
を規定するには、後に研磨またはエッチ・バック・プロ
セスが必要となる。プラグ５４，５６を形成するには、
使用可能ないかなるタングステン研磨またはエッチ・バ
ック・プロセスを用いることも可能である。プラグを形
成した後、金属相互接続層（図示せず）を堆積しエッチ
ングすることによって、プラグに対する適切な接点を形
成し、素子内の信号経路を設ける。
質を素子４０上に堆積する。図７に示すように、粘着層
(glue layer)４８を堆積し、続いてタングステン層５０
を堆積する。タングステンが確実に層間誘電体４２に接
着するためにタングステンと共に用いる典型的な粘着層
は、チタンと窒化チタンとの混合物(combination)であ
る。金属堆積の結果として、粘着層４８とタングステン
層５０は共に開口４４，４６を充填することになる。金
属堆積はブランケット・プロセス(blanket process)で
あるので、図８のように個々の導電性プラグ５４，５６
を規定するには、後に研磨またはエッチ・バック・プロ
セスが必要となる。プラグ５４，５６を形成するには、
使用可能ないかなるタングステン研磨またはエッチ・バ
ック・プロセスを用いることも可能である。プラグを形
成した後、金属相互接続層（図示せず）を堆積しエッチ
ングすることによって、プラグに対する適切な接点を形
成し、素子内の信号経路を設ける。
【００２１】図８に示すように、ＡＲＣ層が開口４６内
から除去されているので、プラグ５６は導電性部材３８
と電気的に接触している。一方、プラグ５４は開口４４
内のＡＲＣ２０と接触している。ＡＲＣ２０は誘電体で
あるので、プラグ５４と導電性部材３８との間の電気的
接続は未だなされていない。しかしながら、窒化アルミ
ニウムのＡＲＣを隣接するチタン粘着層と熱的に反応さ
せ、導電性のある窒化アルミニウム−チタン化合物(alu
minum-titanium-nitride composite)を形成することに
よって、電気的接続を形成することができる。例えば、
２０ナノメートルの窒化アルミニウムＲＳ堆積膜上に４
０ないし８０ナノメートルのチタン層を堆積し、約２時
間にわたり４５０℃でアニール処理することにより、導
電性化合物を形成することができる。したがって、接点
開口内のＡＲＣを除去するためのプロセスを経る必要な
く、接点を形成することができる。窒化アルミニウムを
導電性の窒化アルミニウム−チタン中間金属(intermeta
llic)に変換する場合に予測される問題の１つは、アル
ミニウムとの接触に純粋チタンを用いて得られる場合よ
り、窒化アルミニウム−チタン中間金属の方が接触抵抗
が高くなり、窒化アルミニウム−チタン化合物の使用が
用途によっては望ましくないものになってしまうことで
ある。しかしながら、これらの例は、本発明にしたがっ
て窒化アルミニウムＡＲＣを使用した場合に得られる多
くの選択肢の内わずかなものを示すに過ぎない。
から除去されているので、プラグ５６は導電性部材３８
と電気的に接触している。一方、プラグ５４は開口４４
内のＡＲＣ２０と接触している。ＡＲＣ２０は誘電体で
あるので、プラグ５４と導電性部材３８との間の電気的
接続は未だなされていない。しかしながら、窒化アルミ
ニウムのＡＲＣを隣接するチタン粘着層と熱的に反応さ
せ、導電性のある窒化アルミニウム−チタン化合物(alu
minum-titanium-nitride composite)を形成することに
よって、電気的接続を形成することができる。例えば、
２０ナノメートルの窒化アルミニウムＲＳ堆積膜上に４
０ないし８０ナノメートルのチタン層を堆積し、約２時
間にわたり４５０℃でアニール処理することにより、導
電性化合物を形成することができる。したがって、接点
開口内のＡＲＣを除去するためのプロセスを経る必要な
く、接点を形成することができる。窒化アルミニウムを
導電性の窒化アルミニウム−チタン中間金属(intermeta
llic)に変換する場合に予測される問題の１つは、アル
ミニウムとの接触に純粋チタンを用いて得られる場合よ
り、窒化アルミニウム−チタン中間金属の方が接触抵抗
が高くなり、窒化アルミニウム−チタン化合物の使用が
用途によっては望ましくないものになってしまうことで
ある。しかしながら、これらの例は、本発明にしたがっ
て窒化アルミニウムＡＲＣを使用した場合に得られる多
くの選択肢の内わずかなものを示すに過ぎない。
【００２２】窒化アルミニウムＡＲＣを有するポリシリ
コン導電性部材に接点を形成するためには、いくつかの
代替案がある。先に述べたように、図５に表わされてい
るようなポリシリコン／ＡＲＣスタックを形成した後、
例えば、熱燐酸エッチングを用いて、ポリシリコンに対
して選択的にＡＲＣ層全体を除去することができる。こ
の段階のようにＡＲＣを完全に除去する場合、ポリシリ
コンに対する接点を形成する既存のプロセスを変更する
必要がない。ＰＳＧまたは硼素をドープしたＰＳＧのよ
うな層間誘電体をポリシリコン部材上に堆積し、通常通
りエッチングにより接点開口を層間誘電体に形成する。
ＡＲＣがポリシリコン上に残留する場合、図６ないし図
８を参照して説明したプロセスに類似したプロセスを用
いることができるが、エッチング用化学薬品は必要に応
じて変更する。例えば、ＡＲＣ層に対して層間誘電体を
選択的にエッチングすることができ、次いで熱燐酸エッ
チングを用いて開口内のＡＲＣを除去することにより、
ポリシリコンを露出させることができる。
コン導電性部材に接点を形成するためには、いくつかの
代替案がある。先に述べたように、図５に表わされてい
るようなポリシリコン／ＡＲＣスタックを形成した後、
例えば、熱燐酸エッチングを用いて、ポリシリコンに対
して選択的にＡＲＣ層全体を除去することができる。こ
の段階のようにＡＲＣを完全に除去する場合、ポリシリ
コンに対する接点を形成する既存のプロセスを変更する
必要がない。ＰＳＧまたは硼素をドープしたＰＳＧのよ
うな層間誘電体をポリシリコン部材上に堆積し、通常通
りエッチングにより接点開口を層間誘電体に形成する。
ＡＲＣがポリシリコン上に残留する場合、図６ないし図
８を参照して説明したプロセスに類似したプロセスを用
いることができるが、エッチング用化学薬品は必要に応
じて変更する。例えば、ＡＲＣ層に対して層間誘電体を
選択的にエッチングすることができ、次いで熱燐酸エッ
チングを用いて開口内のＡＲＣを除去することにより、
ポリシリコンを露出させることができる。
【００２３】本明細書に含まれるこれまでの説明および
図示によって、本発明に係わる多数の利点が論証され
た。特に、アルミニウム、ポリシリコン、シリサイド、
耐熱金属等を含む、半導体製造において用いられる反射
性物質上の反射防止被膜として、窒化アルミニウムが使
用可能であることが明らかにされた。窒化アルミニウム
は、２４８ナノメートルの露出波長（一般的には深紫外
線またはＤＵＶと呼ばれている）を含む３００ナノメー
トル未満の露出波長において、特に有効である。全ての
導電層は２４８nmでは反射性を有するので、本発明は、
ＤＵＶを用いたフォトリソグラフィによるあらゆる導電
性物質のパターニングに有益であろう。更に、透明膜の
スタックにも、構造上の干渉(constructive interferen
ce)のために下地の基板に対する反射率が上昇するもの
がある。この場合でも、本発明は望ましくない干渉全て
に対処することができる。既存のＡＲＣの多くは波長が
短い領域では有効性がなく、あるいは素子製造段階にお
いて使用できない場合があるので、ＤＵＶに対して効果
的なＡＲＣの発見は重要である。窒化シリコンの堆積プ
ロセスは、フロント・エンド(front-endo)およびバック
・エンド(back-end)半導体製造の双方と互換性がある。
更に、窒化アルミニウムＡＲＣを使用すると、接点開口
をエッチングする際にエッチ・ストップ物質として機能
するという付加的な利点も得られる。この理由は、窒化
アルミニウムは、半導体製造に用いられているシリコン
を基にした酸化物のほぼ全てに対して、選択的にエッチ
ング可能だからである。反射性導電層上に窒化アルミニ
ウムを用いることの更に別の利点は、用途によっては、
窒化アルミニウムを導電性窒化アルミニウム・チタン中
間金属化合物に変換することも可能であり、これによっ
て下地の導体への接点を形成するためにＡＲＣを除去す
る必要性がなくなることである。
図示によって、本発明に係わる多数の利点が論証され
た。特に、アルミニウム、ポリシリコン、シリサイド、
耐熱金属等を含む、半導体製造において用いられる反射
性物質上の反射防止被膜として、窒化アルミニウムが使
用可能であることが明らかにされた。窒化アルミニウム
は、２４８ナノメートルの露出波長（一般的には深紫外
線またはＤＵＶと呼ばれている）を含む３００ナノメー
トル未満の露出波長において、特に有効である。全ての
導電層は２４８nmでは反射性を有するので、本発明は、
ＤＵＶを用いたフォトリソグラフィによるあらゆる導電
性物質のパターニングに有益であろう。更に、透明膜の
スタックにも、構造上の干渉(constructive interferen
ce)のために下地の基板に対する反射率が上昇するもの
がある。この場合でも、本発明は望ましくない干渉全て
に対処することができる。既存のＡＲＣの多くは波長が
短い領域では有効性がなく、あるいは素子製造段階にお
いて使用できない場合があるので、ＤＵＶに対して効果
的なＡＲＣの発見は重要である。窒化シリコンの堆積プ
ロセスは、フロント・エンド(front-endo)およびバック
・エンド(back-end)半導体製造の双方と互換性がある。
更に、窒化アルミニウムＡＲＣを使用すると、接点開口
をエッチングする際にエッチ・ストップ物質として機能
するという付加的な利点も得られる。この理由は、窒化
アルミニウムは、半導体製造に用いられているシリコン
を基にした酸化物のほぼ全てに対して、選択的にエッチ
ング可能だからである。反射性導電層上に窒化アルミニ
ウムを用いることの更に別の利点は、用途によっては、
窒化アルミニウムを導電性窒化アルミニウム・チタン中
間金属化合物に変換することも可能であり、これによっ
て下地の導体への接点を形成するためにＡＲＣを除去す
る必要性がなくなることである。
【００２４】以上の説明から、本発明によれば、先に述
べた必要性を満たし利点が得られる、反射防止被膜を有
する半導体素子とその製造方法が提供されたことは明白
である。本発明の説明および図示は、その具体的な実施
例を参照しながら進められたが、本発明が係る例示的実
施例に限定されることは意図していない。当業者は、本
発明の精神から逸脱することなく変更や改変が可能であ
ることを認めよう。例えば、本発明にしたがって用いら
れるＡＲＣは、主導電層に直接隣接する必要はない。粘
着層、シリサイド、バリア層等のような介在物質が存在
することも可能である。更に、下側に導電性または反射
性部材が形成された誘電体物質上にＡＲＣを堆積するこ
ともできる。更にまた、あらゆる技法によってＤＵＶと
共に用いるためのＡＲＣの改良が得られるので、本発明
は窒化アルミニウムの形成または堆積技法のいずれかの
特定形態に限定されるものではない。（ＡＲＣの有効性
は堆積技法やパラメータによって多少変動することもあ
る）。また、本発明は、特定の反射性物質と共に用いる
いずれかの方法に限定されるものではないことを注記し
ておくのは重要である。ここではアルミニウムおよびポ
リシリコンについて主に述べたが、これらが半導体製造
において反射性物質として一般的に用いられているから
という理由に過ぎない。加えて、本発明は、リソグラフ
ィをポジティブ撮影で実施する場合にもネガティブ撮影
で実施する場合にも適用可能である。したがって、本発
明は、特許請求の範囲に該当するかかる改変および変更
全てを含むことを意図するものである。
べた必要性を満たし利点が得られる、反射防止被膜を有
する半導体素子とその製造方法が提供されたことは明白
である。本発明の説明および図示は、その具体的な実施
例を参照しながら進められたが、本発明が係る例示的実
施例に限定されることは意図していない。当業者は、本
発明の精神から逸脱することなく変更や改変が可能であ
ることを認めよう。例えば、本発明にしたがって用いら
れるＡＲＣは、主導電層に直接隣接する必要はない。粘
着層、シリサイド、バリア層等のような介在物質が存在
することも可能である。更に、下側に導電性または反射
性部材が形成された誘電体物質上にＡＲＣを堆積するこ
ともできる。更にまた、あらゆる技法によってＤＵＶと
共に用いるためのＡＲＣの改良が得られるので、本発明
は窒化アルミニウムの形成または堆積技法のいずれかの
特定形態に限定されるものではない。（ＡＲＣの有効性
は堆積技法やパラメータによって多少変動することもあ
る）。また、本発明は、特定の反射性物質と共に用いる
いずれかの方法に限定されるものではないことを注記し
ておくのは重要である。ここではアルミニウムおよびポ
リシリコンについて主に述べたが、これらが半導体製造
において反射性物質として一般的に用いられているから
という理由に過ぎない。加えて、本発明は、リソグラフ
ィをポジティブ撮影で実施する場合にもネガティブ撮影
で実施する場合にも適用可能である。したがって、本発
明は、特許請求の範囲に該当するかかる改変および変更
全てを含むことを意図するものである。
【図１】本発明の一実施例による反射防止被膜を用いて
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
【図２】本発明の一実施例による反射防止被膜を用いて
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
【図３】本発明の一実施例による反射防止被膜を用いて
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
【図４】本発明の一実施例による反射防止被膜を用いて
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
【図５】本発明の一実施例による反射防止被膜を用いて
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
導電層をパターニングする連続プロセスの一段階におけ
る半導体素子の一部を示す断面図。
【図６】図１ないし図５に示したプロセスによる反射防
止被膜を用いて製造された導電部材に、接点を形成する
際の半導体素子の一部を示す断面図。
止被膜を用いて製造された導電部材に、接点を形成する
際の半導体素子の一部を示す断面図。
【図７】図１ないし図５に示したプロセスによる反射防
止被膜を用いて製造された導電部材に、接点を形成する
際の半導体素子の一部を示す断面図。
止被膜を用いて製造された導電部材に、接点を形成する
際の半導体素子の一部を示す断面図。
【図８】図１ないし図５に示したプロセスによる反射防
止被膜を用いて製造された導電部材に、接点を形成する
際の半導体素子の一部を示す断面図。
止被膜を用いて製造された導電部材に、接点を形成する
際の半導体素子の一部を示す断面図。
１０ 半導体素子 １２ 半導体基板 １６ 誘電体層 １８ 導電層 ２０ 反射防止被膜（ＡＲＣ） ２２ レジスト層 ２４ リソグラフィ・マスク ２６ 透明部分 ２８ 不透明部分 ３４ レジスト・マスク ３８ 導電性部材 ４０ 半導体素子 ４２ 層間誘電体 ４４，４６ 開口 ４８ 接着層 ５０ タングステン層 ５４，５６ 導電性プラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・ジー・ケンプ アメリカ合衆国テキサス州オースチン、ブ ランコ・リバー・パス6106 (72)発明者 バーナード・ジェイ・ロマン アメリカ合衆国テキサス州オースチン、モ ント・ビスタ・ドライブ3431
Claims (5)
- 【請求項１】半導体素子の製造方法であって：反射層
（１８）を有する半導体ウエハ（１２）を用意する段
階；窒化アルミニウムから成る反射防止層（２０）を前
記反射層上に直接形成する段階；前記反射防止層上にレ
ジスト（２２）を堆積する段階；および前記レジストの
選択部分を３００ナノメートル未満の波長を有する紫外
線放射光線（３０）に対して露出し、前記紫外線放射光
線が前記レジストの選択部分を透過して前記反射防止層
に吸収される段階；から成ることを特徴とする方法。 - 【請求項２】半導体素子製造方法であって：反射層（１
８）を有する半導体ウエハ（１２）を用意する段階；窒
化アルミニウムから成る反射防止層（２０）を前記反射
層上に直接形成する段階；前記反射防止層上にレジスト
（２２）を堆積する段階；前記レジストの選択部分を３
００ナノメートル未満の波長を有する紫外線放射光線
（３０）に対して露出し、前記紫外線放射光線が前記レ
ジストの選択部分を透過して前記反射防止層に吸収され
る段階；前記レジストを除去する段階；前記反射防止層
および前記反射層の残りの部分上に層間誘電体を堆積す
る段階；および前記層間誘電体に開口をエッチングする
段階；から成り、前記開口は前記反射防止層の一部分上
に位置し、前記反射防止層の部分を露出させるまでエッ
チングを行い、前記反射防止層の一部分がエッチ・スト
ップとして機能することを特徴とする方法。 - 【請求項３】半導体素子の製造方法であって：アルミニ
ウム層（１８）を有する半導体ウエハ（１２）を用意す
る段階；窒化アルミニウムから成る反射防止層（２０）
を前記アルミニウム層上に直接形成する段階；前記反射
防止層上にレジスト（２２）を堆積する段階；および前
記レジストの選択部分を３００ナノメートル未満の波長
を有する紫外線放射光線（３０）に対して露出し、前記
紫外線放射光線が前記レジストの選択部分を透過して前
記反射防止層に吸収される段階；から成ることを特徴と
する方法。 - 【請求項４】半導体素子の製造方法であって：半導体基
板（１２）を用意する段階；前記半導体基板上に導電層
（１８）を堆積する段階；窒化アルミニウムから成る反
射防止被膜（２０）を、前記導電層上に直接形成する段
階；前記反射防止被膜上にレジスト（２２）を堆積する
段階；前記レジストの選択部分を、３００ナノメートル
未満の波長を有する紫外線放射光線（３０）に露出させ
る段階；前記レジストを現像してレジスト・マスク（３
４）を作成し、該レジスト・マスクによって前記反射防
止被膜の保護領域および非保護領域、ならびに前記導電
層の保護領域および非保護領域を規定する段階；および
前記反射防止被膜の非保護領域および前記導電層の非保
護領域をエッチングによって除去する段階；から成るこ
とを特徴とする方法。 - 【請求項５】半導体素子であって：半導体基板（１
２）；前記半導体基板を覆う導電性部材（３８） 前記導電性部材上に形成され、窒化アルミニウムから成
る反射防止層（２０）であって、前記導電性部材と同様
にパターニングされる前記反射防止層；および前記導電
性部材および前記反射防止被膜を覆う層間誘電体（４
２）；から成ることを特徴とする半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US393781 | 1989-08-14 | ||
| US08/393,781 US5525542A (en) | 1995-02-24 | 1995-02-24 | Method for making a semiconductor device having anti-reflective coating |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255752A true JPH08255752A (ja) | 1996-10-01 |
Family
ID=23556225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8058407A Pending JPH08255752A (ja) | 1995-02-24 | 1996-02-21 | 反射防止被膜を有する半導体素子およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5525542A (ja) |
| JP (1) | JPH08255752A (ja) |
| KR (1) | KR100495960B1 (ja) |
| SG (1) | SG50524A1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918147A (en) * | 1995-03-29 | 1999-06-29 | Motorola, Inc. | Process for forming a semiconductor device with an antireflective layer |
| US5976769A (en) * | 1995-07-14 | 1999-11-02 | Texas Instruments Incorporated | Intermediate layer lithography |
| KR100434133B1 (ko) * | 1995-07-14 | 2004-08-09 | 텍사스 인스트루먼츠 인코포레이티드 | 중간층리쏘그래피 |
| KR100434132B1 (ko) * | 1995-07-14 | 2004-09-08 | 텍사스 인스트루먼츠 인코포레이티드 | 중간층리쏘그래피 |
| US5702981A (en) * | 1995-09-29 | 1997-12-30 | Maniar; Papu D. | Method for forming a via in a semiconductor device |
| US5877557A (en) * | 1996-04-01 | 1999-03-02 | Raytheon Company | Low temperature aluminum nitride |
| US5759916A (en) * | 1996-06-24 | 1998-06-02 | Taiwan Semiconductor Manufacturing Company Ltd | Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer |
| US5804088A (en) * | 1996-07-12 | 1998-09-08 | Texas Instruments Incorporated | Intermediate layer lithography |
| US6060385A (en) * | 1997-02-14 | 2000-05-09 | Micro Technology, Inc. | Method of making an interconnect structure |
| US6017816A (en) * | 1997-02-25 | 2000-01-25 | Mosel Vitelic Inc. | Method of fabricating A1N anti-reflection coating on metal layer |
| US6930028B1 (en) * | 1997-06-09 | 2005-08-16 | Texas Instruments Incorporated | Antireflective structure and method |
| US5926740A (en) * | 1997-10-27 | 1999-07-20 | Micron Technology, Inc. | Graded anti-reflective coating for IC lithography |
| US5776821A (en) * | 1997-08-22 | 1998-07-07 | Vlsi Technology, Inc. | Method for forming a reduced width gate electrode |
| US6291356B1 (en) | 1997-12-08 | 2001-09-18 | Applied Materials, Inc. | Method for etching silicon oxynitride and dielectric antireflection coatings |
| US6013582A (en) * | 1997-12-08 | 2000-01-11 | Applied Materials, Inc. | Method for etching silicon oxynitride and inorganic antireflection coatings |
| US6090694A (en) * | 1997-12-16 | 2000-07-18 | Advanced Micro Devices, Inc. | Local interconnect patterning and contact formation |
| US6184073B1 (en) | 1997-12-23 | 2001-02-06 | Motorola, Inc. | Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region |
| TW350099B (en) * | 1998-01-26 | 1999-01-11 | United Microelectronics Corp | IC microfilm process |
| US6297170B1 (en) | 1998-06-23 | 2001-10-02 | Vlsi Technology, Inc. | Sacrificial multilayer anti-reflective coating for mos gate formation |
| KR100333724B1 (ko) | 1998-06-30 | 2002-09-17 | 주식회사 하이닉스반도체 | 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법 |
| US6444584B1 (en) | 1998-07-16 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming composite silicon/dielectric/silicon stack layer |
| KR100324591B1 (ko) | 1998-12-24 | 2002-04-17 | 박종섭 | 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법 |
| KR100371142B1 (ko) | 1998-12-30 | 2003-03-31 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터형성방법 |
| KR100504430B1 (ko) | 1998-12-30 | 2006-05-17 | 주식회사 하이닉스반도체 | 플러그를갖는커패시터의하부전극형성방법 |
| KR100881472B1 (ko) | 1999-02-04 | 2009-02-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 |
| US6410210B1 (en) * | 1999-05-20 | 2002-06-25 | Philips Semiconductors | Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides |
| US6355979B2 (en) * | 1999-05-25 | 2002-03-12 | Stmicroelectronics, Inc. | Hard mask for copper plasma etch |
| US6214721B1 (en) * | 1999-05-27 | 2001-04-10 | National Semiconductor Corp. | Method and structure for suppressing light reflections during photolithography exposure steps in processing integrated circuit structures |
| US6294465B1 (en) * | 1999-10-29 | 2001-09-25 | Agere Systems Guardian Corp. | Method for making integrated circuits having features with reduced critical dimensions |
| US6221761B1 (en) * | 1999-12-20 | 2001-04-24 | United Microelectronics Corp. | Method of stabilizing anti-reflection coating layer |
| US6605543B1 (en) * | 1999-12-30 | 2003-08-12 | Koninklijke Philips Electronics N.V. | Process to control etch profiles in dual-implanted silicon films |
| JP2002075965A (ja) * | 2000-08-25 | 2002-03-15 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子 |
| US6465297B1 (en) | 2000-10-05 | 2002-10-15 | Motorola, Inc. | Method of manufacturing a semiconductor component having a capacitor |
| ITMI20020931A1 (it) * | 2002-05-02 | 2003-11-03 | St Microelectronics Srl | Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore |
| US7183120B2 (en) * | 2002-10-31 | 2007-02-27 | Honeywell International Inc. | Etch-stop material for improved manufacture of magnetic devices |
| US20070007531A1 (en) * | 2005-07-08 | 2007-01-11 | Ho Kwak S | Semiconductor device and manufacturing method thereof |
| KR100730224B1 (ko) * | 2006-08-01 | 2007-06-19 | 삼성에스디아이 주식회사 | 유기발광 표시장치 |
| KR100755147B1 (ko) * | 2006-08-31 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR100840641B1 (ko) * | 2006-11-07 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
| KR100845004B1 (ko) * | 2007-04-30 | 2008-07-09 | 삼성전자주식회사 | 나노 갭을 갖는 금속막 패턴의 형성 방법 및 이를 이용한분자크기의 소자 제조 방법 |
| US20090047791A1 (en) * | 2007-08-16 | 2009-02-19 | International Business Machines Corporation | Semiconductor etching methods |
| JP2010165943A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置の製造方法およびウェハ処理システム |
| US8661663B2 (en) * | 2010-02-22 | 2014-03-04 | University Of Houston | Method for manufacturing a multimodal neural probe |
| WO2014190343A1 (en) | 2013-05-24 | 2014-11-27 | University Of Houston | Integrated thin-film optrode |
| US9761489B2 (en) * | 2013-08-20 | 2017-09-12 | Applied Materials, Inc. | Self-aligned interconnects formed using substractive techniques |
| US9837306B2 (en) * | 2015-12-21 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure and manufacturing method thereof |
| CN111679454B (zh) * | 2020-06-19 | 2023-07-07 | 联合微电子中心有限责任公司 | 半导体器件的制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3869322A (en) * | 1973-10-15 | 1975-03-04 | Ibm | Automatic P-N junction formation during growth of a heterojunction |
| US4183040A (en) * | 1976-02-09 | 1980-01-08 | International Business Machines Corporation | MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes |
| US4288256A (en) * | 1977-12-23 | 1981-09-08 | International Business Machines Corporation | Method of making FET containing stacked gates |
| US4540914A (en) * | 1982-12-17 | 1985-09-10 | Lockheed Missiles & Space Company, Inc. | Absorbing graded nitride film for high contrast display devices |
| JPS62169446A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Micro Comput Eng Ltd | 半導体装置とその製造方法 |
| JPS63143819A (ja) * | 1986-12-06 | 1988-06-16 | Sony Corp | 半導体装置の製造方法 |
| US4820611A (en) * | 1987-04-24 | 1989-04-11 | Advanced Micro Devices, Inc. | Titanium nitride as an antireflection coating on highly reflective layers for photolithography |
| JPH01223750A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 半導体装置 |
| JPH01241125A (ja) * | 1988-03-23 | 1989-09-26 | Sony Corp | 半導体装置の製造方法 |
| US5126289A (en) * | 1990-07-20 | 1992-06-30 | At&T Bell Laboratories | Semiconductor lithography methods using an arc of organic material |
| US5270263A (en) * | 1991-12-20 | 1993-12-14 | Micron Technology, Inc. | Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering |
| JPH06267842A (ja) * | 1993-03-12 | 1994-09-22 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| US5378659A (en) * | 1993-07-06 | 1995-01-03 | Motorola Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
-
1995
- 1995-02-24 US US08/393,781 patent/US5525542A/en not_active Expired - Fee Related
-
1996
- 1996-02-21 JP JP8058407A patent/JPH08255752A/ja active Pending
- 1996-02-22 SG SG1996003711A patent/SG50524A1/en unknown
- 1996-02-24 KR KR1019960004406A patent/KR100495960B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG50524A1 (en) | 1998-07-20 |
| KR960032587A (ko) | 1996-09-17 |
| KR100495960B1 (ko) | 2005-11-22 |
| US5525542A (en) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525542A (en) | Method for making a semiconductor device having anti-reflective coating | |
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| US6020269A (en) | Ultra-thin resist and nitride/oxide hard mask for metal etch | |
| US5972569A (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| KR100300258B1 (ko) | 집적회로패턴을반도체기판상에형성하기위한방법및구조 | |
| US7390738B2 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
| US5707883A (en) | Method for manufacturing a semiconductor device using antireflection coating | |
| US5449639A (en) | Disposable metal anti-reflection coating process used together with metal dry/wet etch | |
| US6008123A (en) | Method for using a hardmask to form an opening in a semiconductor substrate | |
| US6200907B1 (en) | Ultra-thin resist and barrier metal/oxide hard mask for metal etch | |
| JP2000150644A (ja) | 半導体デバイスの製造方法 | |
| US6306560B1 (en) | Ultra-thin resist and SiON/oxide hard mask for metal etch | |
| US6057587A (en) | Semiconductor device with anti-reflective structure | |
| US6171763B1 (en) | Ultra-thin resist and oxide/nitride hard mask for metal etch | |
| US5643833A (en) | Method of making a contact hole in a semiconductor device | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| US6156658A (en) | Ultra-thin resist and silicon/oxide hard mask for metal etch | |
| US6117619A (en) | Low temperature anti-reflective coating for IC lithography | |
| US6924196B1 (en) | Anti-reflective coating and process using an anti-reflective coating | |
| JPH07201990A (ja) | パターン形成方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| KR100203901B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060927 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070605 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070629 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080325 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080331 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080425 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080501 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081120 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081125 |