JPH01255250A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPH01255250A
JPH01255250A JP8384888A JP8384888A JPH01255250A JP H01255250 A JPH01255250 A JP H01255250A JP 8384888 A JP8384888 A JP 8384888A JP 8384888 A JP8384888 A JP 8384888A JP H01255250 A JPH01255250 A JP H01255250A
Authority
JP
Japan
Prior art keywords
wiring
layer
alloy
interconnection
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8384888A
Other languages
English (en)
Inventor
Toshio Taniguchi
谷口 敏雄
Takahiko Mizutani
水谷 隆彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8384888A priority Critical patent/JPH01255250A/ja
Publication of JPH01255250A publication Critical patent/JPH01255250A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 多層配線形成方法、特にシリコン(Si)を含むアルミ
ニウム(AI)合金よりなる上層及び下層の配線を用い
て多層配線を形成する方法の改良に関し、 八Iのエレクトロマイグレーション及びストレスマイグ
レーション耐性を大幅に向上して断線の発生を防止する
Al−Si合金による多層配線の形成方法の提供を目的
とし、 下層及び上層の配線にSiを含むへ1合金配線を用いて
多層配線を形成するに際して、チタン(Ti)若しくは
Ti化合物よりなるキャップ層を上面に有する下層A1
合金配線を形成した後、該キャップ層を上面に有する下
層AI合金配線形成面上に層間絶縁膜を形成し、該層間
絶縁膜に該下層^1合金配線上のキャップ層を表出する
コンタクト窓形成し、該コンタクト窓内に表出するキャ
ップ層を除去して該コンタクト窓内に下層へ1合金配線
を直に表出させ、しかる後、該層間絶縁膜上に該コンタ
クト窓部において該下層A1合金配線に直に接する上層
へ1合金配線を形成する工程を含んで構成する。
〔産業上の利用分野〕
本発明は多層配線形成方法、特にSiを含むAI合金よ
りなる上層及び下層の配線を用いて多層配線を形成する
方法の改良に関する。
LSI等高集積化される半導体ICにおいては、集積度
の向上及び高速化の目的によりMO3I−ランジスタの
ショートチャネル化が進んでおり、これに伴ってショー
トチャネル効果によるソース−ドレイン間耐圧の劣化を
防止するためにソース及びドレイン領域が極度に浅く形
成されるようになってきている。
一方該半導体ICの配線には、抵抗が低く安価で且つ形
成が容易な純AIが主として用いられていたが、このA
Iに対するSiの固溶度が比較的大きいために、該AI
配線が接する部分のSi基匣がへ1配線に食われ、旧と
Siの界面が基板の深部側に移動するという問題があり
、前記のように半導体rcの高集積化が進んでソース・
ドレイン領域の接合が浅く形成されるようになると、上
記AI −5i界面の固溶反応によって接合が破壊され
素子特性が損なわれるという問題を生ずる。
そこでAI配線とSi基板との接触部に生ずる固溶反応
を抑止するために、予めAI中にSiを1〜2%程度含
有させたAI −5i (1〜2%)合金が、上記純旧
に替わって、高集積度半導体ICの配線材料として多く
用いられるようになってきており、特にICの規模が拡
大して多層配線が形成される半導体ICにおいては、S
i面に直に接する下層の配線のみに限らず上層の配線も
共にAl−5i合金によって形成して、全配線中のSi
の含有比率を所要の値に確保し、これによって前記固溶
反応による接合破壊の防止がなされる。
しかし上記のようにSiを含んだA1合金配線において
は、熱履歴や機械的応力によって固溶しているSiの析
出を生ずるという性質があり、高集積化と共に配線の微
細化が一層進んだ際には、上記Siの析出による該AI
配線の実効断面積の縮小によってエレクトロマイグレー
ションやストレスマイグレーションによる断線が発生し
易くなるという問題があり、改善が要望されている。
〔従来の技術〕
従来の上記半導体rc等におけるAl−5i合金配線に
よる多層配線は、以下に第合図(al〜(C)を参照即
ち、不純物拡散領域2が形成された半導体基板1上に形
成した下層絶縁膜3に前記不純物拡散領域2面を表出す
るコンタクト窓4を形成した後、該下層絶縁膜3上に前
記コンタクト窓4部において前記不純物拡散領域3に接
する下層Al−5i(1〜2%)合金配線5を形成する
第合図(bl参照 次いで気相成長手段により上記下層へ1−5i合金配線
5の形成面上に層間絶縁膜6を形成し、次いで該層間絶
縁膜6に下層Al−5i合金配線5の上面を選択的に表
出するスルーホール7を形成する。
第合図(C)参照 そして次ぎに核層間絶縁膜6上にスパッタ法等により上
層の配線材料であるAl−3i(1〜5%)合金膜を形
成し、通常のりソグラフィ技術により該Al−5i合金
膜をパターニングして核層間絶縁膜ll上に、スルーホ
ール7を介して下層AI −5i合金配’!1A 5上
に接続する上層Al−3i合金配線8を形成する方法で
あった。
〔発明が解決しようとする課題〕
しかし上記従来方法によるAl−5i合金よりなる多層
配線構造においては、該配線形成後に受ける熱履歴や機
械的応力の履歴によって該AI −5i合金配線中に固
溶しているSiの結晶状析出を生じ、該配線における電
導及び耐応力に寄与するAI −5i合金の実効断面積
が減少し、電流密度の増大によって生ずるAI原子のエ
レクトロマイグレーション現象や、反復してかかる応力
によって生ずる旧原子のストレスマイグレーション現象
等によって該多層配線が断線を生じ易くなるという問題
が生じていた。
そのため従来、A1のマイグレーション(移動)を抑え
る効果のある銅(Cu)を0.1〜1%程度上記Al−
5i合金に添加したAI −5i−Cu合金も多層配線
の材料として試みられたが、上記マイグレーションによ
る断線を防止する効果が充分であるとはいえなかった。
そこで本発明は、AIのエレクトロマイグレーション及
びストレスマイグレーション耐性を大幅に向上して断線
の発生を防止するAI −3i合金による多層配線の形
成方法の提供を目的とする。
〔課題を解決するための手段〕
上記課題は、下層及び上層の配線にSiを含む11合金
配線を用いて多層配線を形成するに際して、Ti若しく
はTi化合物よりなるキャンプ層を上面に有する下層A
1合金配線を形成した後、該キャップ層を上面に有する
下層へ1合金配線形成面上に層間絶縁膜を形成し、該層
間絶縁膜に該下層At合金配線上のキャップ層を表出す
るコンタクト窓形成し、該コンタクト窓内に表出するキ
ャップ層を除去して該コンタクト窓内に下層A1合金配
線を直に表出させ、しかる後、該層間絶縁膜上に該コン
タクト窓部において該下層前合金配線に直に接する上層
A1合金配線を形成する工程を含む本発明による多層配
線形成方法によって解決される。
〔作 用〕
即ち本発明の多層配線形成方法においては、特に微細化
が図られる下層のAl−5i合金配線の上面にTi若し
くはTi化合物よりなるキャップ層を被着して該Al−
5i配線中をエレクトロマイグレーション或いはストレ
スマイグレーションによってAI原子が移動するのを押
さえ込み、該配線のマイグレーション耐性を向上して断
線を防止する。
そして更に上層の配線とのコンタクト部の上記キャップ
層を選択的に除去することによって、該キャップ層配設
に伴う配線層間のコンタクト抵抗の増大を防止する。
かくてマイグレーション耐性が大きくて断線しに<<、
且つ従来のAl−3i合金多層配線と同等の低い配線層
間コンタクト抵抗を有するAI −Si合金多層配線が
形成される。
〔実施例〕
以下本発明を一実施例について、第1図(al〜(el
に示す工程断面図を参照して具体的に説明する。
第1図(al参照 本発明の方法によりAl−3i合金による多層配線を形
成するに際しては、例えば不純物拡散領域2が形成され
ている半導体基板1上に、従来通り熱酸化或いは気相成
長手段により単層若しくは複数層よりなる厚さ0.5〜
1μm程度の下層絶縁膜3を形成し、次いで従来のフォ
トリソグラフィ技術により該下層絶縁膜3に上記不純物
拡散領域2を表出するコンタクト窓4を形成し、次いで
該基板上に従来通りスパッタリング法等により厚さ0.
5〜1μm程度の下層の例えばAl−5i(1〜2%)
合金膜105を形成し、次いで該Al−5i(1〜2%
)合金膜105上にスパッタリング法により例えば厚さ
100〜1000人程度の窒化チタン(TiN)キャッ
プ層9を形成する。
第1図(b)参照 次いで通常のフォトプロセスにより該TiNキャフプN
109上に下層配線に対応するレジストパターン(図示
せず)を形成し、該レジストパターンをマスクにし例え
ば塩素系のガスによるリアクティブイオンエツチング(
RIE)処理によりTiNキャップ層9と下層Al−5
i(1〜2%)合金膜105をパターニングして、下層
絶縁膜3上に前記コンタクト窓4部において不純物拡散
領域2に接し且つ上面にTiNキャップ層9を有する下
層AI −3i(1〜2%)合金配線5を形成する。
第1図(C)参照 次いで該基板−りに従来通り気相成長により燐珪酸ガラ
ス(PSG)等からなる厚さ0.5〜1μm程度の層間
絶縁膜6を形成し、次いでエツチング手段に3弗化メタ
ン(CIIFl)によるR11’i処理を用いる従来の
フォトリソグラフィ技術により上記層間絶縁膜6に下層
配線5上のTiNキャップ層9を表出するスルーポール
7を形成する。
第1図(d)参照 そして引続き上記C旺、によるRICE処理によるオー
バエツチングを行って上記スルーホール7内に表出する
TfNキャップN9を除去し、該スルーポール7内に下
層Al−5i(1〜2%)合金配線5の上面を直に表出
させる。
第1図(nl参照 次いで従来通り上記層間絶縁Hり6を有する基板上にス
パッタリング法等により厚さ1μm程度の上層のAl−
5i(1〜2%)合金膜を形成し、エツチング手段に塩
素系のガスによるRIIE処理を用いる通常のフォトリ
ソグラフィにより該上層のAl−3i(1〜2%)合金
膜をパターニングし、該層間絶縁膜6上に前記スルーポ
ール7部において下層Al−3i(1〜2%)合金配線
5面に直に接する上qAI  St (L 〜2 %)
 合金膜vA8を形成し、本発明に係るAl−3i合金
多層配線が完成する。
上記実施例に示したように本発明に係るAt−3i合金
多層配線においては特に微細化され、AIのマイグレー
ションが発生し易い下層のAI −5i合金配線5の上
面には例えばTi化合物であるTiNよりなるキャップ
層9が被着されへ1原子の移動を抑止して八1のマイグ
レーションによる断線が防止され、且つスルーホール7
内の上層At−5i合金配線8とのコンタクト部のキャ
ップ層9は選択的に除去されて下層のへ1−5i合金配
線5と上層のAI −3i合金配線8とが直に接続せし
められて低いコンタクト抵抗が維持される。
なお、上層のAl−5i合金配線にもAIマイグレーシ
ョン発生のおそれがある場合は、上層Al −3i合金
配線上にも勿論Ti若しくはTi化合物よりなる上記実
施例同様のキャップ層が形成される。
〔発明の効果〕
以上説明のように本発明によれば、AI −3i合金よ
りなる多層配線のAIのマイグレーションによる断線が
防止され、且つ配線層間のコンタクト抵抗を低い値に維
持することができる。
従って本発明はAl−5i合金による多層配線を用いる
半導体rc等の性能及び信顛性の向上に有効である。
【図面の簡単な説明】
第1図(al〜(81は本発明の一実施例の工程断面図
、第2図(8)〜(C+は従来方法の工程断面図である
。 図において、 lは半導体基板、 2は不純物拡散領域、 3は下層絶縁膜、 4はコンタクト窓、 5は下層Al−3i(1〜2%)合金配線、6は層間絶
縁膜、 7はスルーホール、 8は上層旧−5i(1〜2%)合金配線、9はTiNキ
ャンプ層、 105は下層のAI −5i (1〜2%)合金膜を示
す。

Claims (1)

  1. 【特許請求の範囲】  下層及び上層の配線にシリコンを含むアルミニウム合
    金配線を用いて多層配線を形成するに際して、 チタン若しくはチタン化合物よりなるキャップ層を上面
    に有する下層アルミニウム合金配線を形成した後、 該キャップ層を上面に有する下層アルミニウム合金配線
    形成面上に層間絶縁膜を形成し、 該層間絶縁膜に該下層アルミニウム合金配線上のキャッ
    プ層を表出するコンタクト窓形成し、該コンタクト窓内
    に表出するキャップ層を除去して該コンタクト窓内に下
    層アルミニウム合金配線を直に表出させ、 しかる後、該層間絶縁膜上に該コンタクト窓部において
    該下層アルミニウム合金配線に直に接する上層アルミニ
    ウム合金配線を形成する工程を含むことを特徴とする多
    層配線形成方法。
JP8384888A 1988-04-05 1988-04-05 多層配線形成方法 Pending JPH01255250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8384888A JPH01255250A (ja) 1988-04-05 1988-04-05 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8384888A JPH01255250A (ja) 1988-04-05 1988-04-05 多層配線形成方法

Publications (1)

Publication Number Publication Date
JPH01255250A true JPH01255250A (ja) 1989-10-12

Family

ID=13814121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8384888A Pending JPH01255250A (ja) 1988-04-05 1988-04-05 多層配線形成方法

Country Status (1)

Country Link
JP (1) JPH01255250A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287555A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 半導体装置
US5082801A (en) * 1989-03-10 1992-01-21 Fujitsu Limited Process for producing multilayer interconnection for semiconductor device with interlayer mechanical stress prevention and insulating layers
JPH04122050A (ja) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp 半導体装置
JPH0574951A (ja) * 1991-09-18 1993-03-26 Nec Corp 半導体装置の製造方法
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
US5637534A (en) * 1992-12-25 1997-06-10 Kawasaki Steel Corporation Method of manufacturing semiconductor device having multilevel interconnection structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5186985A (ja) * 1975-01-29 1976-07-30 Hitachi Ltd Tasohaisenkozonoseiho
JPS5572059A (en) * 1978-11-25 1980-05-30 Toshiba Corp Preparation of semiconductor device
JPS5956743A (ja) * 1982-09-27 1984-04-02 Toshiba Corp 半導体装置の製造方法
JPS59148350A (ja) * 1983-02-14 1984-08-25 Fujitsu Ltd 半導体装置の製造方法
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5186985A (ja) * 1975-01-29 1976-07-30 Hitachi Ltd Tasohaisenkozonoseiho
JPS5572059A (en) * 1978-11-25 1980-05-30 Toshiba Corp Preparation of semiconductor device
JPS5956743A (ja) * 1982-09-27 1984-04-02 Toshiba Corp 半導体装置の製造方法
JPS59148350A (ja) * 1983-02-14 1984-08-25 Fujitsu Ltd 半導体装置の製造方法
JPS6343349A (ja) * 1986-08-08 1988-02-24 Matsushita Electric Ind Co Ltd 多層薄膜配線及びその形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287555A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 半導体装置
US5082801A (en) * 1989-03-10 1992-01-21 Fujitsu Limited Process for producing multilayer interconnection for semiconductor device with interlayer mechanical stress prevention and insulating layers
JPH04122050A (ja) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp 半導体装置
JPH0574951A (ja) * 1991-09-18 1993-03-26 Nec Corp 半導体装置の製造方法
US5637534A (en) * 1992-12-25 1997-06-10 Kawasaki Steel Corporation Method of manufacturing semiconductor device having multilevel interconnection structure
US5952723A (en) * 1992-12-25 1999-09-14 Kawasaki Steel Corporation Semiconductor device having a multilevel interconnection structure
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
US5895265A (en) * 1993-03-22 1999-04-20 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer

Similar Documents

Publication Publication Date Title
US5266519A (en) Method for forming a metal conductor in semiconductor device
JPH01202841A (ja) 半導体集積回路装置及びその製造方法
JPH01255250A (ja) 多層配線形成方法
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
JPS618971A (ja) 半導体装置
JPH10284437A (ja) 半導体装置の金属配線層形成方法
JPH05121727A (ja) 半導体装置及びその製造方法
JPH0587144B2 (ja)
JPH0621236A (ja) 半導体装置およびその製造方法
KR100415095B1 (ko) 반도체소자의제조방법
JPS59189657A (ja) 半導体装置の製造方法
JPH05347358A (ja) 半導体装置及びその製造方法
JP2714847B2 (ja) 半導体装置の製造方法
JPS63299250A (ja) 半導体装置の製造方法
JP2998454B2 (ja) 半導体装置の製造方法
KR100247645B1 (ko) 반도체 소자의 금속 배선 방법
JPH02271628A (ja) 半導体装置
JPS61120442A (ja) 半導体装置
JPH03262125A (ja) 半導体装置
JPH0547764A (ja) 半導体装置とその製造方法
JPH03250627A (ja) 半導体装置及びその製造方法
JPS6216521A (ja) 半導体装置の製造方法
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
JPH0341732A (ja) 半導体装置の製造方法
JPH10163323A (ja) 半導体装置の製造方法