JPH04144230A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04144230A JPH04144230A JP26774990A JP26774990A JPH04144230A JP H04144230 A JPH04144230 A JP H04144230A JP 26774990 A JP26774990 A JP 26774990A JP 26774990 A JP26774990 A JP 26774990A JP H04144230 A JPH04144230 A JP H04144230A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- insulating film
- metal wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 abstract description 23
- 230000007547 defect Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000002844 melting Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置及びその製造方法に関し、特に、
高反射率の金属材料を用いて配線又は電極を形成する半
導体装置に適用して好適なものである。
高反射率の金属材料を用いて配線又は電極を形成する半
導体装置に適用して好適なものである。
従来、ＩＣやＬＳＩなどの半導体装置における金属配線
や金属電極は、主としてアルミニウムやアルミニウム合
金などの高反射率の金属により形成されている。このよ
うな高反射率の金属の膜を用いて金属配線や金属電極を
形成する場合、この金属膜のエツチング時のマスクとし
て用いられるフォトレジストパターンを形成するための
フォトリソグラフィー工程における露光時に、金属膜の
表面での光の反射が著しいことによりいわゆるハレーシ
ョンが生じる。このハレーションが生じると、フォトレ
ジストパターンが形状不良となり、ひいては金属配線や
金属電極のパターン欠陥をもたらすため、ハレーション
を低減することは重要である。
や金属電極は、主としてアルミニウムやアルミニウム合
金などの高反射率の金属により形成されている。このよ
うな高反射率の金属の膜を用いて金属配線や金属電極を
形成する場合、この金属膜のエツチング時のマスクとし
て用いられるフォトレジストパターンを形成するための
フォトリソグラフィー工程における露光時に、金属膜の
表面での光の反射が著しいことによりいわゆるハレーシ
ョンが生じる。このハレーションが生じると、フォトレ
ジストパターンが形状不良となり、ひいては金属配線や
金属電極のパターン欠陥をもたらすため、ハレーション
を低減することは重要である。
そこで、特開昭６３−４７９１５号公報においては、ア
ルミニウム膜などの金属配線形成用の金属膜上に低反射
率の高融点金属シリサイド膜又は高融点金属膜を形成す
ることによりハレーションを低減する技術が提案されて
いる。
ルミニウム膜などの金属配線形成用の金属膜上に低反射
率の高融点金属シリサイド膜又は高融点金属膜を形成す
ることによりハレーションを低減する技術が提案されて
いる。
しかし、上述の高融点金属シリサイド膜又は高融点金属
膜及び金属配線形成用の金属膜をフォトレジストパター
ンをマスクとしてエツチングする際には、エツチング時
間がかなり長くなることから、エツチングの進行に伴い
フォトレジストパターンの後退が生し、特にハレーショ
ンが生じた部分ではかなりの後退が住しる。この結果、
高融点金属シリサイド膜又は高融点金属膜及び金属配線
形成用の金属膜が所期の形状と異なった形状にエツチン
グされてしまい、パターン欠陥が生じてしまうという問
題があった。
膜及び金属配線形成用の金属膜をフォトレジストパター
ンをマスクとしてエツチングする際には、エツチング時
間がかなり長くなることから、エツチングの進行に伴い
フォトレジストパターンの後退が生し、特にハレーショ
ンが生じた部分ではかなりの後退が住しる。この結果、
高融点金属シリサイド膜又は高融点金属膜及び金属配線
形成用の金属膜が所期の形状と異なった形状にエツチン
グされてしまい、パターン欠陥が生じてしまうという問
題があった。
そこで、本発明の目的は、金属配線又は金属電極を形成
するためのフォトリソグラフィー工程におけるハレーシ
ョンを低減するとともに、金属配線又は金属電極を形成
するためのエツチング時にフォトレジストパターンの後
退が生じても金属配線又は金属電極のパターン欠陥が生
じるのを防止することができる半導体装置及びその製造
方法を提供することにある。
するためのフォトリソグラフィー工程におけるハレーシ
ョンを低減するとともに、金属配線又は金属電極を形成
するためのエツチング時にフォトレジストパターンの後
退が生じても金属配線又は金属電極のパターン欠陥が生
じるのを防止することができる半導体装置及びその製造
方法を提供することにある。
上記課題を解決するために、本発明の半導体装置におい
ては、金属配線又は金属電極上に上記金属配線又は金属
電極と同一形状を有する絶縁膜を形成している。
ては、金属配線又は金属電極上に上記金属配線又は金属
電極と同一形状を有する絶縁膜を形成している。
また、本発明の半導体装置の製造方法においては、半導
体基板上に金属配線又は金属電極形成用の金属膜及び絶
縁膜を順次形成し、形成すべき金属配線又は金属電極に
対応した形状を有するフォトレジストパターンを上記絶
縁膜上に形成し、上記フォトレジストパターンをマスク
として上記絶縁膜及び上記金属膜を順次エツチングする
ようにしている。
体基板上に金属配線又は金属電極形成用の金属膜及び絶
縁膜を順次形成し、形成すべき金属配線又は金属電極に
対応した形状を有するフォトレジストパターンを上記絶
縁膜上に形成し、上記フォトレジストパターンをマスク
として上記絶縁膜及び上記金属膜を順次エツチングする
ようにしている。
本発明における絶縁膜としては、例えば、二酸化シリコ
ン膜、窒化シリコン膜、リンシリケートガラス（ＰＳＧ
）膜、ホウ素リンシリケートガラス（ＢＰＳＧ）膜など
を用いることができる。
ン膜、窒化シリコン膜、リンシリケートガラス（ＰＳＧ
）膜、ホウ素リンシリケートガラス（ＢＰＳＧ）膜など
を用いることができる。
また、上記金属配線又は金属電極は、単層の金属膜によ
り形成してもよいし、二層以上の金属膜により形成する
ようにしてもよい。
り形成してもよいし、二層以上の金属膜により形成する
ようにしてもよい。
金属配線又は金属電極形成用の金属膜上に絶縁膜を形成
し、その際、この絶縁膜の膜厚をフォトレジストの露光
用の光の波長及びこの絶縁膜の屈折率に応じた所定範囲
内の値に選択することにより、フォトレジストの露光時
の金属膜の表面による光の反射を極めて少なくすること
ができる。これによって、この金属膜の表面の反射率を
、この金属膜上に高融点金属シリサイド膜又は高融点金
属膜を形成した場合と同程度のレベルに低減することが
でき、従って、ハレーションを低減することができる。
し、その際、この絶縁膜の膜厚をフォトレジストの露光
用の光の波長及びこの絶縁膜の屈折率に応じた所定範囲
内の値に選択することにより、フォトレジストの露光時
の金属膜の表面による光の反射を極めて少なくすること
ができる。これによって、この金属膜の表面の反射率を
、この金属膜上に高融点金属シリサイド膜又は高融点金
属膜を形成した場合と同程度のレベルに低減することが
でき、従って、ハレーションを低減することができる。
また、アルミニウム膜などの金属配線又は金属電極形成
用の金属膜のエツチング時には、二酸化シリコン膜など
の絶縁膜はエツチング耐性があることから、この金属膜
のエツチング時にフォトレジストパターンの後退が生じ
てもこの絶縁膜がエツチングストッパーとして働く、こ
のため、フォトレジストパターンの後退が生じても、そ
の影響によりパターン欠陥を生じることなく所期の形状
の金属配線又は金属電極を形成することができる。
用の金属膜のエツチング時には、二酸化シリコン膜など
の絶縁膜はエツチング耐性があることから、この金属膜
のエツチング時にフォトレジストパターンの後退が生じ
てもこの絶縁膜がエツチングストッパーとして働く、こ
のため、フォトレジストパターンの後退が生じても、そ
の影響によりパターン欠陥を生じることなく所期の形状
の金属配線又は金属電極を形成することができる。
以下、本発明を実施例につき図面を参照しながら説明す
る。なお、実施例の全図において、同−又は対応する部
分には同一の符号を付す。
る。なお、実施例の全図において、同−又は対応する部
分には同一の符号を付す。
第１図Ａ〜第１図Ｃは本発明の第１実施例による半導体
装置の製造方法を示す。
装置の製造方法を示す。
この第１実施例においては、第１図Ａに示すように、ま
ず、例えばシリコン基板のような半導体基板１上に形成
された例えば二酸化シリコン膜のような絶縁膜２上に、
例えばスパンタ法や真空蒸着法により例えばアルミニウ
ム膜やアルミニウム合金膜のような金属配線形成用の金
属膜３を形成する。ここで、この金属膜３は単層膜であ
っても多層膜であってもよい。
ず、例えばシリコン基板のような半導体基板１上に形成
された例えば二酸化シリコン膜のような絶縁膜２上に、
例えばスパンタ法や真空蒸着法により例えばアルミニウ
ム膜やアルミニウム合金膜のような金属配線形成用の金
属膜３を形成する。ここで、この金属膜３は単層膜であ
っても多層膜であってもよい。
次に、ＣＶＤ法によりこの金属膜３上に例えば二酸化シ
リコン膜や窒化シリコン膜のような絶縁膜４を形成する
。この場合、この絶縁膜４の膜厚は、（λ／２） ・（
１／ｎ）−ｍの０． ７倍〜１．３倍の範囲内に選択す
る（第２図参照）。ただし、λは後述の金属膜１ｉＡ６
を形成するためのフォトリソグラフィー工程においてフ
ォトレジストの露光に用いる光の波長、ｎは絶縁膜４の
屈折率、ｍは１以上の整数である。この後、この絶縁Ｗ
１．４の全面にフォトレジストを塗布し、このフォトレ
ジストの露光及び現像を行うことにより、形成すべき金
属配線に対応した形状のフォトレジストパターン５を形
成する。この場合、金属膜３上に形成された絶縁膜４の
膜厚は上述のように（λ／２）（１／ｎ） ・ｍの０
．７倍〜１．３倍の範囲内に選択されているので、第２
図に示すように、この金属膜３の表面による露光用の光
の反射を極めて少なくすることができ、従って、ハレー
ションを極めて少なくすることができる。
リコン膜や窒化シリコン膜のような絶縁膜４を形成する
。この場合、この絶縁膜４の膜厚は、（λ／２） ・（
１／ｎ）−ｍの０． ７倍〜１．３倍の範囲内に選択す
る（第２図参照）。ただし、λは後述の金属膜１ｉＡ６
を形成するためのフォトリソグラフィー工程においてフ
ォトレジストの露光に用いる光の波長、ｎは絶縁膜４の
屈折率、ｍは１以上の整数である。この後、この絶縁Ｗ
１．４の全面にフォトレジストを塗布し、このフォトレ
ジストの露光及び現像を行うことにより、形成すべき金
属配線に対応した形状のフォトレジストパターン５を形
成する。この場合、金属膜３上に形成された絶縁膜４の
膜厚は上述のように（λ／２）（１／ｎ） ・ｍの０
．７倍〜１．３倍の範囲内に選択されているので、第２
図に示すように、この金属膜３の表面による露光用の光
の反射を極めて少なくすることができ、従って、ハレー
ションを極めて少なくすることができる。
次に、第１図Ｂに示すように、例えば反応性イオンエツ
チング（ＲＩＥ）法により、フォトレジストパターン５
をマスクとしてまず絶縁膜４をエツチングする。
チング（ＲＩＥ）法により、フォトレジストパターン５
をマスクとしてまず絶縁膜４をエツチングする。
引き続いて金属膜３をエツチングすることにより、第１
図Ｃに示すように、金属配線６を形成する。この金属膜
３のエツチング中にはフォトレジストパターン５の後退
が生じるが、この金属膜３上には形成すべき金属配線と
同一形状にパターニングされた絶縁膜４が形成されてい
ることから、エツチング耐性のあるこの絶縁膜４がこの
エツチング時にエツチングストッパーとして働き、従っ
て、金属配線６のパターン欠陥が生じることはない。即
ち、フォトレジストパターン５の後退が生じたにもかか
わらず、金属配線６は後退前の正規の形状のフォトレジ
ストパターン５と同一形状となる。
図Ｃに示すように、金属配線６を形成する。この金属膜
３のエツチング中にはフォトレジストパターン５の後退
が生じるが、この金属膜３上には形成すべき金属配線と
同一形状にパターニングされた絶縁膜４が形成されてい
ることから、エツチング耐性のあるこの絶縁膜４がこの
エツチング時にエツチングストッパーとして働き、従っ
て、金属配線６のパターン欠陥が生じることはない。即
ち、フォトレジストパターン５の後退が生じたにもかか
わらず、金属配線６は後退前の正規の形状のフォトレジ
ストパターン５と同一形状となる。
以上のように、この第１実施例によれば、金属配線形成
用の金属膜３上に絶縁膜４を形成し、この絶縁膜４上に
形成されたフォトレジストパターン５をマスクとしてこ
れらの絶縁Ｍ４及び金属膜３を形成するようにしている
ので、この金属膜３のエツチング時にフォトレジストパ
ターン５の後退が生じても、その影響を受けることなく
所期の形状の金属膜ｖＡ６を形成することができる。
用の金属膜３上に絶縁膜４を形成し、この絶縁膜４上に
形成されたフォトレジストパターン５をマスクとしてこ
れらの絶縁Ｍ４及び金属膜３を形成するようにしている
ので、この金属膜３のエツチング時にフォトレジストパ
ターン５の後退が生じても、その影響を受けることなく
所期の形状の金属膜ｖＡ６を形成することができる。
第３図Ａ〜第３図Ｃは本発明の第２実施例による半導体
装置の製造方法を示す。
装置の製造方法を示す。
この第２実施例においては、第３図Ａに示すように、第
１実施例と同様に、半導体基板ｌ上に絶縁膜２を介して
金属配線形成用の金属膜３及び絶縁膜４を順次形成した
後、この絶縁膜４上にフォトレジストパターン５を形成
する。ここで、このフォトレジストパターン５を形成す
るためのフォトリソグラフィー工程においてハレーショ
ンが生じ、このフォトレジストパターン５が第３図Ａに
示すように形状不良になったとする。
１実施例と同様に、半導体基板ｌ上に絶縁膜２を介して
金属配線形成用の金属膜３及び絶縁膜４を順次形成した
後、この絶縁膜４上にフォトレジストパターン５を形成
する。ここで、このフォトレジストパターン５を形成す
るためのフォトリソグラフィー工程においてハレーショ
ンが生じ、このフォトレジストパターン５が第３図Ａに
示すように形状不良になったとする。
次に、第３図Ｂに示すように、このフォトレジストパタ
ーン５をマスクとして例えばＲＩ Ｅ法によりまず絶縁
膜４をエツチングする。
ーン５をマスクとして例えばＲＩ Ｅ法によりまず絶縁
膜４をエツチングする。
引き続いて金属膜３をエツチングすることにより、第３
図Ｃに示すように、金属配線３を形成する。この金属膜
３のエツチング時には、絶縁膜４がエツチングストッパ
ーとして働くので、ハレーションによるフォトレジスト
パターン５の形状不良や金属膜３のエツチング時に生じ
るフォトレジストパターン５の後退による影響を受ける
ことなく金属配線６を形成することができる。
図Ｃに示すように、金属配線３を形成する。この金属膜
３のエツチング時には、絶縁膜４がエツチングストッパ
ーとして働くので、ハレーションによるフォトレジスト
パターン５の形状不良や金属膜３のエツチング時に生じ
るフォトレジストパターン５の後退による影響を受ける
ことなく金属配線６を形成することができる。
以上のように、この第２実施例によれば、ハレーション
や金属膜３のエツチング時に生じるフォトレジストパタ
ーン５の後退による影響を受けることなく、初期の形状
の金属配線６を形成することができ、金属配線６のパタ
ーン欠陥が生じるのを防止することができる。
や金属膜３のエツチング時に生じるフォトレジストパタ
ーン５の後退による影響を受けることなく、初期の形状
の金属配線６を形成することができ、金属配線６のパタ
ーン欠陥が生じるのを防止することができる。
以上、本発明を実施例につき具体的に説明したが、本発
明は上述の実施例に限定されるものではなく、上述の実
施例は本発明の技術的思想に基づく各種の有効な変形が
可能である。
明は上述の実施例に限定されるものではなく、上述の実
施例は本発明の技術的思想に基づく各種の有効な変形が
可能である。
例えば、上述の第１実施例及び第２実施例においては金
属配線を形成する場合について説明したが、本発明は、
金属電極を形成する場合にも同様に適用することが可能
である。
属配線を形成する場合について説明したが、本発明は、
金属電極を形成する場合にも同様に適用することが可能
である。
以上説明したように、本発明によれば、ハレーションを
低減することができるとともに、金属膜のエツチング時
に生じるフォトレジストパターンの後退による影響を受
けることなく金属配線又は金属電極を形成することがで
きる。
低減することができるとともに、金属膜のエツチング時
に生じるフォトレジストパターンの後退による影響を受
けることなく金属配線又は金属電極を形成することがで
きる。
第１図Ａ〜第１図Ｃは本発明の第１実施例による半導体
装置の製造方法を工程順に示す断面図、第２図は金属膜
上に形成される絶縁膜の膜厚とハレーションとの関係を
示すグラフ、第３図Ａ〜第３図Ｃは本発明の第２実施例
による半導体装置の製造方法を工程順に示す断面図であ
る。 なお、 図面に用いた符号において、 半導体基板 金属膜 絶縁膜 フ ォト レジストパターン 金属配線 である。
装置の製造方法を工程順に示す断面図、第２図は金属膜
上に形成される絶縁膜の膜厚とハレーションとの関係を
示すグラフ、第３図Ａ〜第３図Ｃは本発明の第２実施例
による半導体装置の製造方法を工程順に示す断面図であ
る。 なお、 図面に用いた符号において、 半導体基板 金属膜 絶縁膜 フ ォト レジストパターン 金属配線 である。
Claims (5)
- （１）金属配線又は金属電極上に上記金属配線又は金属
電極と同一形状を有する絶縁膜が形成されていることを
特徴とする半導体装置。 - （２）上記絶縁膜の膜厚が（λ／２）・（１／ｎ）・ｍ
（ただし、λは露光に用いる光の波長、ｎは絶縁膜の屈
折率、ｍは１以上の整数）の０．７〜１．３倍の範囲内
であることを特徴とする請求項１記載の半導体装置。 - （３）上記絶縁膜が二酸化シリコン膜又は窒化シリコン
膜であることを特徴とする請求項１又は２記載の半導体
装置。 - （４）上記金属配線又は金属電極が二層以上の金属膜か
らなることを特徴とする請求項１記載の半導体装置。 - （５）半導体基板上に金属配線又は金属電極形成用の金
属膜及び絶縁膜を順次形成し、 形成すべき金属配線又は金属電極に対応した形状を有す
るフォトレジストパターンを上記絶縁膜上に形成し、 上記フォトレジストパターンをマスクとして上記絶縁膜
及び上記金属膜を順次エッチングするようにしたことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26774990A JPH04144230A (ja) | 1990-10-05 | 1990-10-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26774990A JPH04144230A (ja) | 1990-10-05 | 1990-10-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04144230A true JPH04144230A (ja) | 1992-05-18 |
Family
ID=17449045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26774990A Pending JPH04144230A (ja) | 1990-10-05 | 1990-10-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04144230A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140396A (ja) * | 1992-10-23 | 1994-05-20 | Yamaha Corp | 半導体装置とその製法 |
| KR19990055768A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 제조방법 |
| US6143671A (en) * | 1997-11-21 | 2000-11-07 | Nec Corporation | Semiconductor device manufacturing method |
| US6927016B2 (en) | 2001-10-23 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Blank disc and direct stamper and its manufacturing method |
-
1990
- 1990-10-05 JP JP26774990A patent/JPH04144230A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140396A (ja) * | 1992-10-23 | 1994-05-20 | Yamaha Corp | 半導体装置とその製法 |
| US5998300A (en) * | 1992-10-23 | 1999-12-07 | Yamaha Corporation | Method of manufacturing a semiconductor device using antireflection coating |
| US6143671A (en) * | 1997-11-21 | 2000-11-07 | Nec Corporation | Semiconductor device manufacturing method |
| KR19990055768A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 제조방법 |
| US6927016B2 (en) | 2001-10-23 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Blank disc and direct stamper and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315345B2 (ja) | 半導体装置の製造方法 | |
| US6410421B1 (en) | Semiconductor device with anti-reflective structure and methods of manufacture | |
| US5437961A (en) | Method of manufacturing semiconductor device | |
| JP2000150644A (ja) | 半導体デバイスの製造方法 | |
| US5665641A (en) | Method to prevent formation of defects during multilayer interconnect processing | |
| JPS6366939A (ja) | 集積回路の製法 | |
| JPH06302539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6074529A (ja) | 写真食刻による集積回路のパタ−ン形成法 | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| US5595938A (en) | Method of manufacturing semiconductor device | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| JPH07307333A (ja) | パターン形成方法 | |
| JP2814951B2 (ja) | 半導体装置の製造方法 | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| US5897376A (en) | Method of manufacturing a semiconductor device having a reflection reducing film | |
| JP2569709B2 (ja) | 配線の形成方法 | |
| KR0177869B1 (ko) | 고해상도 포토리소그래피 방법 및 구조 | |
| JPH01266746A (ja) | 半導体装置 | |
| JPH0547936A (ja) | 半導体装置の製造方法 | |
| JPH05114559A (ja) | 半導体装置の製造方法 | |
| KR100329605B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR0184955B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH0590418A (ja) | 半導体装置の製造方法 | |
| JP2003163272A (ja) | 半導体装置の製造方法 |