JPH02312235A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02312235A JPH02312235A JP13391489A JP13391489A JPH02312235A JP H02312235 A JPH02312235 A JP H02312235A JP 13391489 A JP13391489 A JP 13391489A JP 13391489 A JP13391489 A JP 13391489A JP H02312235 A JPH02312235 A JP H02312235A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- film
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 abstract description 62
- 239000011229 interlayer Substances 0.000 abstract description 18
- 239000000956 alloy Substances 0.000 abstract description 13
- 229910045601 alloy Inorganic materials 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 3
- 238000009413 insulation Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
層間絶縁膜を介して多層の配線が形成される半導体装置
の！Ｉｔ！遣方法に関し、 金属配線と金属配線上に形成される反射防止膜とで層間
絶縁膜形成時に形成される合金による配線間のコンタク
ト抵抗の増大を防止することを目的とし、 基板上に形成された下層配線層上に反射防止膜を形成し
、該下層配線層及び反射防止膜を同時にフォトエツチン
グして下層配線を形成し、該反射防止膜にスルーホール
形成位置で開口部を形成し、次いで基板全面に絶縁膜を
形成し、該絶縁膜に前記開口部内側でスルーホ一ルを形
成し、該絶縁膜上に」一層配線をパターニングしてスル
ーホールで上下配線を接続するように構成する。
の！Ｉｔ！遣方法に関し、 金属配線と金属配線上に形成される反射防止膜とで層間
絶縁膜形成時に形成される合金による配線間のコンタク
ト抵抗の増大を防止することを目的とし、 基板上に形成された下層配線層上に反射防止膜を形成し
、該下層配線層及び反射防止膜を同時にフォトエツチン
グして下層配線を形成し、該反射防止膜にスルーホール
形成位置で開口部を形成し、次いで基板全面に絶縁膜を
形成し、該絶縁膜に前記開口部内側でスルーホ一ルを形
成し、該絶縁膜上に」一層配線をパターニングしてスル
ーホールで上下配線を接続するように構成する。
［産業上の利用分野］
この発明は層間絶縁膜を介して多層の配線が形成される
半導体装置の製造方法に関するものである。
半導体装置の製造方法に関するものである。
近年の高集積化された半導体装置ではバルク工程で基板
上に多数の素子が形成され、その後工程としてのサーフ
ェイス工程で素子上に層間絶縁膜を介してアルミ等の多
層の金属配線が形成される。
上に多数の素子が形成され、その後工程としてのサーフ
ェイス工程で素子上に層間絶縁膜を介してアルミ等の多
層の金属配線が形成される。
このような多層配線ではその配線層を正確にパターニン
グするために金属配線層上にＴｉＮあるいはＳｉ等の被
膜が反射防止膜あるいは突起防止膜としてスパッタリン
グにより形成されている。
グするために金属配線層上にＴｉＮあるいはＳｉ等の被
膜が反射防止膜あるいは突起防止膜としてスパッタリン
グにより形成されている。
し従来の技術１
従来、多層配線横道を備えた半導体装置の製造工程にお
いては、例えば第２図に示すアルミニ層配線では同図（
ａ）に示すようにまず素子が形成された基板１上に絶縁
ＩＩ５！２が形成され、その絶縁膜２上にアルミの下層
配線層３が形成される。そして、第２図（ｂ）に示すよ
うに下層配線層３上に例えば１′ＩＮがスパッタリング
されて反射防止Ｉｇ１４が形成され、その反射防止膜４
上にフォトレジスト５が塗布される０次いで、そのフォ
トレジスト５がパターニングされ、パターニングされた
フォトレジスト５をマスクとして反射防止膜１１及び下
層配線層３が同時にフォトエツチングされて第２図（ｃ
）に示す所定のパターンの下層配線６が形成される。こ
のとき、反射防止ＩＩａ４はフォトレジスト４を紫外線
で露光する際にフォトレジスト５を透過した紫外線の下
層配線層４からの反射を防正し、下層配線層４からの反
射光による露光パターン周辺のフォトレジスト４の感光
を防止する。この結果、フォトマスクに忠実な正確なパ
ターニングが可能となる。
いては、例えば第２図に示すアルミニ層配線では同図（
ａ）に示すようにまず素子が形成された基板１上に絶縁
ＩＩ５！２が形成され、その絶縁膜２上にアルミの下層
配線層３が形成される。そして、第２図（ｂ）に示すよ
うに下層配線層３上に例えば１′ＩＮがスパッタリング
されて反射防止Ｉｇ１４が形成され、その反射防止膜４
上にフォトレジスト５が塗布される０次いで、そのフォ
トレジスト５がパターニングされ、パターニングされた
フォトレジスト５をマスクとして反射防止膜１１及び下
層配線層３が同時にフォトエツチングされて第２図（ｃ
）に示す所定のパターンの下層配線６が形成される。こ
のとき、反射防止ＩＩａ４はフォトレジスト４を紫外線
で露光する際にフォトレジスト５を透過した紫外線の下
層配線層４からの反射を防正し、下層配線層４からの反
射光による露光パターン周辺のフォトレジスト４の感光
を防止する。この結果、フォトマスクに忠実な正確なパ
ターニングが可能となる。
また、この反射防止１１！４は下層配線層３表面に発生
する突起を覆う突起防止ｊ模としても作用する。
する突起を覆う突起防止ｊ模としても作用する。
次いで、フォトレジストが除去された後基板１全面に５
１０２にてなる層間絶縁膜７がＣＶＤ法により形成され
、所定位置においてその眉間絶縁ｊ模７及び反射防止膜
４が上記と同様にフォトエツチングされて第２図（ｃ）
に示すようにスルーホール８が形成される。そして、層
間絶縁膜７上にアルミの上層配線層が形成され、その上
層配線層が前記と同様にパターニングされて第２図＜ｄ
）に示す所定の上層配線９が形成され、その後上層配線
９上に保護膜が形成される。このような工程により所定
のパターンの下層配線６及び上層配線９が形成され、再
記４１６．９はスルーホール８で接続されている。
１０２にてなる層間絶縁膜７がＣＶＤ法により形成され
、所定位置においてその眉間絶縁ｊ模７及び反射防止膜
４が上記と同様にフォトエツチングされて第２図（ｃ）
に示すようにスルーホール８が形成される。そして、層
間絶縁膜７上にアルミの上層配線層が形成され、その上
層配線層が前記と同様にパターニングされて第２図＜ｄ
）に示す所定の上層配線９が形成され、その後上層配線
９上に保護膜が形成される。このような工程により所定
のパターンの下層配線６及び上層配線９が形成され、再
記４１６．９はスルーホール８で接続されている。
［発明が解決しようとする課題］
ところが、上記のような製造工程では眉間絶縁ｆ！！Ａ
７を形成する際に反射防止膜４が４００°Ｃ〜５００℃
で加熱されるため、下層配線６表面に反射防ＩＥ膜４と
下層配線６との合金層６ａが形成され、この合金層６ａ
はスルーホール８形成のための層間絶縁［７及び反射防
止ＷＡ４のエツチングの際にも除去されることはなく、
下層配線６上に残留する。従って、スルーホール８内で
は上層配線９と下層配置１６との接点に上記のような合
金層６ａが介在することになり、この結果再記８！６．
９間におけるコンタクト抵抗が増大するという問題点が
あった。
７を形成する際に反射防止膜４が４００°Ｃ〜５００℃
で加熱されるため、下層配線６表面に反射防ＩＥ膜４と
下層配線６との合金層６ａが形成され、この合金層６ａ
はスルーホール８形成のための層間絶縁［７及び反射防
止ＷＡ４のエツチングの際にも除去されることはなく、
下層配線６上に残留する。従って、スルーホール８内で
は上層配線９と下層配置１６との接点に上記のような合
金層６ａが介在することになり、この結果再記８！６．
９間におけるコンタクト抵抗が増大するという問題点が
あった。
この発明の目的は、金属配線と金属配線上に形成される
反射防止膜とで眉間絶縁膜形成時に形成される合金層に
よる配線間のコンタクト抵抗の増大を防止可能とする半
導体装置の製造方法を提供するにある。
反射防止膜とで眉間絶縁膜形成時に形成される合金層に
よる配線間のコンタクト抵抗の増大を防止可能とする半
導体装置の製造方法を提供するにある。
［課題を解決するための手段］
上記目的は、基板上に形成された下層配線層上に反射防
止膜を形成し、該下層配線層及び反射防止膜を同時にフ
ォトエツチングして下層配線を形成し、該反射防止膜に
スルーホール形成位置で開［１部を形成し、次いで基板
全面に絶縁膜を形成し、該絶縁１模に前記開口部内側で
スル−ホールを形成し、該絶縁膜上に上層配線をパター
ニングしてスルーホールで上下配線を接続する半導体装
置の製造方法により達成される。
止膜を形成し、該下層配線層及び反射防止膜を同時にフ
ォトエツチングして下層配線を形成し、該反射防止膜に
スルーホール形成位置で開［１部を形成し、次いで基板
全面に絶縁膜を形成し、該絶縁１模に前記開口部内側で
スル−ホールを形成し、該絶縁膜上に上層配線をパター
ニングしてスルーホールで上下配線を接続する半導体装
置の製造方法により達成される。
［作用］
下層配線をパターニングした後、層間絶縁膜の形成に先
立って反射防止膜に開口部が形成され、層間絶縁膜形成
後にその開口部内側において層間絶縁膜にスルーホール
が形成されるので、そのスルーホール内の下層配線上に
は層間絶縁膜形成時の加熱によって該下層配線と反射防
止膜との合金層が形成されることはない。
立って反射防止膜に開口部が形成され、層間絶縁膜形成
後にその開口部内側において層間絶縁膜にスルーホール
が形成されるので、そのスルーホール内の下層配線上に
は層間絶縁膜形成時の加熱によって該下層配線と反射防
止膜との合金層が形成されることはない。
［実施例］
以下、この発明を具体化しな一実施例を第１図に従って
説明する。なお、前記従来例と同一構成部分は同一・番
号を付して説明する。
説明する。なお、前記従来例と同一構成部分は同一・番
号を付して説明する。
第１図（ａ）に示すように、素子が形成された基板１１
に絶縁ＷＡ２を形成し、その絶縁膜２上にアルミの下層
配線７１３を形成し、その下層配線層３上に反射防止ｆ
ｉ４を形成する。そして、反射防止ＰＡ４Ｊ二にフォト
レジスト５を塗布してフオトエ・ソチングすることによ
り、第１図（Ｃ）に示す所定パターンの下層配線６がパ
ターニングされる。
に絶縁ＷＡ２を形成し、その絶縁膜２上にアルミの下層
配線７１３を形成し、その下層配線層３上に反射防止ｆ
ｉ４を形成する。そして、反射防止ＰＡ４Ｊ二にフォト
レジスト５を塗布してフオトエ・ソチングすることによ
り、第１図（Ｃ）に示す所定パターンの下層配線６がパ
ターニングされる。
次いで、第１図（ｂ）に示すように反射防止膜４をフォ
トエツチングしてスルーホール形成位置の反射防止１ｔ
！４に開口部１０を形成する。そして、反射防止膜４上
に層間絶縁膜７を形成し、第１図（ｃ）に示すようにフ
ォトエツチングにより開口部１０内側で層間絶縁ｖ７を
開口してスルーホール８を形成する。
トエツチングしてスルーホール形成位置の反射防止１ｔ
！４に開口部１０を形成する。そして、反射防止膜４上
に層間絶縁膜７を形成し、第１図（ｃ）に示すようにフ
ォトエツチングにより開口部１０内側で層間絶縁ｖ７を
開口してスルーホール８を形成する。
次いで、層間絶縁Ｍ７上にアルミの上層配線層を形成し
、その上層配線層を前記と同様にパターニングすると第
１図（ｄ）に示す所定の上層配線９が形成され、その後
上層配線９上に保護膜を形成する。このような工程によ
り所定のパターンの下層配線６及び上層配線９が形成さ
れ、再記線６゜９はスルーホール８で接続される。
、その上層配線層を前記と同様にパターニングすると第
１図（ｄ）に示す所定の上層配線９が形成され、その後
上層配線９上に保護膜を形成する。このような工程によ
り所定のパターンの下層配線６及び上層配線９が形成さ
れ、再記線６゜９はスルーホール８で接続される。
上記のような製造方法によれば、層間絶縁膜７の形成に
先立って反射防止膜４に開口部１０が形成されるため、
第１図（ｃ）に示すように層間絶縁１７形成時において
開口部１０以外で下層配線６表面に同下層配線６と反射
防止膜４との合金層６ａが形成され、開［１部１０内で
はその合金層６ａは形成されない、そして、眉間絶縁Ｗ
Ａ７にはその開口部１０内側でスルーホール８が形成さ
れるので、」。子配線６．９間において下層配線６と反
射防止膜４との合金層６ａに起因するコンタクト抵抗の
増大を防止することができる。
先立って反射防止膜４に開口部１０が形成されるため、
第１図（ｃ）に示すように層間絶縁１７形成時において
開口部１０以外で下層配線６表面に同下層配線６と反射
防止膜４との合金層６ａが形成され、開［１部１０内で
はその合金層６ａは形成されない、そして、眉間絶縁Ｗ
Ａ７にはその開口部１０内側でスルーホール８が形成さ
れるので、」。子配線６．９間において下層配線６と反
射防止膜４との合金層６ａに起因するコンタクト抵抗の
増大を防止することができる。
［発明の効果］
以上詳述したように、この発明は反射防止膜あるいは突
起防止膜と金属配線とで形成される合金による配線間の
コンタクト抵抗の増大を防止することができる優れた効
果を発揮する。 。
起防止膜と金属配線とで形成される合金による配線間の
コンタクト抵抗の増大を防止することができる優れた効
果を発揮する。 。
第１図＜ａ＞（ｂ）（ｃ）（ｄ）は本発明を具体化した
半導体装置の製造工程図、 第２図（ａ）（ｂ）（ｃ）（ｄ）は本発明に関する従来
の製造工程図である。 図中、 ３は下層配線層、 ４は反射防止膜、 ６は下層配線、 ７は眉間絶縁膜、 ８はスルーホール、 ９は上層配線、 １０は開口部である。 第１図 （ｂ） （ｃ） （ｄ） 第２図 従来のｍｌ造工程図 （ａ） （ｃ） （ｄ）
半導体装置の製造工程図、 第２図（ａ）（ｂ）（ｃ）（ｄ）は本発明に関する従来
の製造工程図である。 図中、 ３は下層配線層、 ４は反射防止膜、 ６は下層配線、 ７は眉間絶縁膜、 ８はスルーホール、 ９は上層配線、 １０は開口部である。 第１図 （ｂ） （ｃ） （ｄ） 第２図 従来のｍｌ造工程図 （ａ） （ｃ） （ｄ）
Claims (1)
- １、基板上に形成された下層配線層上に反射防止膜を形
成し、該下層配線層及び反射防止膜を同時にフォトエッ
チングして下層配線を形成し、該反射防止膜にスルーホ
ール形成位置で開口部を形成し、次いで基板全面に絶縁
膜を形成し、該絶縁膜に前記開口部の内側でスルーホー
ルを形成し、該絶縁膜上に上層配線をパターニングして
スルーホールで上下配線を接続することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13391489A JPH02312235A (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13391489A JPH02312235A (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02312235A true JPH02312235A (ja) | 1990-12-27 |
Family
ID=15116043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13391489A Pending JPH02312235A (ja) | 1989-05-26 | 1989-05-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02312235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0516279A2 (en) * | 1991-04-26 | 1992-12-02 | Mitsubishi Denki Kabushiki Kaisha | An interconnection structure of a semiconductor device and a method of manufacturing thereof |
| JPH0574951A (ja) * | 1991-09-18 | 1993-03-26 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56146253A (en) * | 1980-04-16 | 1981-11-13 | Hitachi Ltd | Semiconductor device |
| JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1989
- 1989-05-26 JP JP13391489A patent/JPH02312235A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56146253A (en) * | 1980-04-16 | 1981-11-13 | Hitachi Ltd | Semiconductor device |
| JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712140A (en) * | 1991-04-19 | 1998-01-27 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing interconnection structure of a semiconductor device |
| EP0516279A2 (en) * | 1991-04-26 | 1992-12-02 | Mitsubishi Denki Kabushiki Kaisha | An interconnection structure of a semiconductor device and a method of manufacturing thereof |
| JPH0529476A (ja) * | 1991-04-26 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置の配線接続構造 |
| US5313100A (en) * | 1991-04-26 | 1994-05-17 | Mitsubishi Denki Kabushiki Kaisha | Multilayer interconnection structure for a semiconductor device |
| US5475267A (en) * | 1991-04-26 | 1995-12-12 | Mitsubishi Denki Kabushiki Kaisha | Multilayer interconnection structure for a semiconductor device |
| JPH0574951A (ja) * | 1991-09-18 | 1993-03-26 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015652A (en) | Manufacture of flip-chip device | |
| JPH02312235A (ja) | 半導体装置の製造方法 | |
| JP2000183108A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3237904B2 (ja) | セラミック多層基板の製造方法 | |
| JPS6214095B2 (ja) | ||
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPS615550A (ja) | 半導体装置およびその製造方法 | |
| JPS63292653A (ja) | 半導体装置の製造方法 | |
| JPS61137345A (ja) | 半導体装置の製造方法 | |
| JPS6079746A (ja) | 半導体装置及びその機能変更方法 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| KR100205312B1 (ko) | 리페어 퓨즈 제조방법 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPH05144814A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03123059A (ja) | 半導体装置 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS6079720A (ja) | スル−ホ−ルの形成方法 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0341717A (ja) | 半導体装置の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| JPH069314B2 (ja) | 薄膜多層配線基板の製造方法 | |
| JPH0342835A (ja) | 半導体装置の製造方法 |