JPH09232233A - 上部層を縮小する中間層リソグラフィ法 - Google Patents

上部層を縮小する中間層リソグラフィ法

Info

Publication number
JPH09232233A
JPH09232233A JP18516096A JP18516096A JPH09232233A JP H09232233 A JPH09232233 A JP H09232233A JP 18516096 A JP18516096 A JP 18516096A JP 18516096 A JP18516096 A JP 18516096A JP H09232233 A JPH09232233 A JP H09232233A
Authority
JP
Japan
Prior art keywords
photoresist
layer
polysilicon
etching
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18516096A
Other languages
English (en)
Inventor
Robert Kraft
クラフト ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09232233A publication Critical patent/JPH09232233A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 中間層を使用して、リソグラフィ寸法以下の
微細パターンを定義する方法を得る。 【解決手段】 リソグラフィによってパターン化された
フォトレジスト(211,212)を等方的、または部
分的に等方的なエッチングによって縮小させ、エッチス
トップとしてもあるいはダミー層としても機能する埋め
込み反射防止被覆を備えた縮小した線幅のパターン化さ
れたフォトレジスト(213,214)を形成する。縮
小した線幅パターン(213,214)が、ポリシリコ
ン(206)、金属、または絶縁体、あるいは強誘電体
等の下層材料の、次に続く異方性エッチングのためのエ
ッチマスクを提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体電子デバイス
に関するものであり、更に詳細にはそのようなデバイス
を作製する方法に関する。
【0002】
【従来の技術】高いデバイス密度の半導体集積回路は、
電界効果トランジスタ(FET)の短いチャンネルやバ
イポーラートランジスタの小面積のエミッター、あるい
はデバイス間の狭い相互接続など、最小寸法の構造を要
求する。そのようなポリシリコンまたは金属でできた構
造を作製するためには、望みの構造パターンを含むレチ
クルを通してフォトレジストを露光することによって、
ポリシリコンまたは金属層の上に取り付けられたフォト
レジスト層中にそのような構造の配置を定義する工程を
含むのが一般的である。フォトレジストの露光および現
像の後、パターニングされたフォトレジストをエッチマ
スクとして、下層のポリシリコンや金属の層が異方性エ
ッチングされる。従って、ポリシリコンや金属の最小線
幅はフォトレジスト中に生成できる最小線幅に等しくな
る。現状の光学的ステッパーは波長365nmの光(そ
の光を発生するために使用される高圧水銀アークランプ
中の対応する発光ラインに倣ってI線と呼ばれる)を用
いてフォトレジストを露光するので、I線を使用したリ
ソグラフィではフォトレジスト中に約0.30μm以下
のパターン線幅を約0.01μm以下の標準偏差で以て
生成することは満足にできない。
【0003】
【発明の解決しようとする課題】図1aないし図1cは
リソグラフィ寸法よりも小さい(サブリソグラフィック
な)ポリシリコンゲート構造を形成するための既知の方
法を示しており、それは、ポリシリコン層上のフォトレ
ジストを最小形状にパターニングすること(図1a)、
前記フォトレジストを等方的にエッチングして線幅を縮
小させること(図1b)、および縮小された線幅を有す
るフォトレジストをエッチマスクとしてポリシリコンを
異方性エッチングすること(図1c)を含んでいる。こ
の方法にはポリシリコンの汚染等の問題がある。
【0004】ポリシリコンゲートを異方性エッチするた
めにフォトレジストマスクを使用することは、エッチン
グの後にポリシリコンゲートの端部に硬化したフォトレ
ジストの残留リッジ(ridge)が残る原因となり得
る。ポリシリコンのエッチング中にプラズマエッチング
の元素種がフォトレジスト側壁を硬化させ、引き続く酸
素プラズマによるフォトレジスト剥離工程でもリッジは
完全に除去できない(図1d)。更に、このリッジを剥
離するために別個の湿式エッチングを施すことはできる
が、修正が必要な場合に不十分な対応しかとれなく完全
ではない。リッジが残存していると、それは後の加熱処
理の間に炭素化し、自己整合的なゲートシリサイド化
(siliication)工程においてチタンシリサ
イド(TiSi2 )の形成を妨害する。従って、簡単な
工程でフォトレジスト残滓を完全に除去することが問題
である。
【0005】
【課題を解決するための手段】本発明は、エッチすべき
材料とフォトレジストとの間に中間層を使用し、リソグ
ラフィによって定義されたフォトレジストパターンまた
は前記中間層のいずれかの横方向エッチングを利用した
線幅の縮小を併用してサブリソグラフィックなパターン
を供給する。前記中間層は、まず(1)フォトレジスト
露光に関する反射防止層として機能し、(2)後に続く
横方向エッチングに関してはエッチストップ層あるいは
ダミー(sacrifical)層として機能し、そし
て(3)硬化したフォトレジスト残滓の除去に関しては
リフトオフ層として機能する。
【0006】本発明の特長は、サブリソグラフィックな
パターンを生成し、フォトレジスト除去を完全に行う簡
便な方法を提供できることである。
【0007】図面は分かり易くするために、理解の手助
けとなるようなものにしてある。
【0008】
【発明の実施の形態】
<概略>サブリソグラフィックなパターンを生成する本
発明の好適実施例の方法は、パターニングすべき材料と
フォトレジストとの間に中間層を挿入し、そして次のよ
うな工程を使用する。まずフォトレジスト中に最小線幅
でパターンを露光および現像し、次にフォトレジストま
たは中間層、あるいは両者を横方向に(すなわち、等方
的に)除去して中間層を最小寸法以下の線幅にまで均一
的に縮小させ、次にそれをパターニングすべき材料のた
めのエッチマスクとする。この中間層は、(1)フォト
レジスト露光中の反射防止層としての機能、(2)後に
続く横方向除去における下層の材料層を保護するための
エッチストップまたはダミー層としての機能、および/
または(3)材料がパターニングされた後のエッチ残滓
のリフトオフ層としての機能を提供する。
【0009】このサブリソグラフィックなパターニング
および残滓リフトオフはポリシリコン、金属、絶縁体、
強誘電体等々の材料に対して適用できる。サブリソグラ
フィックなパターンは、集積回路の相互接続線幅やゲー
ト長のような最小寸法の対象物を定義する。
【0010】
【実施例】
<第1好適実施例>図2a−hは、ゲートレベルのポリ
シリコンエッチングのためのマスクを作製するために用
いることのできる、第1の好適実施例のフォトレジスト
パターニング方法を示している。特に、(100)面方
位を有する単結晶シリコン基板202からスタートして
いるが、この基板は、デバイス作製のためのp形および
n形にドープされた両ウエル領域を含むのが一般的であ
り、更に、分離用の酸化物203、典型的には厚さ6−
10nmのゲート酸化物204、および典型的には厚さ
300−500nmで、ドープされた、または未ドープ
の、あるいは部分的にドープされたゲートレベルポリシ
リコン層206が含むことができる。この後、プロセス
は次のような工程で続く。
【0011】(1)ポリシリコン206の上に55nm
厚の窒化チタン(TiN)層208をスパッタ堆積させ
る。TiN層208はI線リソグラフィのための埋め込
み反射防止被覆(”BARC”)として機能する。すな
わち、TiNは波長365nmの光を強く吸収する。T
iNあるいは何らかのその他のBARC無しでは、下層
のポリシリコン206が上を覆うフォトレジストを通過
した露出光を反射して干渉が起こり、その結果、フォト
レジストの厚さが分離酸化物203等の突出部上で変化
しているため、フォトレジストの露出程度が場所に依っ
て変化することになる。
【0012】(2)TiNのBARC208上におよそ
1μm厚のI線用フォトレジスト層210をスピン塗布
する。層210の厚さは下層の表面形状に依存する。I
線フォトレジストはアジド増感剤を含む環化されたポリ
イソプレンポリマーを含むものでよい。もし必要なら
ば、ソフトベーク(softbake)のフォトレジス
ト210を使用する。図2aの断面図および図2bの平
面図を参照されたい。
【0013】(3)I線リソグラフィシステムによって
フォトレジスト210を露光し、最小線幅0.33μm
のパターンを定義する。次に、露光されたフォトレジス
ト210を現像しベークして、図2cおよび図2dに断
面図および平面図を示したように、パターニングされた
フォトレジスト部分211および212を得る。”W”
と記された幅は例えば0.33μmの最小線幅である。
図2c−dを参照されたい。図2dは平面図であり、図
2cはそのC−Cに沿って取った断面図である。
【0014】(4)フォトレジストパターン211−2
12からΔWを除去するための等方的エッチングを施し
て、フォトレジストパターン213−214を得る。但
し、このエッチはTiN208に関してはほとんどエッ
チしない。この等方的エッチは1.5mTorrの圧力
における80%のヘリウムと20%の酸素によるプラズ
マエッチでよく、これはフォトレジストを160nm/
分の速度で除去する。従って、15秒間のエッチングに
よってフォトレジストが0.04μm除去され、0.3
3μmの線幅が0.25μmの線幅にまでなる。図2e
−fを参照されたい。そこには実線でW−2ΔWの線幅
を定義しているエッチ後のフォトレジストパターン21
3−214が示され、破線でWの線幅を定義している元
のフォトレジストパターン211−212が示されてい
る。
【0015】(5)TiN208の露出部分を除去する
ために異方性エッチングが施され、ポリシリコン206
をエッチするためのエッチマスクが完成する。6mTo
rrの圧力における塩素を含むヘリコン(helico
n)型プラズマエッチャーはTiNを約200nm/分
の速度でエッチし、そのためおよそ15秒間のエッチン
グによって露出したTiNが除去され、TiN部分21
7−218が残される。このエッチングはまた、ポリシ
リコンも同じ程度の速度でエッチするが、ポリシリコン
206はいずれ次に異方性エッチングでエッチされるの
であるからポリシリコン206中でエッチングを停止さ
せることは重要な問題ではない。図2g−hは下層のT
iN部分217−218を覆う最終的なフォトレジスト
パターン213−214を示しており、それはポリシリ
コン206の異方性エッチングに用いられるための、W
−2ΔWの最小線幅を有するマスクを形成している。
【0016】次に、フォトレジストパターン213−2
14をエッチマスクとして用い、約6mTorr圧にお
けるCl2 、HBr、およびHe/O2 (80%/20
%)の混合ガスからのヘリコン励起されたプラズマで以
てポリシリコン206の異方性エッチングが進行する。
このBrは異方性を保証するための側壁パッシベーショ
ン効果を提供している。Cl2 /HBr/He−O2
ラズマはポリシリコンを酸化物よりも約300倍高速に
エッチし、酸化物204上で過剰エッチングが起こって
も最小量の酸化物を除去するだけである。図3を参照。
最終的な酸素プラズマがフォトレジストを剥離し、塩素
プラズマまたはSC1リンス(NH4 OH+H2 2
2 O溶液)が、ポリシリコンおよび露出したゲート酸
化物のいずれにも影響を与えないで、エッチ後のポリシ
リコンからTiNを剥離する。
【0017】<第2好適実施例>図4a−dは、これも
ゲートレベルのポリシリコンエッチングのマスクを作製
するために使用できる、第2の好適実施例のフォトレジ
ストパターニング方法を示している。特に、ここでも分
離用酸化物403、厚さ6nmのゲート酸化物、厚さ4
00nmのゲートレベルポリシリコン層406を備えた
(100)面方位の単結晶シリコン基板402からスタ
ートする。以下の工程でプロセスが進行する。
【0018】(1)ポリシリコン406上へ200nm
厚の有機BARC層408をスピン塗布する。すなわ
ち、有機BARC層408は波長365nmの光を強く
吸収する。有機BARC408は染料基(dye gr
oup)を付加されたポリマーでよく、それはポリマー
ボンドに変化を与えることなく吸収を提供できるもの
で、例えばポリアミック(polyamic)酸ポリマ
ーやコポリマーでよい。既に述べたように、何らかのB
ARCが無ければ下層のポリシリコン406は上を覆う
フォトレジスト410を通過してきた露出光を反射して
干渉が起こり、その結果、フォトレジストの厚さが変化
しているので、フォトレジストの露光程度が場所に依存
することになる。
【0019】(2)BARC層408上へおよそ1μm
厚のフォトレジスト層410をスピン塗布する。層41
0の厚さは下層の表面形状に依存する。断面図を示す図
4aを参照。
【0020】(3)I線リソグラフィシステムによって
フォトレジスト410を露光し、最小線幅0.30μm
を持つパターンを定義する。次に、フォトレジストを現
像しベークして、図4bに示すようにパターニングされ
たフォトレジスト部分411および412を得る。”
W”と記された幅は例えば0.30μmの最小線幅であ
る。
【0021】(4)平行平板型のプラズマエッチャーの
中で25−75mTorrの圧力のCHF3 /CF4
2 またはCHF3 /O2 の混合物を用いてエッチング
を行い、BARC層408の露出部分を異方的に除去す
る。このエッチングによってフォトレジストも異方的に
除去されるが、そのエッチ速度はCHF3 とCF4 との
比率に依存する。CHF3 とO2 の混合物はフォトレジ
スト(イソプレンのポリマーをベースとしている)を、
それがBARCを除去するのとほとんど同じ速度で除去
する。他方、CF4 とO2 はフォトレジストを高速に除
去することはしない。図5はガスの混合比の関数として
フォトレジスト対BARCのエッチ速度比率を表してい
る。すなわち、ガスの混合比を選ぶことによってBAR
Cのエッチング中に、ΔWを0から200nmまでの所
望の大きさに制御しながらフォトレジストパターン41
1−412のΔWを除去することができ、それにより線
幅W−2ΔWを持つフォトレジストパターン413−4
14を得ることができる。例えば、リソグラフィで定義
された線幅0.30μmは、もしフォトレジストの横方
向のエッチ速度がBARCの縦方向のエッチ速度の約1
/10であれば、BARCを過剰エッチして除去する間
に0.25μmにまで縮小させることができる。横方向
および縦方向のエッチングの様子を示す図4cと、ポリ
シリコン406のエッチングに使用するための線幅W−
2ΔWのマスクを定義するエッチ後のフォトレジストパ
ターン413−414を示す図4dを参照されたい。
【0022】ポリシリコン406のエッチングはこの
後、フォトレジストパターン413−414をマスクと
し、SF6 とHBrの混合ガスから得られるプラズマを
用いて進行する。Brは異方性エッチングのための側壁
パッシベーションを提供する。更に、工程(4)のBA
RCエッチは図4dに示すようにBARC側壁上へ材料
450を堆積させる。そしてポリシリコンのエッチング
中に、この側壁材料は図6に示すように形成されつつあ
るポリシリコン側壁を下方へ移動して側壁の底面におけ
るマイクロ・トレンチング(microtrenchi
ng)を制限する。Cl2 /HBr/He−O2 プラズ
マはポリシリコンを酸化物よりも約300倍も高速にエ
ッチし、酸化物404上での過剰エッチは酸化物のほん
の少量を除去するのみであるから、この混合物を用いた
プラズマエッチを用いて仕上げの過剰エッチを行う。最
後の酸素プラズマがパターン化されたフォトレジストと
BARCを剥離する。
【0023】各種の異方性ポリシリコンエッチはそれぞ
れに固有の異なる量の線幅縮小をもたらす。従って、第
2の好適実施例を使用して、BARCエッチ混合ガスを
調節することによってポリシリコンのエッチングを補償
することができ、それによって全体的な線幅の縮小(B
ARCエッチによるフォトレジスト線幅の縮小にポリシ
リコンのエッチによる線幅の縮小を加えたもの)を一定
に保つことができる。
【0024】<第3好適実施例>第3の好適実施例で
も、金属のエッチングに関して異方性エッチが用いられ
て、TiN反射防止被覆で以てフォトレジストマスクの
最小線幅を縮小させることが行われている。特に、アル
ミニウム相互接続は、拡散障壁となりまたエレクトロマ
イグレーションを抑制するように働くTiNのクラッデ
ィング(cladding)を有することがしばしばあ
る。図7aは絶縁されたゲート704と、ゲート704
を持つFETのソース/ドレインへつながるように下方
へ延びたタングステン充填されたビア708を有する平
坦化された酸化物絶縁体706と、更にはTiNの層7
10と714とでクラッディングされたアルミニウム層
712を備えたシリコン基板702を示している。
【0025】次に、フォトレジスト720をスピン塗布
し、マスクを使用してI線光で線幅Wのパターンに露光
する。上部TiNクラッディング714が反射防止被覆
の役目をする。フォトレジスト720を現像し、次に上
部TiNクラッディング714をエッチストップとして
酸素プラズマエッチを施して、パターン化されたフォト
レジスト720の線幅をW−Δ2Wへ縮小させる。パタ
ーン化されたフォトレジストの縮小の様子を示す図7b
を参照。
【0026】次に、塩素をベースとする異方性エッチン
グを施して、パターン化されたフォトレジスト720で
マスクされていないTiN714、Al712、および
TiN710を除去する。酸素プラズマによって、パタ
ーン化されたフォトレジスト720を剥離する。この場
合、構造用のTiN層714は埋め込まれた反射防止被
覆およびフォトレジスト線幅縮小エッチストップとして
も機能する。
【0027】<第4好適実施例>図8a−dはこれもゲ
ートレベルのポリシリコンエッチングのためのマスクを
作製するために使用できる第4の好適実施例の方法を示
している。特に、ここでも(100)面方位の単結晶シ
リコン基板802からスタートしている。この基板も分
離用酸化物803、厚さ6nmのゲート酸化物804、
および厚さ400nmのゲートレベルポリシリコン層8
06を備えている。プロセスは次のような工程で進行す
る。
【0028】(1)ポリシリコン806上へ、I線BA
RCとして働く200nm厚のTiN層808を堆積さ
せる。TiNの堆積は、N2 プラズマ中でTiのスパッ
タを行うことによってもあるいはTiNをスパッタして
もよい。既に述べたように、BARC808は、さもな
ければフォトレジストの厚さが変化することのために場
所に依存したフォトレジスト露光程度の原因となる被覆
フォトレジスト中での反射性の干渉効果を制限する。
【0029】(2)BARC層808上へおよそ1μm
厚のフォトレジスト層810をスピン塗布する。層81
0の厚さは下層の表面形状に依存する。断面図を示す図
8aを参照。
【0030】(3)フォトレジスト810をI線リソグ
ラフィシステムによって露光し、最小線幅0.30μm
を持つパターンを定義する。次にフォトレジストを現
像、ベークして図8bに示すようにパターン化されたフ
ォトレジスト部分811および812を得る。”W”と
記された幅は例えば0.30μmの最小線幅である。
【0031】(4)異方性エッチングを施してBARC
層808の露出部分を除去する。図8cを参照。TiN
のBARCに対して、6mTorrの圧力の塩素を含む
ヘリコン型のプラズマエッチャーはTiNを約200n
m/分の速度でエッチする。従って、およそ60秒間の
エッチでBARC部分821−822から露出したTi
Nが除去される。このエッチはまた、ほぼ同じ速度でポ
リシリコンをもエッチするが、ポリシリコン806は工
程(6)において異方性エッチされるのであるから、ポ
リシリコン806でエッチングを停止させることはさほ
ど重要な問題ではない。
【0032】(5)時間を決めた等方的なエッチングを
施してBARC821−822の約0.025μmを横
方向に除去することによって、最小線幅0.25μmの
狭いBARC部分823−824を形成する。最小線幅
W−2ΔWを示す図8dを参照。TiNのBARCに対
する等方的なエッチングは薄めたH2 2 の湿式エッチ
でよく、その場合TiNは約5nm/分の速度でエッチ
されるので、これは5分間のエッチングになる。上を覆
うフォトレジスト811−812がエッチャントに曝さ
れるBARCの量を制限するので、それによって近接効
果が大幅に漸減して、ウエハ全面に亘ってBARCの横
方向での0.025μmの均一な除去が保証されること
に注目されたい。同様に、等方的なプラズマエッチング
を用いることもできる。狭くなったBARC823−8
24はポリシリコン806の異方性エッチングのために
用いることのできる、W−2ΔWの最小線幅を持つ最終
的なエッチマスクを形成する。
【0033】(6)まず酸素プラズマによって上を覆っ
ているフォトレジスト811−812を剥離し、次にB
ARC823−824をエッチマスクとしてポリシリコ
ン806を異方性エッチングする。BARC823−8
24の厚さは、何らかの非選択的な異方性ポリシリコン
エッチの使用を可能にするものであることに注目された
い。すなわち、プラズマエッチはもしそれがポリシリコ
ンを少なくともBARCの2倍の速度で除去するのであ
れば、BARC除去のために利用できる。図8eを参
照。最後に、BARCを剥離して、サブリソグラフィッ
クにパターニングされたポリシリコンが残される。
【0034】フォトレジストがBARCを除去すること
なしに除去できるのであれば、有機BARCを使用する
ことも可能であることに注目されたい。
【0035】<第5好適実施例>図9a−dはこれもこ
れまで述べた好適実施例の線幅縮小方法の任意のものと
一緒に、あるいは単独で使用できる第5の好適実施例の
方法を示している。第5の好適実施例は次に述べる工程
に従ってフォトレジスト残存物あるいは上を覆っている
フォトレジストを除去するためのリフトオフとして中間
層(多分BARC)を使用する。
【0036】(1)300nm厚のポリシリコン906
を覆う50nm厚のTiN中間層部分917−918の
上にパターニングされたフォトレジスト911−912
を有する構造からスタートする。このTiNはフォトレ
ジストのパターニングのためのBARCとして働き、オ
プションとしてフォトレジスト911−912は図2g
の構造と類似なように等方的にエッチされて線幅を縮小
されていてもよい。図9aを参照。
【0037】(2)フォトレジスト911−912およ
びTiN917−918をエッチマスクとして、Clお
よびBrをベースとするプラズマによってポリシリコン
906を異方性エッチする。このエッチプラズマはま
た、フォトレジスト911−912の側壁から硬化した
フォトレジスト部分913−914を形成する。図9b
を参照。
【0038】(3)SC1(29%のNH4 OHを1
と、30%のH2 2 を1と、H2 Oを6)等の溶液に
TiN917−918を溶かす。これはまた硬化した側
壁部分913−914に沿ってフォトレジスト911−
912をリフトオフする。図9cを参照。オプションと
して、TiN917−918の溶解の前に、フォトレジ
スト911−912を酸素プラズマで灰化(アッシン
グ)し、次にTiN917−918を溶解させることも
できる。この事前の灰化はTiN917−918の別の
表面を露出させて迅速な溶解を促し、それでもなお酸素
プラズマが除去し損ねた硬化側壁部分913−914の
リフトオフを可能にする。フォトレジストのアッシング
の後、TiNの溶解の前の構造を示す図9dを参照。
【0039】中間層917−918は有機BARC層で
もよく、そして有機溶媒によるBARCの溶解を伴った
同じ工程をたどることによって、本方法は硬化した側壁
部分913−914をリフトオフすることを可能にす
る。しかし、有機BARC側壁もまた硬化する可能性が
あり、そのため溶解には使用されるBARCのタイプに
適した特別なものを必要とする。更に、硬化した側壁の
リフトオフのためにフォトレジストの下側に中間層を使
用することは、第3の好適実施例と同じように、金属レ
ベルのエッチングにも適用でき、絶縁体を貫通するビア
のエッチングにも適用できる。
【0040】<修正と変形>本発明の好適実施例はいろ
んな形に変形できて、しかもなお、埋め込み反射防止被
覆として、線幅縮小のダミー層またはエッチストトップ
として、更には上を覆うフォトレジストまたは残滓やそ
の他の材料のリフトオフとして機能する中間層の利用と
いう特長のうちの1つまたは複数のものを保有している
ことができる。
【0041】例えば、第1、第2、および第3の好適実
施例のフォトレジストは、エッチングがBARCに関し
て十分選択的であるならば、エッチマスクとして使用さ
れる、剥離されパターニングされたBARCのみでも構
わない。フォトレジスト線幅を縮小させる等方的なエッ
チングは、十分なフォトレジストが残っていれば幾分異
方性であっても構わない。層の厚さと線幅、およびエッ
チの化学組成および条件はすべて変化させることができ
る。更に、好適実施例の説明はすべてI線リソグラフィ
を使用するとしたが、同じ、あるいは異なるフォトレジ
ストと反射防止被覆で以て、他の露光波長を使用しても
同じ方式が有効に働く。更に、単一ウエハのヘリコン型
のプラズマエッチャーやその他の型のプラズマエッチャ
ー、バッチ式のRIE、ECR、RIEおよび誘導性結
合方式のプラズマなどの変形が可能である。
【0042】以上の説明に関して更に以下の項を開示す
る。 (1)リソグラフィの方法であって、次の工程、(a)
パターニングすべき底部層を供給すること、(b)前記
底部層を覆って中間層を形成すること、(c)前記中間
層を覆って放射に敏感な上部層を形成すること、(d)
前記上部層を放射で以てパターニングしてパターン化さ
れた上部層を形成すること、(e)前記パターン化され
た上部層を等方的に縮小して、縮小されたパターン化さ
れた上部層を形成すること、(f)前記縮小したパター
ン化された上部層をマスクとして使用して、前記中間層
の一部を除去し、パターン化された中間層を形成するこ
と、および(g)前記パターン化された中間層を少なく
ともマスクの一部として使用して、前記底部層の一部を
除去すること、を含む方法。
【0043】(2)第1項記載の方法であって、(a)
前記中間層がTiNを含んでおり、そして(b)前記上
部層がフォトレジストを含んでいる方法。
【0044】(3)第2項記載の方法であって、(a)
前記等方的な縮小がプラズマエッチングによって行わ
れ、そして(b)前記中間層の一部の除去が異方性プラ
ズマエッチングによって行われる方法。
【0045】(4)第3項記載の方法であって、(a)
前記底部層がポリシリコンであり、そして(b)前記底
部層の一部の除去が異方性プラズマエッチングによって
行われる方法。
【0046】(5)サブリソグラフィックなパターニン
グを行う方法であって、次の工程、(a)パターニング
すべき底部層を供給すること、(b)前記底部層を覆っ
て、第1の波長の放射を吸収する埋め込み反射防止被覆
(BARC)層を形成すること、(c)前記BARC層
を覆って、前記第1の波長を持つ放射によって露光可能
なフォトレジスト層を形成すること、(d)前記フォト
レジスト層を前記第1の波長を含む放射で以てパターニ
ングして、最小線幅Wを持つフォトレジストの第1のパ
ターン化された層を形成すること、(e)前記第1のパ
ターン化された層をエッチングし、前記第1のパターン
化された層のすべての表面から前記BARC層の表面に
沿った方向にΔWの量を除去して、最小線幅W−2ΔW
を持つフォトレジストの第2のパターン化された層を形
成すること、(f)前記第2のパターン化された層をエ
ッチマスクとして使用して、前記BARC層を異方性エ
ッチングし、パターン化されたBARC層を形成するこ
と、および(g)前記第2のパターン化された層および
パターン化されたBARC層をエッチマスクとして使用
して、前記底部層を異方性エッチングすること、を含む
方法。
【0047】(6)等方的、または部分的に等方的なエ
ッチングによって、リソグラフィによってパターン化さ
れたフォトレジスト211,212が縮小されて、エッ
チストップとしてもあるいはダミー層としても機能する
埋め込み反射防止被覆を備えた縮小した線幅のパターン
化されたフォトレジスト213,214が供給される。
縮小した線幅パターン213,214は、ポリシリコン
206、金属、または絶縁体、あるいは強誘電体等の下
層材料の、次に続く異方性エッチングのためのエッチマ
スクを提供する。
【関連出願へのクロスリファレンス】以下の、同時譲渡
され、出願された米国特許出願は関連事項を開示してい
る: 年 月 日付けの出願番号第 号および 年 月 日付けの出願番号第 号。
【図面の簡単な説明】
【図1】aないしdはサブリソグラフィックなパターン
を形成する既知の方法。
【図2】aないしhはフォトレジストパターニングの第
1の好適実施例の方法を示す断面図および平面図。
【図3】第1の好適実施例を用いて異方性エッチングを
施した後の断面図。
【図4】aないしdはフォトレジストをパターニングす
るための第2の好適実施例の方法。
【図5】エッチングの選択性を示すグラフ。
【図6】ポリシリコンのエッチング。
【図7】aないしbは第3の好適実施例の方法を示す断
面図。
【図8】aないしeは第4の好適実施例の方法を示す断
面図。
【図9】aないしdは第5の好適実施例の方法を示す断
面図。
【符号の説明】
202 シリコン基板 203 分離酸化物 204 ゲート酸化物 206 ポリシリコン層 208 TiN層 210 フォトレジスト層 211 パターン化されたフォトレジスト 212 パターン化されたフォトレジスト 213 フォトレジストパターン 214 フォトレジストパターン 217 TiN部分 218 TiN部分 402 シリコン基板 403 分離用酸化物 404 ゲート酸化物 406 ポリシリコン層 408 BARC層 410 フォトレジスト層 411 パターン化されたフォトレジスト部分 412 パターン化されたフォトレジスト部分 413 フォトレジストパターン 414 フォトレジストパターン 450 堆積物 702 シリコン基板 704 絶縁ゲート 706 酸化物絶縁体 708 ビア 710 TiNクラッド層 712 アルミニウム層 714 TiNクラッド層 720 フォトレジスト層 802 シリコン基板 803 分離酸化物 804 ゲート酸化物 806 ポリシリコン層 808 TiN層 810 フォトレジスト層 811 パターン化されたフォトレジスト部分 812 パターン化されたフォトレジスト部分 821 BARC部分 822 BARC部分 823 狭められたBARC部分 824 狭められたBARC部分 906 ポリシリコン 911 パターン化されたフォトレジスト 912 パターン化されたフォトレジスト 913 硬化したフォトレジスト部分 914 硬化したフォトレジスト部分 917 TiN中間層部分 918 TiN中間層部分

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 リソグラフィの方法であって、次の工
    程、 (a)パターニングすべき底部層を供給すること、 (b)前記底部層を覆って中間層を形成すること、 (c)前記中間層を覆って放射に敏感な上部層を形成す
    ること、 (d)前記上部層を放射で以てパターニングしてパター
    ン化された上部層を形成すること、 (e)前記パターン化された上部層を等方的に縮小し
    て、縮小されたパターン化された上部層を形成するこ
    と、 (f)前記縮小したパターン化された上部層をマスクと
    して使用して、前記中間層の一部を除去し、パターン化
    された中間層を形成すること、および (g)前記パターン化された中間層を少なくともマスク
    の一部として使用して、前記底部層の一部を除去するこ
    と、を含む方法。
JP18516096A 1995-07-14 1996-07-15 上部層を縮小する中間層リソグラフィ法 Pending JPH09232233A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115495P 1995-07-14 1995-07-14
US001154 1995-07-14

Publications (1)

Publication Number Publication Date
JPH09232233A true JPH09232233A (ja) 1997-09-05

Family

ID=21694654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18516096A Pending JPH09232233A (ja) 1995-07-14 1996-07-15 上部層を縮小する中間層リソグラフィ法

Country Status (4)

Country Link
EP (1) EP0753763A1 (ja)
JP (1) JPH09232233A (ja)
KR (1) KR100434132B1 (ja)
TW (1) TW419617B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350181B2 (en) 2003-03-26 2008-03-25 Kabushiki Kaisha Toshiba Set of masks, method of generating mask data and method for forming a pattern

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965461A (en) * 1997-08-01 1999-10-12 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using a spin-on barc
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5286608A (en) * 1992-05-18 1994-02-15 Industrial Technology Research Institute TiOx as an anti-reflection coating for metal lithography
US5439847A (en) * 1993-11-05 1995-08-08 At&T Corp. Integrated circuit fabrication with a raised feature as mask
US5525542A (en) * 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350181B2 (en) 2003-03-26 2008-03-25 Kabushiki Kaisha Toshiba Set of masks, method of generating mask data and method for forming a pattern
US8091046B2 (en) 2003-03-26 2012-01-03 Kabushiki Kaisha Toshiba Set of masks, method of generating mask data and method for forming a pattern
US8312396B2 (en) 2003-03-26 2012-11-13 Kabushiki Kaisha Toshiba Set of masks, method of generating mask data and method for forming a pattern

Also Published As

Publication number Publication date
KR100434132B1 (ko) 2004-09-08
TW419617B (en) 2001-01-21
EP0753763A1 (en) 1997-01-15

Similar Documents

Publication Publication Date Title
KR100420910B1 (ko) 중간층리소그래피
US5804088A (en) Intermediate layer lithography
US6362111B1 (en) Tunable gate linewidth reduction process
US6136679A (en) Gate micro-patterning process
US20060205223A1 (en) Line edge roughness reduction compatible with trimming
KR100434133B1 (ko) 중간층리쏘그래피
US4758305A (en) Contact etch method
US20060205224A1 (en) Large-scale trimming for ultra-narrow gates
KR100277150B1 (ko) 반도체 장치 제조 방법
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US5438006A (en) Method of fabricating gate stack having a reduced height
JP2000091318A (ja) 半導体装置の製造方法
US6900139B1 (en) Method for photoresist trim endpoint detection
JPH0845906A (ja) パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
US20070161255A1 (en) Method for etching with hardmask
KR100551071B1 (ko) 반도체소자 제조방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
JP3516653B2 (ja) 半導体装置の製造方法
US6686129B2 (en) Partial photoresist etching
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
JP3032089B2 (ja) フォトマスク形成方法
JPH08153704A (ja) 半導体装置の製造方法
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR100281275B1 (ko) 반도체 소자의 다결정 실리콘 배선 제조방법
KR100816687B1 (ko) 패턴 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060619

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060623

A601 Written request for extension of time

Effective date: 20060925

Free format text: JAPANESE INTERMEDIATE CODE: A601

A602 Written permission of extension of time

Effective date: 20060928

Free format text: JAPANESE INTERMEDIATE CODE: A602

A02 Decision of refusal

Effective date: 20070302

Free format text: JAPANESE INTERMEDIATE CODE: A02