JPH08279488A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08279488A
JPH08279488A JP7080111A JP8011195A JPH08279488A JP H08279488 A JPH08279488 A JP H08279488A JP 7080111 A JP7080111 A JP 7080111A JP 8011195 A JP8011195 A JP 8011195A JP H08279488 A JPH08279488 A JP H08279488A
Authority
JP
Japan
Prior art keywords
layer
resist
pattern
etched
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7080111A
Other languages
English (en)
Inventor
Setsuo Suzuki
説男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7080111A priority Critical patent/JPH08279488A/ja
Publication of JPH08279488A publication Critical patent/JPH08279488A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 被エッチング層の位置別に、異なる膜厚の配
線層を形成し、また浅い接続孔形成位置の被エッチング
層下層を過剰にオーバーエッチングすることなく異なる
深さの接続孔を形成する。 【構成】 図1(a)〜(d)に示す第1工程にて、被
エッチング層としての絶縁層12上に、絶縁層12の位
置別に高低差を有する硬化レジスト15a、13aから
なるパターン16を形成する。次いで図1(e)〜
(g)に示す第2工程にて、硬化レジスト15a、13
aからなるパターン16をマスクにして絶縁層12をエ
ッチングし、異なる深さの接続孔18、19を形成す
る。なお、異なる膜厚の配線層を形成する場合は、被エ
ッチング層としての配線材料層の位置別に高低差を有す
るレジストからなるパターンをマスクにして、配線材料
層をエッチングすることにより得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置製造プロセ
スにおける配線層や接続孔の形成に好適な半導体装置の
製造方法に関するものである。
【0002】
【従来の技術】従来、半導体装置製造プロセスでは、一
般に配線層や接続孔を以下のようにして形成している。
配線層の形成では、まず図4(a)に示すように、絶縁
層51上に被エッチング層としての配線材料層52を形
成し、この上層に例えばネガ型のフォトレジスト膜(以
下、単にレジスト膜と記す)53を形成する。次いでレ
ジスト膜53上に露光用マスク55を設けた後、このマ
スク55を介してレジスト膜53を露光する。この露光
によって光が照射された箇所は、硬化したレジスト(以
下、硬化レジストと記す)53aとなる。
【0003】次に図4(b)に示すように、現像を行っ
て、硬化レジスト53aからなるパターン54を得る。
ここで言うパターン54とは、硬化レジスト53aによ
って形成される開口パターンを意味している。続いて、
図4(c)に示すようにこのパターン54をマスクとし
たエッチングにより配線材料層52をパターニングして
配線層56を得た後、硬化レジスト53aを除去する。
【0004】また接続孔の形成では、図5(a)に示す
ように、上面の高さ位置が高い配線層61aと低い配線
層61bとからなる配線層61上に、被エッチング層と
して表面が平坦な絶縁層62を形成し、この上層に例え
ばネガ型のレジスト膜63を形成する。その後、レジス
ト膜63上に露光用マスク65を設け、このマスク65
を介して絶縁層62を露光する。次に図5(b)に示す
ように、現像を行って、硬化レジスト63aからなるパ
ターン64を得る。ここで言うパターン64とは、レジ
スト63a自体のパターンを意味している。続いて図5
(c)に示すようにフォトレジスト膜53をマスクとし
たエッチングによって、下層の配線層61に到達する接
続孔66を絶縁層62に形成した後、図5(d)に示す
ように硬化レジスト63aを除去する。
【0005】ところで、近年、半導体装置製造分野で
は、半導体装置の高集積化に伴って設計ルールが縮小化
している。そしてこの縮小化に従って例えば配線層間の
距離が縮小することにより、配線層上に所望の被覆率で
かつ平坦な層間絶縁膜を形成することが困難になってき
ている。層間絶縁膜の被覆率を向上させ、なおかつこの
膜を平坦化するためには配線層の薄膜化が求められる。
しかしながらその一方で、配線層の幅の縮小に伴う配線
抵抗の上昇防止の点から配線層の厚膜化が求められてお
り、この結果、配線層の膜厚のマージンが狭くなってい
る。
【0006】
【発明が解決しようとする課題】配線層の膜厚のマージ
ンを広げるには、半導体装置の設計において、位置別に
配線層の膜厚を変えることが考えられる。ところが従来
の半導体装置の製造方法では、図4に示したように、膜
厚が同一の配線材料層52を同じエッチングレートでエ
ッチングするため、配線層56の膜厚を位置別に変化さ
せることがほとんど不可能である。
【0007】また半導体装置の設計上、図5に示したよ
うに下層の配線層61の上面の高さ位置が異なる場合、
深さの大きく異なる接続孔66を形成し、あるいはその
ような接続孔66を埋込むことが求められるが、従来の
半導体装置の製造方法では、絶縁層62に対するエッチ
ングレートが接続孔66によって変わることがないた
め、上面の高さ位置が高い配線層61aに通じる接続孔
66の形成に対しては図5(d)の矢印に示すごとく過
剰なオーバエッチングが必要となってしまう。したがっ
て、下層の配線層61を必要以上に厚膜化しなければな
らなくなる。本発明は上記課題を解決するためになされ
たものであり、被エッチング層の位置別に、異なる膜厚
の配線層を形成でき、また浅い接続孔形成位置の被エッ
チング層の下層を過剰にオーバーエッチングすることな
く異なる深さの接続孔を形成できる半導体装置の製造方
法を提供することを目的としている。
【0008】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、まず第1工程にて被エッチング層上に、被
エッチング層の位置別に高低差を有するレジストからな
るパターンを形成する。次いで第2工程にて、このレジ
ストからなるパターンをマスクにして被エッチング層を
エッチングする。なお、本明細書中においては、レジス
ト自体によって形成されたパターン、またはレジストに
よって形成された開口パターンの両者をいずれもレジス
トからなるパターンと記すこととする。
【0009】
【作用】被エッチング層の位置別に形成する高低差を有
するレジストからなるパターンにおいて、高いパターン
部分は低いパターン部分よりもレジストが厚く存在して
いる状態となってる。よって、例えば上記レジストから
なるパターンがレジストによって形成された開口パター
ンからなる場合、このパターンをマスクとして被エッチ
ング層をエッチングし、高いパターン部分(開口パター
ンであることから浅いパターン部分)がなくなった時点
を越えてエッチングを続ければ、高いパターン部分にお
ける被エッチング層のエッチング量は、低いパターン部
分(開口パターンであることから深いパターン部分)に
おけるそれよりも少なくなるため、被エッチング層の位
置別に異なる深さの孔が形成される。また上記レジスト
からなるパターンが、レジスト自体によって形成された
パターンからなる場合、これらパターンをマスクとして
被エッチング層をエッチングし、低いパターン部分がな
くなった時点を越えてエッチングを続ければ、位置別に
異なる膜厚のパターン層が形成される。
【0010】
【実施例】以下、本発明の半導体装置の製造方法の実施
例を図面に基づいて説明する。図1(a)〜(g)は第
1実施例を工程順に示す説明図であり、2つの異なる深
さの接続孔を形成する場合の例を示している。まず図1
(a)〜(d)に示す第1工程を行うが、これに先立
ち、本発明における被エッチング層を次のように形成す
る。
【0011】すなわち、図1(a)に示すように、下記
に示す条件のスパッタリングによって、基体(図示せ
ず)上にアルミニウム(Al)からなる配線材料層(図
示せず)を500nm程度の膜厚に形成した後、リソグ
ラフィおよびエッチングによって下層配線層11を形成
する。この下層配線層11は、上面の高さ位置が高い下
層配線層(以下、高い下層配線層と記す)11aと上面
の高さ位置が低い下層配線層(以下、低い下層配線層と
記す)11bとを有して構成されている。続いてCVD
法によって、下層配線層11上にプラズマテトラエトキ
シシラン(P−TEOS)からなる層間絶縁層(以下、
単に絶縁層と記す)12を500nm程度堆積する。そ
の後、絶縁層12の表面を平坦化し、本発明の被エッチ
ング層としての絶縁層12を得る。
【0012】スパッタリング条件; スパッタリングガス:Arガス ガス流量 :65sccm チャンバー内圧力(但し、上記流量のガスを流した場
合):2.0mTorr スパッタリング電力:15kW 基体温度 :300℃
【0013】この実施例では、このような絶縁層12
に、高い下層配線層11aに到達する300nm程度の
深さの接続孔18(以下、浅い接続孔18と記す)(図
1(g)参照)と、低い下層配線層11bに到達する5
00nm程度の深さの接続孔19(以下、深い接続孔1
9と記す)(図1(g)参照)とを以下に示す手順にて
形成する。
【0014】まず図1(a)に示すごとく絶縁層12上
に、ネガ型の第1のフォトレジスト膜(以下、単に第1
レジスト膜と記す)13を200nm程度の厚みに塗布
形成し、次いで第1レジスト膜13上に、深い接続孔1
9の平面形状に対応するパターンのみを有する第1露光
用マスク14を設ける。そして、第1露光用マスク14
を介して第1レジスト膜13を露光する。この露光で
は、第1レジスト膜13において、深い接続孔19の形
成位置に対応する部分のみに光が照射されず、それ以外
の部分は光が照射されて硬化したレジスト(以下、硬化
レジストと記す)13aとなる。その後、現像によっ
て、図1(b)に示すように光が照射されなかった部分
の第1レジスト膜13を除去する。
【0015】次いで図1(c)に示すごとく絶縁層12
上に、硬化レジスト13aを介してネガ型の第2のフォ
トレジスト膜(以下、単に第2レジスト膜と記す)15
を500nm程度の厚みに塗布形成する。このとき、第
1レジスト膜13が除去された部分を埋込む状態で第2
レジスト膜15を形成する。そして第2レジスト膜15
上に、浅い接続孔18の平面形状に対応するパターンと
深い接続孔19の平面形状に対応するパターンとを有す
る第2露光用マスク17を設けた後、上記の露光と同じ
条件で、第2露光用マスク17を介して第2レジスト膜
15を露光する。この露光では、第2レジスト膜15に
おいて、浅い接続孔18と深い接続孔19のそれぞれの
形成位置に対応する部分に光が照射されず、それ以外の
部分は光が照射されて硬化レジスト15aとなる。
【0016】その後、現像によって、図1(d)に示す
ように光が照射されなかった部分の第2レジスト膜15
を除去し、硬化レジスト15a、13aからなる高低差
を有するパターン16を得る。ここで言うパターン16
とは、硬化レジスト15a、13aの両者によって形成
された開口パターンおよび硬化レジスト13aのみによ
って形成された開口パターンを意味している。
【0017】次に、図1(e)〜(g)に示す第2工程
にて、上記パターン16をマスクとした絶縁層12のエ
ッチングを行う。このエッチング工程では、図1(f)
に示すようにパターン16のうち高いパターン部分(開
口パターンであることから浅いパターン部分)がなくな
った時点を越えてさらにエッチングを続ける。そして、
高い下層配線層11aに到達する浅い接続孔18と低い
下層配線層11bに到達する深い接続孔19とを形成す
る。このときのエッチング条件の一例を以下に示す。 エッチング条件; エッチングガス :CHF3 、CO ガス流量 :CHF3 /CO=60/240s
ccm 雰囲気圧力 :5.3Pa 高周波電力(RF):1.2kW 基体温度 :−30℃ オーバーエッチング:30%
【0018】そしてアッシング処理などによって、エッ
チング除去されずに残っている硬化レジスト15a、1
3aを除去する。
【0019】上記実施例では、異なるパターンを有する
第1露光用マスク14、第2露光用マスク17を用い、
第1露光用マスク14に対して第1レジスト膜13の形
成および露光・現像、第2露光用マスク17に対して第
2レジスト膜15の形成および露光、現像をそれぞれ行
うことにより、絶縁層12において浅い接続孔18、深
い接続孔19の形成位置別に露光量を変化させる。そし
て、浅い接続孔18の形成位置には硬化レジスト13a
のみを設け、深い接続孔19の形成位置には硬化レジス
ト15a、13aの両方を除去して、絶縁層12の位置
別に高低差を有するレジスト15a、13aからなるパ
ターン16を形成する。。
【0020】よって、パターン16をマスクとしたエッ
チングの際、浅い接続孔18の形成位置における絶縁層
12のエッチング量は、レジスト13aの存在によっ
て、深い接続孔19の形成位置におけるそれよりも少な
くなるので、ほぼ同時に下層配線層11a、11bにそ
れぞれ到達する状態で浅い接続孔18、深い接続孔19
が形成される。したがってこの実施例によれば、図5に
示した従来例のように浅い接続孔66形成位置の下層配
線層61aを過剰にオーバーエッチングすることなく、
絶縁層12の位置別に深さの異なる接続孔18、19を
形成することができる。
【0021】なお、上記実施例において、必要とされる
接続孔18、19の深さの変化には、第1レジスト膜1
3の膜厚などで対応することができる。また上記実施例
では、深さの異なる2つの接続孔18、19を形成した
場合について述べたが、多数の露光用マスクを用い、そ
のマスクごとにレジスト膜の形成および露光・現像を繰
り返し行うことにより、深さの異なる多数の接続孔を形
成できるのは言うまでもない。
【0022】次に、本発明の第2実施例を図2(a)〜
(g)を用いて説明する。この実施例では、上記実施例
と同様に、異なるパターンを有する露光用マスクを用い
て被エッチング層の位置別に高低差を有するレジストか
らなるパターンを形成し、エッチングすることにより2
つの異なる膜厚の配線層を形成する場合について述べ
る。まず図2(a)〜(d)に示す第1工程を行うが、
これに先立ち、本発明における被エッチング層を次のよ
うに形成する。
【0023】すなわち、図2(a)に示すように、基体
(図示せず)上に下層絶縁層21を形成し、次いで下記
に示す条件のスパッタリングによって、本発明の被エッ
チング層としてのAl−Cuからなる配線材料層22を
500nm程度の膜厚に形成する。 スパッタリング条件; スパッタリングガス:Arガス ガス流量 :65sccm チャンバー内圧力(但し、上記流量のガスを流した場
合):2.0mTorr スパッタリング電力:15kW 基体温度 :300℃
【0024】この実施例では、このような配線材料層2
2を後述のごとくエッチングして、膜厚の小さい配線層
28(以下、薄い配線層28と記す)(図2(g)参
照)と、膜厚の厚い配線層29(以下、厚い配線層29
と記す)(図2(g)参照)とを以下に示す手順にて形
成する。
【0025】まず図2(a)に示すごとく配線材料層2
2上に、ネガ型の第1レジスト膜23を200nm程度
の厚みに塗布形成し、次いで第1レジスト膜23上に、
薄い配線層28の平面形状に対応する開口パターンと厚
い配線層29の平面形状に対応する開口パターンとを有
する第1露光用マスク24を設ける。そして、第1露光
用マスク24を介して第1レジスト膜23を露光する。
この露光では、第1レジスト膜23において薄い配線層
28と厚い配線層29との形成位置に対応する部分に光
が照射され、その部分が硬化レジスト23aとなる。そ
の後、現像によって、図2(b)に示すように光が照射
されなかった部分の第1レジスト膜23を除去する。
【0026】次いで図2(c)に示すごとく配線材料層
22上に、硬化レジスト23aを覆う状態でネガ型の第
2レジスト膜25を500nm程度の厚みに塗布形成す
る。そして第2レジスト膜25上に、厚い配線層29の
平面形状に対応する開口パターンのみを有する第2露光
用マスク27を設けた後、上記の露光と同じ条件で、第
2露光用マスク27を介して第2レジスト膜25を露光
する。この露光では、第2レジスト膜25において、厚
い配線層29の形成位置に対応する部分にのみ光が照射
されて硬化レジスト25aとなる。
【0027】その後、現像によって、図2(d)に示す
ように光が照射されなかった部分の第2レジスト膜25
を除去し、硬化レジスト25a、23aからなる高低差
を有するパターン26を得る。ここで言うパターン26
とは、硬化レジスト25a、23aの両者、または硬化
レジスト23aのみによって形成されたパターンを意味
している。
【0028】次に、図2(e)〜(g)に示す第2工程
にて、上記パターン26をマスクとして配線材料層22
をエッチングする。このエッチング工程では、図2
(f)に示すようにパターン26のうちの低いパターン
部分がなくなった時点を越えてエッチングを続け、この
ことによって薄い配線層28と厚い配線層29とを形成
する。上記エッチング条件の一例を以下に示す。 エッチング条件; エッチングガス :BCl3 、Cl2 ガス流量 :BCl3 /Cl2 =60/90s
ccm 雰囲気圧力 :2Pa 高周波電力(RF):1.2kW
【0029】そして、アッシング処理などによって、エ
ッチング除去されずに残っている硬化レジスト25a、
23aを除去する。
【0030】上記実施例でも、異なるパターンを有する
第1露光用マスク24、第2露光用マスク27を用い、
第1露光用マスク24に対して第1レジスト膜23の形
成および露光・現像、第2露光用マスク27に対して第
2レジスト膜25の形成および露光、現像をそれぞれ行
うことにより、配線材料層22において薄い配線層2
8、厚い配線層29の形成位置別に露光量を変化させて
いる。そして、薄い配線層28の形成位置には硬化レジ
スト23aのみを設け、厚い配線層29の形成位置には
硬化レジスト25a、23aの両方を設けて、配線材料
層22の位置別に高低差を有するレジスト25a、23
aからなるパターン26を形成する。
【0031】よって、パターン26をマスクとしたエッ
チングの際、厚い配線層29の形成位置における配線材
料層22のエッチング量は、硬化レジスト23a、25
aの存在によって、薄い配線層28の形成位置における
それよりも少なくなるので、膜厚の異なる配線層28、
29が同時に形成される。したがってこの実施例によれ
ば、一度のエッチング工程にて、配線材料層22の位置
別に異なる膜厚の配線層28、29を形成することがで
きるので、配線層28、29の膜厚のマージンを広げる
ことが可能となる。
【0032】なお、上記実施例において、配線層28、
29の膜厚の変化は、第1レジスト膜23の膜厚を制御
することなどにより対応することができる。また上記実
施例では、異なる膜厚の2つの配線層28、29を形成
した場合について述べたが、多数の露光用マスクを用
い、そのマスクごとにレジスト膜の形成および露光・現
像を繰り返し行うことにより、膜厚の異なる多数の配線
層を形成できるのは先の実施例と同様である。
【0033】次に、本発明の第3実施例を図3(a)〜
(d)を用いて説明する。この実施例では、第1実施例
と同様に形成した被エッチング層である絶縁層12に、
高い下層配線層11aに到達する浅い接続孔18(図3
(d)参照)と、低い下層配線層11bに到達する深い
接続孔19(図3(d)参照)との2つの深さの異なる
接続孔を形成する場合について述べる。まず図3
(a)、(b)に示す第1工程を行うに先立ち、透光量
の異なるマスク部を備えた露光用マスクを用意する。
【0034】すなわち、図3(a)に示すようにこの露
光用マスク31は、浅い接続孔18の平面形状に対応す
る形状の第1マスク部31aと、深い接続孔19の平面
形状に対応する形状の第2マスク部32bとを有して構
成されている。第1マスク部31aは多数の小孔が穿設
されてなるもので、小孔の開口率によって透光量を変化
させたものである。また第2マスク部31bは、該第2
マスク部31bに入射した光を通過させずに遮断するも
のである。
【0035】絶縁層12に、浅い接続孔18と深い接続
孔19とを形成する場合、図3(a)に示すごとく絶縁
層12上にネガ型のレジスト膜32を500nm程度の
厚みに塗布形成し、次いでレジスト膜32上に、上記の
露光用マスク31を設ける。そして、露光用マスク31
を介してレジスト膜32を露光する。この露光では、レ
ジスト膜32において深い接続孔19の形成位置に対応
する部分以外に光が照射されて、その部分が硬化レジス
ト32aとなるが、浅い接続孔18の形成位置に対応す
る部分32bは、その他の部分よりも露光量が制限され
るため、硬化したレジストと硬化しないレジストとを含
んだ状態となる。
【0036】その後、現像によって、図3(b)に示す
ように硬化していないレジスト膜32と、浅い接続孔1
8の形成位置に対応する部分32bにおける硬化してい
ないレジストとを除去し、硬化レジスト32aからなる
パターン33を得る。ここで言うパターン33とは、硬
化レジスト32aによって形成された開口パターンを意
味している。
【0037】次いで図3(c)、(d)に示す第2工程
にて、上記パターン33をマスクとして絶縁層12をエ
ッチングする。このエッチング工程では、図3(c)に
示すように、パターン33において高いパターン部分
(開口パターンであることから浅いパターン部分)がな
くなった時点を越えてエッチングを続け、高い下層配線
層11aに到達する浅い接続孔18と低い下層配線層1
1bに到達する深い接続孔19とを形成する。このとき
のエッチングは、第1実施例と同様のエッチング条件で
行う。その後、アッシング処理などによってエッチング
除去されずに残っている硬化レジスト32aを除去す
る。
【0038】上記実施例では、透光量の異なる第1マス
ク部31aと第2マスク部31bとを備えている露光用
マスク31を用いることにより、絶縁層12において浅
い接続孔18、深い接続孔19の形成位置別に露光量を
変化させている。そして、浅い接続孔18の形成位置に
は接続孔18、19を形成しない箇所よりも膜厚の薄い
硬化レジスト32aを設け、深い接続孔19の形成位置
には硬化レジスト33aを除去して、絶縁層12の位置
別に高低差を有する硬化レジスト32aからなるパター
ン33を形成する。
【0039】よって、パターン33をマスクとしたエッ
チングの際、浅い接続孔18の形成位置における絶縁層
12のエッチング量は、硬化レジスト32aの存在によ
って、深い接続孔19の形成位置におけるそれよりも少
なくなり、ほぼ同時に下層配線層11に到達する状態で
浅い接続孔18、深い接続孔19が形成される。したが
ってこの実施例によれば、図5に示した従来例のように
浅い接続孔66形成位置の下層配線層61aを過剰にオ
ーバーエッチングすることなく、絶縁層12の位置別に
深さの異なる接続孔18、19を形成することができ
る。
【0040】なお、上記実施例において、必要とされる
浅い接続孔18の深さの変化には、露光用マスク31の
第1マスク部31aの開口率を変化させることにより対
応することができる。また上記実施例では、露光用マス
ク31の第1マスク部31aが、小孔の開口率によって
透光量を変化させたものであるとしたが、露光用マスク
のマスク部を例えば透光率が異なる材質等を用いて形成
することにより、透光量を変化させてもよい。
【0041】さらに上記実施例では、深さの異なる2つ
の接続孔18、19を形成した場合について述べたが、
透光量の異なるマスク部を多数備えた露光用マスクを用
いて、レジスト膜の露光・現像を行うことにより、深さ
の異なる多数の接続孔を形成できるのは先の実施例と同
様である。
【0042】また、第1実施例および第3実施例では、
絶縁層12がP−TEOSからなる場合について述べた
が、本発明における絶縁層がその他の珪素の酸化物や窒
化物でも良いのはもちろんである。また第2実施例で
は、配線材料層22がAl−Cuからなる場合について
述べたが、本発明における配線材料層をアルミニウム、
チタン、タングステン、銅、銀、金、白金を単独、また
はそれらの化合部で構成しても同様の効果を得ることが
できる。
【0043】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法では、被エッチング層の位置別に高低差を有
するレジストからなるパターンを形成することにより、
エッチング工程において被エッチング層の位置別にエッ
チング量を制御することができるので、上記レジストか
らなるパターンがレジストによって形成された開口パタ
ーンからなる場合は、浅い孔形成位置の被エッチング層
の下層を過剰にオーバーエッチングをしなくても被エッ
チング層の位置別に異なる深さの孔を形成することがで
きる。よって、被エッチング層の下層が配線層である場
合に、下層の配線層を必要以上の膜厚に形成する必要が
ないため、配線層の膜厚のマージンを広げることができ
る。また上記レジストからなるパターンが、レジスト自
体によって形成されたパターンからなる場合は、位置別
に異なる膜厚のパターン層を形成することができるの
で、被エッチング層が配線層からなる場合に配線層の膜
厚のマージンを広げることができる。
【図面の簡単な説明】
【図1】(a)〜(g)は本発明の第1実施例を工程順
に示す説明図である。
【図2】(a)〜(g)は本発明の第2実施例を工程順
に示す説明図である。
【図3】(a)〜(d)は本発明の第3実施例を工程順
に示す説明図である。
【図4】(a)〜(c)は従来の配線層の形成方法の説
明図である。
【図5】(a)〜(d)は従来の接続孔の形成方法の説
明図である。
【符号の説明】
12 絶縁層(被エッチング層) 13、23 第1レジスト膜 14、24 第1露光用マスク 15、25 第2レジスト膜 16、26、33 パターン 17、27 第2露光用マスク 23 配線材料層(被エッチング層) 31 露光用マスク 31a 第1マスク部 31b 第2マスク部 32 レジスト膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/88 D

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 被エッチング層上にレジストからなるパ
    ターンを形成する第1工程と、該レジストからなるパタ
    ーンをマスクにして前記被エッチング層をエッチングす
    る第2工程とを有する半導体装置の製造方法において、 前記第1工程の際、前記被エッチング層の位置別に高低
    差を有するレジストからなるパターンを形成することを
    特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第1工程は、前記被エッチング層上
    にレジスト膜を形成する工程と、 該レジスト膜を選択的に露光・現像する工程とからな
    り、 前記露光の際、前記被エッチング層の位置別に露光量を
    変化させることを特徴とする請求項1記載の半導体装置
    の製造方法。
  3. 【請求項3】 前記第1工程は、前記被エッチング層上
    にレジスト膜を形成する工程と、 該レジスト膜上に露光用マスクを設けた後、この露光用
    マスクを介して前記レジスト膜を選択的に露光・現像す
    る工程とからなり、 前記露光用マスクとして異なるパターンを有する露光用
    マスクを複数用い、前記レジスト膜を形成する工程と前
    記露光・現像する工程とを前記露光用マスクごとに繰り
    返し行うことを特徴とする請求項1記載の半導体装置の
    製造方法。
  4. 【請求項4】 前記第1工程は、前記被エッチング層上
    にレジスト膜を形成する工程と、 該レジスト膜上に露光用マスクを設けた後、この露光用
    マスクを介して前記レジスト膜を選択的に露光・現像す
    る工程とからなり、 前記露光用マスクは、透光量の異なるマスク部を備えて
    いることを特徴とする請求項1記載の半導体装置の製造
    方法。
  5. 【請求項5】 前記被エッチング層は配線材料層または
    絶縁層からなることを特徴とする請求項1記載の半導体
    装置の製造方法。
JP7080111A 1995-04-05 1995-04-05 半導体装置の製造方法 Pending JPH08279488A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7080111A JPH08279488A (ja) 1995-04-05 1995-04-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7080111A JPH08279488A (ja) 1995-04-05 1995-04-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08279488A true JPH08279488A (ja) 1996-10-22

Family

ID=13709083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7080111A Pending JPH08279488A (ja) 1995-04-05 1995-04-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08279488A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000026726A1 (fr) * 1998-11-02 2000-05-11 Kansai Paint Co., Ltd. Procede de formation de motif
US6458494B2 (en) * 1999-04-29 2002-10-01 Lg Electronics, Inc. Etching method
US6589864B2 (en) * 2000-04-25 2003-07-08 Hannstar Display Corp. Method for defining windows with different etching depths simultaneously
US6627557B2 (en) 2000-03-31 2003-09-30 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR100519540B1 (ko) * 1998-07-09 2005-12-05 삼성전자주식회사 반도체장치의 제조방법
US8101516B2 (en) 2006-09-20 2012-01-24 Kabushiki Kaisha Toshiba Method of forming contact hole pattern in semiconductor integrated circuit device
CN102751241A (zh) * 2012-06-29 2012-10-24 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
JP2014011423A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc パワーモジュール用基板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519540B1 (ko) * 1998-07-09 2005-12-05 삼성전자주식회사 반도체장치의 제조방법
WO2000026726A1 (fr) * 1998-11-02 2000-05-11 Kansai Paint Co., Ltd. Procede de formation de motif
US6664029B1 (en) 1998-11-02 2003-12-16 Kansai Paint Co., Ltd. Method of forming pattern
US6458494B2 (en) * 1999-04-29 2002-10-01 Lg Electronics, Inc. Etching method
US6627557B2 (en) 2000-03-31 2003-09-30 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6589864B2 (en) * 2000-04-25 2003-07-08 Hannstar Display Corp. Method for defining windows with different etching depths simultaneously
US8101516B2 (en) 2006-09-20 2012-01-24 Kabushiki Kaisha Toshiba Method of forming contact hole pattern in semiconductor integrated circuit device
CN102751241A (zh) * 2012-06-29 2012-10-24 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
WO2014000361A1 (zh) * 2012-06-29 2014-01-03 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
JP2014011423A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc パワーモジュール用基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP3406302B2 (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JPH0573338B2 (ja)
JP4104426B2 (ja) 半導体装置の製造方法
JPH04313232A (ja) 高密度多層金属配線パターンをもつ集積回路構造及びその製造方法
JPH0719780B2 (ja) 導電性スタツド及び導線を形成する方法
JPH0982804A (ja) 半導体装置及びその製造方法
US5395796A (en) Etch stop layer using polymers for integrated circuits
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JPH08279488A (ja) 半導体装置の製造方法
KR20030000820A (ko) 듀얼 다마신 배선 형성방법
JPH03154331A (ja) 導電層形成方法
JPH1174174A (ja) 半導体装置の製造方法
JP2628339B2 (ja) 半導体装置の製造方法
US6143644A (en) Method to prevent passivation from keyhole damage and resist extrusion
JP2000012538A (ja) 半導体装置の製造方法
KR100472035B1 (ko) 반도체 소자의 제조 방법
KR100899084B1 (ko) 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법
US20030082899A1 (en) Method of forming interconnects
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
JPH05343535A (ja) 微細配線の形成方法
KR100607368B1 (ko) 반도체소자의 콘택홀 제조 방법
JP2734881B2 (ja) 半導体装置の製造方法
JPH08316310A (ja) 半導体装置の製造方法
JPH05183057A (ja) 開孔形成方法及びこれを用いた電子材料の製造方法
JP2005303140A (ja) 半導体装置の製造方法