JPH09251988A - 中間層の一部を除去する中間層リソグラフィ法 - Google Patents

中間層の一部を除去する中間層リソグラフィ法

Info

Publication number
JPH09251988A
JPH09251988A JP8185162A JP18516296A JPH09251988A JP H09251988 A JPH09251988 A JP H09251988A JP 8185162 A JP8185162 A JP 8185162A JP 18516296 A JP18516296 A JP 18516296A JP H09251988 A JPH09251988 A JP H09251988A
Authority
JP
Japan
Prior art keywords
photoresist
layer
patterned
polysilicon
barc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8185162A
Other languages
English (en)
Inventor
Richard Alexander Chapman
アレクサンダー チャップマン リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09251988A publication Critical patent/JPH09251988A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 中間層を使用して、リソグラフィ寸法以下
の微細パターンを定義する方法を得る。 【解決手段】 リソグラフィによってパターン化された
フォトレジスト（２１１，２１２）を等方的、または部
分的に等方的なエッチングによって縮小させ、エッチス
トップとしてもあるいはダミー層としても機能する埋め
込み反射防止被覆を備えた縮小した線幅のパターン化さ
れたフォトレジスト（２１３，２１４）を形成する。縮
小した線幅パターン（２１３，２１４）が、ポリシリコ
ン（２０６）、金属、または絶縁体、あるいは強誘電体
等の下層材料の、次に続く異方性エッチングのためのエ
ッチマスクを提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体電子デバイス
に関するものであり、更に詳細にはそのようなデバイス
を作製する方法に関する。
【０００２】
【従来の技術】高いデバイス密度の半導体集積回路は、
電界効果トランジスタ（ＦＥＴ）の短いチャンネルやバ
イポーラートランジスタの小面積のエミッター、あるい
はデバイス間の狭い相互接続など、最小寸法の構造を要
求する。そのようなポリシリコンまたは金属でできた構
造を作製するためには、望みの構造パターンを含むレチ
クルを通してフォトレジストを露光することによって、
ポリシリコンまたは金属層の上に取り付けられたフォト
レジスト層中にそのような構造の配置を定義する工程を
含むのが一般的である。フォトレジストの露光および現
像の後、パターニングされたフォトレジストをエッチマ
スクとして、下層のポリシリコンや金属の層が異方性エ
ッチングされる。従って、ポリシリコンや金属の最小線
幅はフォトレジスト中に生成できる最小線幅に等しくな
る。現状の光学的ステッパーは波長３６５ｎｍの光（そ
の光を発生するために使用される高圧水銀アークランプ
中の対応する発光ラインに倣ってＩ線と呼ばれる）を用
いてフォトレジストを露光するので、Ｉ線を使用したリ
ソグラフィではフォトレジスト中に約０．３０μｍ以下
のパターン線幅を約０．０１μｍ以下の標準偏差で以て
生成することは満足にできない。
【０００３】
【発明の解決しようとする課題】図１ａないし図１ｃは
リソグラフィ寸法よりも小さい（サブリソグラフィック
な）ポリシリコンゲート構造を形成するための既知の方
法を示しており、それは、ポリシリコン層上のフォトレ
ジストを最小形状にパターニングすること（図１ａ）、
前記フォトレジストを等方的にエッチングして線幅を縮
小させること（図１ｂ）、および縮小された線幅を有す
るフォトレジストをエッチマスクとしてポリシリコンを
異方性エッチングすること（図１ｃ）を含んでいる。こ
の方法にはポリシリコンの汚染等の問題がある。
【０００４】ポリシリコンゲートを異方性エッチするた
めにフォトレジストマスクを使用することは、エッチン
グの後にポリシリコンゲートの端部に硬化したフォトレ
ジストの残留リッジ（ｒｉｄｇｅ）が残る原因となり得
る。ポリシリコンのエッチング中にプラズマエッチング
の元素種がフォトレジスト側壁を硬化させ、引き続く酸
素プラズマによるフォトレジスト剥離工程でもリッジは
完全に除去できない（図１ｄ）。更に、このリッジを剥
離するために別個の湿式エッチングを施すことはできる
が、修正が必要な場合に不十分な対応しかとれなく完全
ではない。リッジが残存していると、それは後の加熱処
理の間に炭素化し、自己整合的なゲートシリサイド化
（ｓｉｌｉｉｃａｔｉｏｎ）工程においてチタンシリサ
イド（ＴｉＳｉ2 ）の形成を妨害する。従って、簡単な
工程でフォトレジスト残滓を完全に除去することが問題
である。
【０００５】
【課題を解決するための手段】本発明は、エッチすべき
材料とフォトレジストとの間に中間層を使用し、リソグ
ラフィによって定義されたフォトレジストパターンまた
は前記中間層のいずれかの横方向エッチングを利用した
線幅の縮小を併用してサブリソグラフィックなパターン
を供給する。前記中間層は、まず（１）フォトレジスト
露光に関する反射防止層として機能し、（２）後に続く
横方向エッチングに関してはエッチストップ層あるいは
ダミー（ｓａｃｒｉｆｉｃａｌ）層として機能し、そし
て（３）硬化したフォトレジスト残滓の除去に関しては
リフトオフ層として機能する。
【０００６】本発明の特長は、サブリソグラフィックな
パターンを生成し、フォトレジスト除去を完全に行う簡
便な方法を提供できることである。
【０００７】図面は分かり易くするために、理解の手助
けとなるようなものにしてある。
【０００８】
【発明の実施の形態】
＜概略＞サブリソグラフィックなパターンを生成する本
発明の好適実施例の方法は、パターニングすべき材料と
フォトレジストとの間に中間層を挿入し、そして次のよ
うな工程を使用する。まずフォトレジスト中に最小線幅
でパターンを露光および現像し、次にフォトレジストま
たは中間層、あるいは両者を横方向に（すなわち、等方
的に）除去して中間層を最小寸法以下の線幅にまで均一
的に縮小させ、次にそれをパターニングすべき材料のた
めのエッチマスクとする。この中間層は、（１）フォト
レジスト露光中の反射防止層としての機能、（２）後に
続く横方向除去における下層の材料層を保護するための
エッチストップまたはダミー層としての機能、および／
または（３）材料がパターニングされた後のエッチ残滓
のリフトオフ層としての機能を提供する。
【０００９】このサブリソグラフィックなパターニング
および残滓リフトオフはポリシリコン、金属、絶縁体、
強誘電体等々の材料に対して適用できる。サブリソグラ
フィックなパターンは、集積回路の相互接続線幅やゲー
ト長のような最小寸法の対象物を定義する。
【００１０】
【実施例】
＜第１好適実施例＞図２ａ−ｈは、ゲートレベルのポリ
シリコンエッチングのためのマスクを作製するために用
いることのできる、第１の好適実施例のフォトレジスト
パターニング方法を示している。特に、（１００）面方
位を有する単結晶シリコン基板２０２からスタートして
いるが、この基板は、デバイス作製のためのｐ形および
ｎ形にドープされた両ウエル領域を含むのが一般的であ
り、更に、分離用の酸化物２０３、典型的には厚さ６−
１０ｎｍのゲート酸化物２０４、および典型的には厚さ
３００−５００ｎｍで、ドープされた、または未ドープ
の、あるいは部分的にドープされたゲートレベルポリシ
リコン層２０６が含むことができる。この後、プロセス
は次のような工程で続く。
【００１１】（１）ポリシリコン２０６の上に５５ｎｍ
厚の窒化チタン（ＴｉＮ）層２０８をスパッタ堆積させ
る。ＴｉＮ層２０８はＩ線リソグラフィのための埋め込
み反射防止被覆（”ＢＡＲＣ”）として機能する。すな
わち、ＴｉＮは波長３６５ｎｍの光を強く吸収する。Ｔ
ｉＮあるいは何らかのその他のＢＡＲＣ無しでは、下層
のポリシリコン２０６が上を覆うフォトレジストを通過
した露出光を反射して干渉が起こり、その結果、フォト
レジストの厚さが分離酸化物２０３等の突出部上で変化
しているため、フォトレジストの露出程度が場所に依っ
て変化することになる。
【００１２】（２）ＴｉＮのＢＡＲＣ２０８上におよそ
１μｍ厚のＩ線用フォトレジスト層２１０をスピン塗布
する。層２１０の厚さは下層の表面形状に依存する。Ｉ
線フォトレジストはアジド増感剤を含む環化されたポリ
イソプレンポリマーを含むものでよい。もし必要なら
ば、ソフトベーク（ｓｏｆｔｂａｋｅ）のフォトレジス
ト２１０を使用する。図２ａの断面図および図２ｂの平
面図を参照されたい。
【００１３】（３）Ｉ線リソグラフィシステムによって
フォトレジスト２１０を露光し、最小線幅０．３３μｍ
のパターンを定義する。次に、露光されたフォトレジス
ト２１０を現像しベークして、図２ｃおよび図２ｄに断
面図および平面図を示したように、パターニングされた
フォトレジスト部分２１１および２１２を得る。”Ｗ”
と記された幅は例えば０．３３μｍの最小線幅である。
図２ｃ−ｄを参照されたい。図２ｄは平面図であり、図
２ｃはそのＣ−Ｃに沿って取った断面図である。
【００１４】（４）フォトレジストパターン２１１−２
１２からΔＷを除去するための等方的エッチングを施し
て、フォトレジストパターン２１３−２１４を得る。但
し、このエッチはＴｉＮ２０８に関してはほとんどエッ
チしない。この等方的エッチは１．５ｍＴｏｒｒの圧力
における８０％のヘリウムと２０％の酸素によるプラズ
マエッチでよく、これはフォトレジストを１６０ｎｍ／
分の速度で除去する。従って、１５秒間のエッチングに
よってフォトレジストが０．０４μｍ除去され、０．３
３μｍの線幅が０．２５μｍの線幅にまでなる。図２ｅ
−ｆを参照されたい。そこには実線でＷ−２ΔＷの線幅
を定義しているエッチ後のフォトレジストパターン２１
３−２１４が示され、破線でＷの線幅を定義している元
のフォトレジストパターン２１１−２１２が示されてい
る。
【００１５】（５）ＴｉＮ２０８の露出部分を除去する
ために異方性エッチングが施され、ポリシリコン２０６
をエッチするためのエッチマスクが完成する。６ｍＴｏ
ｒｒの圧力における塩素を含むヘリコン（ｈｅｌｉｃｏ
ｎ）型プラズマエッチャーはＴｉＮを約２００ｎｍ／分
の速度でエッチし、そのためおよそ１５秒間のエッチン
グによって露出したＴｉＮが除去され、ＴｉＮ部分２１
７−２１８が残される。このエッチングはまた、ポリシ
リコンも同じ程度の速度でエッチするが、ポリシリコン
２０６はいずれ次に異方性エッチングでエッチされるの
であるからポリシリコン２０６中でエッチングを停止さ
せることは重要な問題ではない。図２ｇ−ｈは下層のＴ
ｉＮ部分２１７−２１８を覆う最終的なフォトレジスト
パターン２１３−２１４を示しており、それはポリシリ
コン２０６の異方性エッチングに用いられるための、Ｗ
−２ΔＷの最小線幅を有するマスクを形成している。
【００１６】次に、フォトレジストパターン２１３−２
１４をエッチマスクとして用い、約６ｍＴｏｒｒ圧にお
けるＣｌ2 、ＨＢｒ、およびＨｅ／Ｏ2 （８０％／２０
％）の混合ガスからのヘリコン励起されたプラズマで以
てポリシリコン２０６の異方性エッチングが進行する。
このＢｒは異方性を保証するための側壁パッシベーショ
ン効果を提供している。Ｃｌ2 ／ＨＢｒ／Ｈｅ−Ｏ2 プ
ラズマはポリシリコンを酸化物よりも約３００倍高速に
エッチし、酸化物２０４上で過剰エッチングが起こって
も最小量の酸化物を除去するだけである。図３を参照。
最終的な酸素プラズマがフォトレジストを剥離し、塩素
プラズマまたはＳＣ１リンス（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋
Ｈ2 Ｏ溶液）が、ポリシリコンおよび露出したゲート酸
化物のいずれにも影響を与えないで、エッチ後のポリシ
リコンからＴｉＮを剥離する。
【００１７】＜第２好適実施例＞図４ａ−ｄは、これも
ゲートレベルのポリシリコンエッチングのマスクを作製
するために使用できる、第２の好適実施例のフォトレジ
ストパターニング方法を示している。特に、ここでも分
離用酸化物４０３、厚さ６ｎｍのゲート酸化物、厚さ４
００ｎｍのゲートレベルポリシリコン層４０６を備えた
（１００）面方位の単結晶シリコン基板４０２からスタ
ートする。以下の工程でプロセスが進行する。
【００１８】（１）ポリシリコン４０６上へ２００ｎｍ
厚の有機ＢＡＲＣ層４０８をスピン塗布する。すなわ
ち、有機ＢＡＲＣ層４０８は波長３６５ｎｍの光を強く
吸収する。有機ＢＡＲＣ４０８は染料基（ｄｙｅ ｇｒ
ｏｕｐ）を付加されたポリマーでよく、それはポリマー
ボンドに変化を与えることなく吸収を提供できるもの
で、例えばポリアミック（ｐｏｌｙａｍｉｃ）酸ポリマ
ーやコポリマーでよい。既に述べたように、何らかのＢ
ＡＲＣが無ければ下層のポリシリコン４０６は上を覆う
フォトレジスト４１０を通過してきた露出光を反射して
干渉が起こり、その結果、フォトレジストの厚さが変化
しているので、フォトレジストの露光程度が場所に依存
することになる。
【００１９】（２）ＢＡＲＣ層４０８上へおよそ１μｍ
厚のフォトレジスト層４１０をスピン塗布する。層４１
０の厚さは下層の表面形状に依存する。断面図を示す図
４ａを参照。
【００２０】（３）Ｉ線リソグラフィシステムによって
フォトレジスト４１０を露光し、最小線幅０．３０μｍ
を持つパターンを定義する。次に、フォトレジストを現
像しベークして、図４ｂに示すようにパターニングされ
たフォトレジスト部分４１１および４１２を得る。”
Ｗ”と記された幅は例えば０．３０μｍの最小線幅であ
る。
【００２１】（４）平行平板型のプラズマエッチャーの
中で２５−７５ｍＴｏｒｒの圧力のＣＨＦ3 ／ＣＦ4 ／
Ｏ2 またはＣＨＦ3 ／Ｏ2 の混合物を用いてエッチング
を行い、ＢＡＲＣ層４０８の露出部分を異方的に除去す
る。このエッチングによってフォトレジストも異方的に
除去されるが、そのエッチ速度はＣＨＦ3 とＣＦ4 との
比率に依存する。ＣＨＦ3 とＯ2 の混合物はフォトレジ
スト（イソプレンのポリマーをベースとしている）を、
それがＢＡＲＣを除去するのとほとんど同じ速度で除去
する。他方、ＣＦ4 とＯ2 はフォトレジストを高速に除
去することはしない。図５はガスの混合比の関数として
フォトレジスト対ＢＡＲＣのエッチ速度比率を表してい
る。すなわち、ガスの混合比を選ぶことによってＢＡＲ
Ｃのエッチング中に、ΔＷを０から２００ｎｍまでの所
望の大きさに制御しながらフォトレジストパターン４１
１−４１２のΔＷを除去することができ、それにより線
幅Ｗ−２ΔＷを持つフォトレジストパターン４１３−４
１４を得ることができる。例えば、リソグラフィで定義
された線幅０．３０μｍは、もしフォトレジストの横方
向のエッチ速度がＢＡＲＣの縦方向のエッチ速度の約１
／１０であれば、ＢＡＲＣを過剰エッチして除去する間
に０．２５μｍにまで縮小させることができる。横方向
および縦方向のエッチングの様子を示す図４ｃと、ポリ
シリコン４０６のエッチングに使用するための線幅Ｗ−
２ΔＷのマスクを定義するエッチ後のフォトレジストパ
ターン４１３−４１４を示す図４ｄを参照されたい。
【００２２】ポリシリコン４０６のエッチングはこの
後、フォトレジストパターン４１３−４１４をマスクと
し、ＳＦ6 とＨＢｒの混合ガスから得られるプラズマを
用いて進行する。Ｂｒは異方性エッチングのための側壁
パッシベーションを提供する。更に、工程（４）のＢＡ
ＲＣエッチは図４ｄに示すようにＢＡＲＣ側壁上へ材料
４５０を堆積させる。そしてポリシリコンのエッチング
中に、この側壁材料は図６に示すように形成されつつあ
るポリシリコン側壁を下方へ移動して側壁の底面におけ
るマイクロ・トレンチング（ｍｉｃｒｏｔｒｅｎｃｈｉ
ｎｇ）を制限する。Ｃｌ2 ／ＨＢｒ／Ｈｅ−Ｏ2 プラズ
マはポリシリコンを酸化物よりも約３００倍も高速にエ
ッチし、酸化物４０４上での過剰エッチは酸化物のほん
の少量を除去するのみであるから、この混合物を用いた
プラズマエッチを用いて仕上げの過剰エッチを行う。最
後の酸素プラズマがパターン化されたフォトレジストと
ＢＡＲＣを剥離する。
【００２３】各種の異方性ポリシリコンエッチはそれぞ
れに固有の異なる量の線幅縮小をもたらす。従って、第
２の好適実施例を使用して、ＢＡＲＣエッチ混合ガスを
調節することによってポリシリコンのエッチングを補償
することができ、それによって全体的な線幅の縮小（Ｂ
ＡＲＣエッチによるフォトレジスト線幅の縮小にポリシ
リコンのエッチによる線幅の縮小を加えたもの）を一定
に保つことができる。
【００２４】＜第３好適実施例＞第３の好適実施例で
も、金属のエッチングに関して異方性エッチが用いられ
て、ＴｉＮ反射防止被覆で以てフォトレジストマスクの
最小線幅を縮小させることが行われている。特に、アル
ミニウム相互接続は、拡散障壁となりまたエレクトロマ
イグレーションを抑制するように働くＴｉＮのクラッデ
ィング（ｃｌａｄｄｉｎｇ）を有することがしばしばあ
る。図７ａは絶縁されたゲート７０４と、ゲート７０４
を持つＦＥＴのソース／ドレインへつながるように下方
へ延びたタングステン充填されたビア７０８を有する平
坦化された酸化物絶縁体７０６と、更にはＴｉＮの層７
１０と７１４とでクラッディングされたアルミニウム層
７１２を備えたシリコン基板７０２を示している。
【００２５】次に、フォトレジスト７２０をスピン塗布
し、マスクを使用してＩ線光で線幅Ｗのパターンに露光
する。上部ＴｉＮクラッディング７１４が反射防止被覆
の役目をする。フォトレジスト７２０を現像し、次に上
部ＴｉＮクラッディング７１４をエッチストップとして
酸素プラズマエッチを施して、パターン化されたフォト
レジスト７２０の線幅をＷ−Δ２Ｗへ縮小させる。パタ
ーン化されたフォトレジストの縮小の様子を示す図７ｂ
を参照。
【００２６】次に、塩素をベースとする異方性エッチン
グを施して、パターン化されたフォトレジスト７２０で
マスクされていないＴｉＮ７１４、Ａｌ７１２、および
ＴｉＮ７１０を除去する。酸素プラズマによって、パタ
ーン化されたフォトレジスト７２０を剥離する。この場
合、構造用のＴｉＮ層７１４は埋め込まれた反射防止被
覆およびフォトレジスト線幅縮小エッチストップとして
も機能する。
【００２７】＜第４好適実施例＞図８ａ−ｄはこれもゲ
ートレベルのポリシリコンエッチングのためのマスクを
作製するために使用できる第４の好適実施例の方法を示
している。特に、ここでも（１００）面方位の単結晶シ
リコン基板８０２からスタートしている。この基板も分
離用酸化物８０３、厚さ６ｎｍのゲート酸化物８０４、
および厚さ４００ｎｍのゲートレベルポリシリコン層８
０６を備えている。プロセスは次のような工程で進行す
る。
【００２８】（１）ポリシリコン８０６上へ、Ｉ線ＢＡ
ＲＣとして働く２００ｎｍ厚のＴｉＮ層８０８を堆積さ
せる。ＴｉＮの堆積は、Ｎ2 プラズマ中でＴｉのスパッ
タを行うことによってもあるいはＴｉＮをスパッタして
もよい。既に述べたように、ＢＡＲＣ８０８は、さもな
ければフォトレジストの厚さが変化することのために場
所に依存したフォトレジスト露光程度の原因となる被覆
フォトレジスト中での反射性の干渉効果を制限する。
【００２９】（２）ＢＡＲＣ層８０８上へおよそ１μｍ
厚のフォトレジスト層８１０をスピン塗布する。層８１
０の厚さは下層の表面形状に依存する。断面図を示す図
８ａを参照。
【００３０】（３）フォトレジスト８１０をＩ線リソグ
ラフィシステムによって露光し、最小線幅０．３０μｍ
を持つパターンを定義する。次にフォトレジストを現
像、ベークして図８ｂに示すようにパターン化されたフ
ォトレジスト部分８１１および８１２を得る。”Ｗ”と
記された幅は例えば０．３０μｍの最小線幅である。
【００３１】（４）異方性エッチングを施してＢＡＲＣ
層８０８の露出部分を除去する。図８ｃを参照。ＴｉＮ
のＢＡＲＣに対して、６ｍＴｏｒｒの圧力の塩素を含む
ヘリコン型のプラズマエッチャーはＴｉＮを約２００ｎ
ｍ／分の速度でエッチする。従って、およそ６０秒間の
エッチでＢＡＲＣ部分８２１−８２２から露出したＴｉ
Ｎが除去される。このエッチはまた、ほぼ同じ速度でポ
リシリコンをもエッチするが、ポリシリコン８０６は工
程（６）において異方性エッチされるのであるから、ポ
リシリコン８０６でエッチングを停止させることはさほ
ど重要な問題ではない。
【００３２】（５）時間を決めた等方的なエッチングを
施してＢＡＲＣ８２１−８２２の約０．０２５μｍを横
方向に除去することによって、最小線幅０．２５μｍの
狭いＢＡＲＣ部分８２３−８２４を形成する。最小線幅
Ｗ−２ΔＷを示す図８ｄを参照。ＴｉＮのＢＡＲＣに対
する等方的なエッチングは薄めたＨ2 Ｏ2 の湿式エッチ
でよく、その場合ＴｉＮは約５ｎｍ／分の速度でエッチ
されるので、これは５分間のエッチングになる。上を覆
うフォトレジスト８１１−８１２がエッチャントに曝さ
れるＢＡＲＣの量を制限するので、それによって近接効
果が大幅に漸減して、ウエハ全面に亘ってＢＡＲＣの横
方向での０．０２５μｍの均一な除去が保証されること
に注目されたい。同様に、等方的なプラズマエッチング
を用いることもできる。狭くなったＢＡＲＣ８２３−８
２４はポリシリコン８０６の異方性エッチングのために
用いることのできる、Ｗ−２ΔＷの最小線幅を持つ最終
的なエッチマスクを形成する。
【００３３】（６）まず酸素プラズマによって上を覆っ
ているフォトレジスト８１１−８１２を剥離し、次にＢ
ＡＲＣ８２３−８２４をエッチマスクとしてポリシリコ
ン８０６を異方性エッチングする。ＢＡＲＣ８２３−８
２４の厚さは、何らかの非選択的な異方性ポリシリコン
エッチの使用を可能にするものであることに注目された
い。すなわち、プラズマエッチはもしそれがポリシリコ
ンを少なくともＢＡＲＣの２倍の速度で除去するのであ
れば、ＢＡＲＣ除去のために利用できる。図８ｅを参
照。最後に、ＢＡＲＣを剥離して、サブリソグラフィッ
クにパターニングされたポリシリコンが残される。
【００３４】フォトレジストがＢＡＲＣを除去すること
なしに除去できるのであれば、有機ＢＡＲＣを使用する
ことも可能であることに注目されたい。
【００３５】＜第５好適実施例＞図９ａ−ｄはこれもこ
れまで述べた好適実施例の線幅縮小方法の任意のものと
一緒に、あるいは単独で使用できる第５の好適実施例の
方法を示している。第５の好適実施例は次に述べる工程
に従ってフォトレジスト残存物あるいは上を覆っている
フォトレジストを除去するためのリフトオフとして中間
層（多分ＢＡＲＣ）を使用する。
【００３６】（１）３００ｎｍ厚のポリシリコン９０６
を覆う５０ｎｍ厚のＴｉＮ中間層部分９１７−９１８の
上にパターニングされたフォトレジスト９１１−９１２
を有する構造からスタートする。このＴｉＮはフォトレ
ジストのパターニングのためのＢＡＲＣとして働き、オ
プションとしてフォトレジスト９１１−９１２は図２ｇ
の構造と類似なように等方的にエッチされて線幅を縮小
されていてもよい。図９ａを参照。
【００３７】（２）フォトレジスト９１１−９１２およ
びＴｉＮ９１７−９１８をエッチマスクとして、Ｃｌお
よびＢｒをベースとするプラズマによってポリシリコン
９０６を異方性エッチする。このエッチプラズマはま
た、フォトレジスト９１１−９１２の側壁から硬化した
フォトレジスト部分９１３−９１４を形成する。図９ｂ
を参照。
【００３８】（３）ＳＣ１（２９％のＮＨ4 ＯＨを１
と、３０％のＨ2 Ｏ2 を１と、Ｈ2 Ｏを６）等の溶液に
ＴｉＮ９１７−９１８を溶かす。これはまた硬化した側
壁部分９１３−９１４に沿ってフォトレジスト９１１−
９１２をリフトオフする。図９ｃを参照。オプションと
して、ＴｉＮ９１７−９１８の溶解の前に、フォトレジ
スト９１１−９１２を酸素プラズマで灰化（アッシン
グ）し、次にＴｉＮ９１７−９１８を溶解させることも
できる。この事前の灰化はＴｉＮ９１７−９１８の別の
表面を露出させて迅速な溶解を促し、それでもなお酸素
プラズマが除去し損ねた硬化側壁部分９１３−９１４の
リフトオフを可能にする。フォトレジストのアッシング
の後、ＴｉＮの溶解の前の構造を示す図９ｄを参照。
【００３９】中間層９１７−９１８は有機ＢＡＲＣ層で
もよく、そして有機溶媒によるＢＡＲＣの溶解を伴った
同じ工程をたどることによって、本方法は硬化した側壁
部分９１３−９１４をリフトオフすることを可能にす
る。しかし、有機ＢＡＲＣ側壁もまた硬化する可能性が
あり、そのため溶解には使用されるＢＡＲＣのタイプに
適した特別なものを必要とする。更に、硬化した側壁の
リフトオフのためにフォトレジストの下側に中間層を使
用することは、第３の好適実施例と同じように、金属レ
ベルのエッチングにも適用でき、絶縁体を貫通するビア
のエッチングにも適用できる。
【００４０】＜修正と変形＞本発明の好適実施例はいろ
んな形に変形できて、しかもなお、埋め込み反射防止被
覆として、線幅縮小のダミー層またはエッチストトップ
として、更には上を覆うフォトレジストまたは残滓やそ
の他の材料のリフトオフとして機能する中間層の利用と
いう特長のうちの１つまたは複数のものを保有している
ことができる。
【００４１】例えば、第１、第２、および第３の好適実
施例のフォトレジストは、エッチングがＢＡＲＣに関し
て十分選択的であるならば、エッチマスクとして使用さ
れる、剥離されパターニングされたＢＡＲＣのみでも構
わない。フォトレジスト線幅を縮小させる等方的なエッ
チングは、十分なフォトレジストが残っていれば幾分異
方性であっても構わない。層の厚さと線幅、およびエッ
チの化学組成および条件はすべて変化させることができ
る。更に、好適実施例の説明はすべてＩ線リソグラフィ
を使用するとしたが、同じ、あるいは異なるフォトレジ
ストと反射防止被覆で以て、他の露光波長を使用しても
同じ方式が有効に働く。更に、単一ウエハのヘリコン型
のプラズマエッチャーやその他の型のプラズマエッチャ
ー、バッチ式のＲＩＥ、ＥＣＲ、ＲＩＥおよび誘導性結
合方式のプラズマなどの変形が可能である。
【００４２】以上の説明に関して更に以下の項を開示す
る。 （１）リソグラフィの方法であって、次の工程、（ａ）
パターニングすべき底部層を供給すること、（ｂ）前記
底部層を覆って中間層を形成すること、（ｃ）前記中間
層を覆って放射に敏感な上部層を形成すること、（ｄ）
前記上部層を放射で以てパターニングしてパターン化さ
れた上部層を形成すること、（ｅ）前記中間層の一部を
除去して、第１のパターン化された中間層を前記パター
ン化された上部層の下側に形成すること、（ｆ）前記パ
ターン化された上部層の下側の前記第１のパターン化さ
れた中間層の一部を除去して、第２のパターン化された
中間層を形成すること、および（ｇ）前記パターン化さ
れた中間層を少なくともマスクの一部として使用して、
前記底部層の一部を除去すること、を含む方法。
【００４３】（２）第１項記載の方法であって、（ａ）
前記中間層がＴｉＮを含んでおり、そして（ｂ）前記上
部層がフォトレジストを含んでいる方法。
【００４４】（３）第２項記載の方法であって、（ａ）
前記第１のパターン化された中間層部分の除去がプラズ
マエッチングによって行われる方法。
【００４５】（４）第３項記載の方法であって、（ａ）
前記底部層がポリシリコンであり、そして（ｂ）前記底
部層部分の除去が異方性プラズマエッチングによって行
われる方法。
【００４６】（５）サブリソグラフィックなパターニン
グを行う方法であって、次の工程、（ａ）パターニング
すべき底部層を供給すること、（ｂ）前記底部層を覆っ
て、第１の波長の放射を吸収する埋め込み反射防止被覆
（ＢＡＲＣ）層を形成すること、（ｃ）前記ＢＡＲＣ層
を覆って、前記第１の波長を持つ放射によって露光可能
なフォトレジスト層を形成すること、（ｄ）前記フォト
レジスト層を前記第１の波長を含む放射で以てパターニ
ングして、最小線幅Ｗを持つフォトレジストのパターン
化された層を形成すること、（ｅ）前記フォトレジスト
のパターン化された層を用いて前記ＢＡＲＣ層を異方性
エッチングして、最小線幅Ｗを持つ第１のパターン化さ
れたＢＡＲＣ層を形成すること、（ｆ）前記第１のパタ
ーン化されたＢＡＲＣ層を異方性エッチングして、前記
第１のパターン化されたＢＡＲＣ層のすべての表面から
前記底部層の表面に沿った方向にΔＷの量を除去して、
前記底部層の上に最小線幅Ｗ−２ΔＷを持つ第２のパタ
ーン化されたＢＡＲＣ層を形成すること、および（ｇ）
前記第２のパターン化されたＢＡＲＣ層をエッチマスク
として使用して、前記底部層を異方性エッチングするこ
と、を含む方法。
【００４７】（６）第５項記載の方法であって、（ａ）
前記ＢＡＲＣ層がＴｉＮを含んでいる方法。
【００４８】（７）リソグラフィの方法であって、次の
工程、（ａ）パターニングすべき底部層を供給するこ
と、（ｂ）前記底部層を覆って、第１の波長の放射を吸
収する埋め込み反射防止被覆（ＢＡＲＣ）層を形成する
こと、（ｃ）前記ＢＡＲＣ層を覆って、前記第１の波長
を持つ放射によって露光可能なフォトレジスト層を形成
すること、（ｄ）前記フォトレジスト層を前記第１の波
長を含む放射で以てパターニングして、最小線幅Ｗを持
つフォトレジストのパターン化された層を形成するこ
と、（ｅ）前記フォトレジストのパターン化された層を
用いて前記ＢＡＲＣ層を異方性エッチングして、前記フ
ォトレジストのパターン化された層の下側に最小線幅Ｗ
を持つパターン化されたＢＡＲＣ層を形成すること、
（ｆ）前記パターン化されたＢＡＲＣ層および前記パタ
ーン化されたフォトレジスト層をエッチマスクとして使
用して、前記底部層を異方性エッチングすること、
（ｇ）前記パターン化されたフォトレジスト層を剥離す
ること、および（ｈ）前記パターン化されたＢＡＲＣ層
を除去し、その時に前記剥離によって取りきれなかった
すべての残滓が前記パターン化されたＢＡＲＣ層の前記
除去によってリフトオフされるようにすること、を含む
方法。
【００４９】（８）第５項記載の方法であって、（ａ）
前記ＢＡＲＣ層がＴｉＮを含んでいる方法。
【００５０】（９）等方的、または部分的に等方的なエ
ッチングによって、リソグラフィによってパターン化さ
れたフォトレジスト２１１，２１２が縮小されて、エッ
チストップとしてもあるいはダミー層としても機能する
埋め込み反射防止被覆を備えた縮小した線幅のパターン
化されたフォトレジスト２１３，２１４が供給される。
縮小した線幅パターン２１３，２１４は、ポリシリコン
２０６、金属、または絶縁体、あるいは強誘電体等の下
層材料の、次に続く異方性エッチングのためのエッチマ
スクを提供する。
【関連出願へのクロスリファレンス】以下の、同時譲渡
され、出願された米国特許出願は関連事項を開示してい
る： 年 月 日付けの出願番号第 号および
年 月日付けの出願番号第 号。
【図面の簡単な説明】
【図１】ａないしｄはサブリソグラフィックなパターン
を形成する既知の方法。
【図２】ａないしｈはフォトレジストパターニングの第
１の好適実施例の方法を示す断面図および平面図。
【図３】第１の好適実施例を用いて異方性エッチングを
施した後の断面図。
【図４】ａないしｄはフォトレジストをパターニングす
るための第２の好適実施例の方法。
【図５】エッチングの選択性を示すグラフ。
【図６】ポリシリコンのエッチング。
【図７】ａないしｂは第３の好適実施例の方法を示す断
面図。
【図８】ａないしｅは第４の好適実施例の方法を示す断
面図。
【図９】ａないしｄは第５の好適実施例の方法を示す断
面図。
【符号の説明】
２０２ シリコン基板 ２０３ 分離酸化物 ２０４ ゲート酸化物 ２０６ ポリシリコン層 ２０８ ＴｉＮ層 ２１０ フォトレジスト層 ２１１ パターン化されたフォトレジスト ２１２ パターン化されたフォトレジスト ２１３ フォトレジストパターン ２１４ フォトレジストパターン ２１７ ＴｉＮ部分 ２１８ ＴｉＮ部分 ４０２ シリコン基板 ４０３ 分離用酸化物 ４０４ ゲート酸化物 ４０６ ポリシリコン層 ４０８ ＢＡＲＣ層 ４１０ フォトレジスト層 ４１１ パターン化されたフォトレジスト部分 ４１２ パターン化されたフォトレジスト部分 ４１３ フォトレジストパターン ４１４ フォトレジストパターン ４５０ 堆積物 ７０２ シリコン基板 ７０４ 絶縁ゲート ７０６ 酸化物絶縁体 ７０８ ビア ７１０ ＴｉＮクラッド層 ７１２ アルミニウム層 ７１４ ＴｉＮクラッド層 ７２０ フォトレジスト層 ８０２ シリコン基板 ８０３ 分離酸化物 ８０４ ゲート酸化物 ８０６ ポリシリコン層 ８０８ ＴｉＮ層 ８１０ フォトレジスト層 ８１１ パターン化されたフォトレジスト部分 ８１２ パターン化されたフォトレジスト部分 ８２１ ＢＡＲＣ部分 ８２２ ＢＡＲＣ部分 ８２３ 狭められたＢＡＲＣ部分 ８２４ 狭められたＢＡＲＣ部分 ９０６ ポリシリコン ９１１ パターン化されたフォトレジスト ９１２ パターン化されたフォトレジスト ９１３ 硬化したフォトレジスト部分 ９１４ 硬化したフォトレジスト部分 ９１７ ＴｉＮ中間層部分 ９１８ ＴｉＮ中間層部分

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 リソグラフィの方法であって、次の工
    程、 （ａ）パターニングすべき底部層を供給すること、 （ｂ）前記底部層を覆って中間層を形成すること、 （ｃ）前記中間層を覆って放射に敏感な上部層を形成す
    ること、 （ｄ）前記上部層を放射で以てパターニングしてパター
    ン化された上部層を形成すること、 （ｅ）前記中間層の一部を除去して、第１のパターン化
    された中間層を前記パターン化された上部層の下側に形
    成すること、 （ｆ）前記パターン化された上部層の下側の前記第１の
    パターン化された中間層の一部を除去して、第２のパタ
    ーン化された中間層を形成すること、および （ｇ）前記パターン化された中間層を少なくともマスク
    の一部として使用して、前記底部層の一部を除去するこ
    と、を含む方法。
JP8185162A 1995-07-14 1996-07-15 中間層の一部を除去する中間層リソグラフィ法 Pending JPH09251988A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US116695P 1995-07-14 1995-07-14
US001166 1995-07-14

Publications (1)

Publication Number Publication Date
JPH09251988A true JPH09251988A (ja) 1997-09-22

Family

ID=21694714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8185162A Pending JPH09251988A (ja) 1995-07-14 1996-07-15 中間層の一部を除去する中間層リソグラフィ法

Country Status (6)

Country Link
US (1) US5976769A (ja)
EP (1) EP0753764B1 (ja)
JP (1) JPH09251988A (ja)
KR (1) KR100420910B1 (ja)
DE (1) DE69624413T2 (ja)
TW (1) TW332893B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2004512682A (ja) * 2000-10-17 2004-04-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド トランジスタゲートのためのハードマスクの制御トリミング
JP2009278142A (ja) * 1998-01-20 2009-11-26 Tegal Corp エッチングすべき構造物の幅の臨界寸法増大を抑制する方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5965461A (en) * 1997-08-01 1999-10-12 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using a spin-on barc
JP3165093B2 (ja) * 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US6221776B1 (en) * 1998-05-05 2001-04-24 Cypress Semiconductor Corp. Anti-reflective coating used as a disposable etch stop
JP2000012687A (ja) * 1998-06-23 2000-01-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6209193B1 (en) * 1998-08-24 2001-04-03 International Business Machines Corporation Method of making read sensor with self-aligned low resistance leads
US6162587A (en) 1998-12-01 2000-12-19 Advanced Micro Devices Thin resist with transition metal hard mask for via etch application
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
JP2000208488A (ja) * 1999-01-12 2000-07-28 Kawasaki Steel Corp エッチング方法
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
DE19937995C2 (de) * 1999-08-11 2003-07-03 Infineon Technologies Ag Verfahren zur Strukturierung einer organischen Antireflexionsschicht
US6722376B2 (en) * 1999-12-10 2004-04-20 Micron Technology, Inc. Polysilicon etch useful during the manufacture of a semiconductor device
US6365516B1 (en) 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US6492275B2 (en) 2000-01-21 2002-12-10 Advanced Micro Devices, Inc. Control of transistor performance through adjustment of spacer oxide profile with a wet etch
US20020086547A1 (en) * 2000-02-17 2002-07-04 Applied Materials, Inc. Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
US6261936B1 (en) 2000-06-07 2001-07-17 Advanced Micro Devices, Inc. Poly gate CD passivation for metrology control
US6283131B1 (en) * 2000-09-25 2001-09-04 Taiwan Semiconductor Manufacturing Company In-situ strip process for polysilicon etching in deep sub-micron technology
US20020155389A1 (en) 2000-10-24 2002-10-24 Bharath Rangarajan Inverse resist coating process
US20020187434A1 (en) * 2001-05-25 2002-12-12 Blatchford James W. Process for device fabrication in which the size of lithographically produced features is subsequently reduced
EP1328013A1 (en) * 2002-01-11 2003-07-16 Infineon Technologies AG Method of forming a line structure in a layer of a semiconductor wafer
US6774044B2 (en) * 2002-01-14 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd Reducing photoresist shrinkage via plasma treatment
FR2840453B1 (fr) * 2002-06-04 2005-06-24 St Microelectronics Sa Procede de fabrication d'un transistor mos de longueur de grille reduite, et circuit integre comportant un tel transistor
US6923920B2 (en) * 2002-08-14 2005-08-02 Lam Research Corporation Method and compositions for hardening photoresist in etching processes
US6991893B2 (en) * 2002-10-31 2006-01-31 Intel Corporation Controlling resist profiles through substrate modification
JP2004172311A (ja) * 2002-11-19 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
KR20040061616A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 비휘발성 메모리 장치의 제조 방법
US7262070B2 (en) * 2003-09-29 2007-08-28 Intel Corporation Method to make a weight compensating/tuning layer on a substrate
US7343666B2 (en) 2004-06-30 2008-03-18 Hitachi Global Storage Technologies Netherlands B.V. Methods of making magnetic write heads with use of linewidth shrinkage techniques
US20060096081A1 (en) * 2004-06-30 2006-05-11 Hitachi Global Storage Technologies Methods of making magnetic write heads with use of a resist channel shrinking solution having corrosion inhibitors
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7517796B2 (en) * 2005-02-17 2009-04-14 Sandisk 3D Llc Method for patterning submicron pillars
JP2007035939A (ja) * 2005-07-27 2007-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100685903B1 (ko) * 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100720481B1 (ko) * 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
TW200741959A (en) * 2006-04-20 2007-11-01 Min-Chang Dong A die and method fabricating the same
US8039309B2 (en) * 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
KR101025741B1 (ko) * 2008-09-02 2011-04-04 주식회사 하이닉스반도체 수직 채널 트랜지스터의 활성필라 제조방법
JP5203340B2 (ja) * 2009-12-01 2013-06-05 東京エレクトロン株式会社 半導体装置の製造方法
US8980753B2 (en) * 2010-09-21 2015-03-17 United Mircroelectronics Corp. Metal gate transistor and method for fabricating the same
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5682290B2 (ja) * 2010-12-20 2015-03-11 東京エレクトロン株式会社 炭素含有薄膜のスリミング方法及び酸化装置
CN103681234B (zh) * 2012-09-10 2016-03-16 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
CN103681293B (zh) * 2012-09-10 2016-04-20 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法
US20150368557A1 (en) * 2014-06-23 2015-12-24 Hyosan Lee Metal etchant compositions and methods of fabricating a semiconductor device using the same
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5439847A (en) * 1993-11-05 1995-08-08 At&T Corp. Integrated circuit fabrication with a raised feature as mask
US5525542A (en) * 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278142A (ja) * 1998-01-20 2009-11-26 Tegal Corp エッチングすべき構造物の幅の臨界寸法増大を抑制する方法
JP2004512682A (ja) * 2000-10-17 2004-04-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド トランジスタゲートのためのハードマスクの制御トリミング
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
US6828634B2 (en) 2001-01-29 2004-12-07 Fujitsu Limited Semiconductor device with two types of FET's having different gate lengths and its manufacture method
JP4530552B2 (ja) * 2001-01-29 2010-08-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0753764A1 (en) 1997-01-15
TW332893B (en) 1998-06-01
US5976769A (en) 1999-11-02
DE69624413T2 (de) 2003-06-18
KR970008324A (ko) 1997-02-24
DE69624413D1 (de) 2002-11-28
EP0753764B1 (en) 2002-10-23
KR100420910B1 (ko) 2004-05-17

Similar Documents

Publication Publication Date Title
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
US5804088A (en) Intermediate layer lithography
US6136679A (en) Gate micro-patterning process
US6362111B1 (en) Tunable gate linewidth reduction process
US20060205223A1 (en) Line edge roughness reduction compatible with trimming
US4758305A (en) Contact etch method
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US20060205224A1 (en) Large-scale trimming for ultra-narrow gates
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US5438006A (en) Method of fabricating gate stack having a reduced height
JPH11186235A (ja) 半導体装置の製造方法
JP2000091318A (ja) 半導体装置の製造方法
US6211557B1 (en) Contact structure using taper contact etching and polycide step
JPH0845906A (ja) パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
JPH04251925A (ja) 半導体装置の製造方法
US20070161255A1 (en) Method for etching with hardmask
KR100551071B1 (ko) 반도체소자 제조방법
US6214737B1 (en) Simplified sidewall formation for sidewall patterning of sub 100 nm structures
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
US6686129B2 (en) Partial photoresist etching
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
JP3109059B2 (ja) ドライエッチング方法
JP3032089B2 (ja) フォトマスク形成方法
JPH08153704A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050920