JPH07307333A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH07307333A
JPH07307333A JP12071294A JP12071294A JPH07307333A JP H07307333 A JPH07307333 A JP H07307333A JP 12071294 A JP12071294 A JP 12071294A JP 12071294 A JP12071294 A JP 12071294A JP H07307333 A JPH07307333 A JP H07307333A
Authority
JP
Japan
Prior art keywords
film
patterned
resist
pattern
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12071294A
Other languages
English (en)
Other versions
JP3326709B2 (ja
Inventor
Kunihiko Hikichi
邦彦 引地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12071294A priority Critical patent/JP3326709B2/ja
Publication of JPH07307333A publication Critical patent/JPH07307333A/ja
Application granted granted Critical
Publication of JP3326709B2 publication Critical patent/JP3326709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 露光装置の解像力に依存しない微細なパター
ンの被パターニング膜を低コストで形成する。 【構成】 形成すべきパターンを輪郭に含むレジスト1
3を金属膜12上でパターニングし、全面に対するO2
RIEで、金属膜12の成分とレジスト13の成分との
化合物から成る側壁14を自己整合的に形成する。そし
て、側壁14をマスクにして金属膜12をパターニング
する。このため、側壁14は露光装置の解像力に依存し
ない微細なパターンにすることができて、微細なパター
ンの金属配線15を形成することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本願の発明は、半導体装置の製造
に際して、配線用の金属膜等である被パターニング膜に
所望のパターンを形成する方法に関するものである。
【0002】
【従来の技術】半導体装置の製造に際して金属配線等を
形成する場合は、従来から、絶縁膜等の上の全面に形成
した金属膜上にレジストを塗布し、形成すべき金属配線
と同じパターンにリソグラフィでレジストを加工し、こ
のレジストをマスクにして金属層に対するエッチングを
行っていた。
【0003】
【発明が解決しようとする課題】しかし、形成すべき金
属配線と同じパターンにリソグラフィでレジストを加工
する上述の従来例では、リソグラフィにおける露光装置
の解像力を超える微細なパターンの金属配線は形成する
ことができない。リソグラフィにおける露光装置として
は縮小投影露光装置が従来から多く用いられており、こ
の縮小投影露光装置における光源として現在のところは
水銀のi線が最も一般的に用いられている。
【0004】しかし、i線を用いる縮小投影露光装置で
は、0.4〜0.5μm程度の解像力しかない。また、
現在のところ使用に耐え得るレジストが存在する最も短
波長の光源であるKrFエキシマレーザ光を用いた場合
でも、0.3μm程度の解像力しかない。従って、上述
の従来例では、0.3μm程度よりも微細な金属配線を
形成することができなかった。
【0005】しかも、微細な金属配線を形成するために
解像力の高い露光装置を用いると、コストが高くなる。
また、金属膜は光の反射率が高いが、高い解像力を得る
ためにはレジストを厚く塗布することができず、金属膜
とレジストとの間に反射防止膜を設けたりする他の反射
防止措置をリソグラフィに際して講ずる必要があるの
で、このことによってもコストが高くなる。
【0006】
【課題を解決するための手段】請求項1のパターン形成
方法は、形成すべきパターン15を輪郭に含む第1のマ
スク層13を被パターニング膜12上に形成する工程
と、前記被パターニング膜12の形成物質を含む化合物
から成る側壁14を前記輪郭に形成する工程と、前記側
壁14をマスクにして前記被パターニング膜12をパタ
ーニングする工程とを有することを特徴としている。
【0007】請求項2のパターン形成方法は、前記側壁
14を形成した後に、第2のマスク層16を前記被パタ
ーニング膜12上に形成する工程と、前記側壁14と前
記第2のマスク層16とをマスクにして前記被パターニ
ング膜12をパターニングする工程とを有することを特
徴としている。
【0008】請求項3のパターン形成方法は、パターニ
ングした前記被パターニング膜12のうちで、前記側壁
14をマスクにしてパターニングした部分15の一部
と、前記第2のマスク層16をマスクにしてパターニン
グした部分17とを覆う第3のマスク層18を形成する
工程と、前記第3のマスク層18をマスクにして前記被
パターニング膜12をパターニングする工程とを有する
ことを特徴としている。
【0009】
【作用】請求項1のパターン形成方法では、第1のマス
ク層13の輪郭に側壁14を形成しているので、第1の
マスク層13がリソグラフィにおける露光装置の解像力
以内のパターンであっても、側壁14は露光装置の解像
力に依存しない微細なパターンにすることができる。
【0010】また、この様に、微細なパターンの側壁1
4を形成するに際して、露光装置の解像力による制約を
受けないので、解像力の高い露光装置を用いる必要がな
く、更に、被パターニング膜12における光の反射率が
高くても、第1のマスク層13を厚くすることによって
被パターニング膜12からの反射を抑制することができ
る。
【0011】請求項2のパターン形成方法では、第1の
マスク層13の輪郭に形成した側壁14の他に第2のマ
スク層16をもマスクにしているので、微細なパターン
15のみならず通常のパターン17をも含むパターン
で、被パターニング膜12をパターニングすることがで
きる。
【0012】請求項3のパターン形成方法では、側壁1
4をマスクにしてパターニングした被パターニング膜1
2のうちで第3のマスク層18で覆っていない部分が除
去されるので、側壁14を第1のマスク層13の輪郭全
体に形成していても、所望のパターン15、17のみで
被パターニング膜12を残すことができる。
【0013】
【実施例】以下、金属配線の形成に適用した本願の発明
の第1及び第2実施例を、図1、2を参照しながら説明
する。図1が、第1実施例を示している。この第1実施
例では、図1(a)に示す様に、絶縁膜等である下地1
1上の全面に、Al膜やW膜やTi膜等である金属膜1
2を、スパッタリング法やCVD法等によって堆積させ
る。
【0014】そして、金属膜12上の全面にレジスト1
3を塗布し、金属配線を形成すべき部分に輪郭が位置す
る様に、通常のリソグラフィ法でレジスト13をパター
ニングする。この際の露光装置としては、形成すべき金
属配線間の間隔Sを解像できるものであればよく、例え
ばS≧0.5μmであれば、水銀のi線を光源とする縮
小投影露光装置で十分である。
【0015】また、レジスト13としては染料を添加し
たものを用い、このレジスト13の膜厚は2μm程度に
する。このため、金属膜12における光の反射率が高く
ても、露光に際して金属膜12からの反射が少なく、レ
ジスト13のパターンが所望の形状から変形するのを防
止することができる。
【0016】次に、O2 を反応性ガスとするRIEを全
面に対して行うことによって、図1(b)に示す様に、
レジスト13の輪郭に沿って自己整合的に側壁14を形
成する。この側壁14は、RIEによってスパッタリン
グされた金属膜12の成分とレジスト13の成分である
C、H、Oとの化合物である。
【0017】側壁14の幅LはRIEの時間によって変
化させることができるが、L=0.1μm程度の側壁1
4を得ることができる。なお、RIEの時間に比例して
レジスト13の膜厚も減少するが、レジスト13の初期
の膜厚を上述の様に2μm程度と厚くしておけば、支障
なく側壁14を形成することができる。
【0018】次に、図1(c)に示す様に、アッシング
等によってレジスト13を剥離し、図1(d)に示す様
に、残っている側壁14をマスクにして金属膜12をエ
ッチングして、幅が0.1μm程度の金属配線15を形
成する。その後、図1(e)に示す様に、市販の有機系
剥離液によって側壁14を剥離する。
【0019】図2が、第2実施例を示している。この第
2実施例も、図2(a)に示す様に、金属配線を形成す
べき部分に輪郭が位置する様に金属膜12上でレジスト
13をパターニングし、図2(b)に示す様に、O2
反応性ガスとするRIEによって側壁14を形成した
後、レジスト13を剥離するまでは、図1に示した第1
実施例と実質的に同様の工程を実行する。
【0020】しかし、この第2実施例では、次に、図2
(c)に示す様に、金属膜12のうちで金属配線のパッ
ド部を形成すべき部分を覆うパターンのレジスト16を
形成する。そして、図2(d)に示す様に、側壁14と
レジスト16とをマスクにして金属膜12をエッチング
して、パッド部17を有する金属配線15を形成する。
【0021】次に、図2(e)に示す様に、パッド部1
7と金属配線15のうちで所望の部分のみとを覆うパタ
ーンのレジスト18を形成する。そして、図2(f)に
示す様に、レジスト18をマスクにして金属配線15の
不要部分をエッチングし、更にレジスト18を剥離し
て、トランジスタのゲート等である金属配線15を完成
させる。
【0022】
【発明の効果】請求項1のパターン形成方法では、リソ
グラフィにおける露光装置の解像力に依存しない微細な
パターンの側壁をマスクにすることができるので、露光
装置の解像力に依存しない微細なパターンの被パターニ
ング膜を形成することができる。
【0023】また、微細なパターンの側壁を形成するに
際して、解像力の高い露光装置を用いる必要がなく、更
に、第1のマスク層を厚くすることによって被パターニ
ング膜からの反射を抑制することができるので、微細な
パターンの被パターニング膜を低コストで形成すること
ができる。
【0024】請求項2のパターン形成方法では、微細な
パターンのみならず通常のパターンをも含むパターンで
被パターニング膜をパターニングすることができるの
で、所望のパターンの被パターニング膜を形成すること
ができる。
【0025】請求項3のパターン形成方法では、側壁を
第1のマスク層の輪郭全体に形成していても、所望のパ
ターンのみで被パターニング膜を残すことができるの
で、所望のパターンの被パターニング膜を形成すること
ができる。
【図面の簡単な説明】
【図1】本願の発明の第1実施例を順次に示す側断面図
である。
【図2】本願の発明の第2実施例を順次に示す平面図で
ある。
【符号の説明】
12 金属膜 13 レジスト 14 側壁 15 金属配線 16 レジスト 17 パッド部 18 レジスト

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 形成すべきパターンを輪郭に含む第1の
    マスク層を被パターニング膜上に形成する工程と、 前記被パターニング膜の形成物質を含む化合物から成る
    側壁を前記輪郭に形成する工程と、 前記側壁をマスクにして前記被パターニング膜をパター
    ニングする工程とを有することを特徴とするパターン形
    成方法。
  2. 【請求項2】 前記側壁を形成した後に、第2のマスク
    層を前記被パターニング膜上に形成する工程と、 前記側壁と前記第2のマスク層とをマスクにして前記被
    パターニング膜をパターニングする工程とを有すること
    を特徴とする請求項1記載のパターン形成方法。
  3. 【請求項3】 パターニングした前記被パターニング膜
    のうちで、前記側壁をマスクにしてパターニングした部
    分の一部と、前記第2のマスク層をマスクにしてパター
    ニングした部分とを覆う第3のマスク層を形成する工程
    と、 前記第3のマスク層をマスクにして前記被パターニング
    膜をパターニングする工程とを有することを特徴とする
    請求項2記載のパターン形成方法。
JP12071294A 1994-05-10 1994-05-10 パターン形成方法 Expired - Fee Related JP3326709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12071294A JP3326709B2 (ja) 1994-05-10 1994-05-10 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12071294A JP3326709B2 (ja) 1994-05-10 1994-05-10 パターン形成方法

Publications (2)

Publication Number Publication Date
JPH07307333A true JPH07307333A (ja) 1995-11-21
JP3326709B2 JP3326709B2 (ja) 2002-09-24

Family

ID=14793136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12071294A Expired - Fee Related JP3326709B2 (ja) 1994-05-10 1994-05-10 パターン形成方法

Country Status (1)

Country Link
JP (1) JP3326709B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406725B1 (ko) * 2001-09-25 2003-11-21 이종덕 극미세 다중 패턴의 형성 방법
JP2009507375A (ja) * 2005-09-01 2009-02-19 マイクロン テクノロジー, インク. ピッチ増大用のスペーサを有するマスク・パターン、およびその形成方法
US7550391B2 (en) 2006-10-17 2009-06-23 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using double patterning
KR101002928B1 (ko) * 2003-11-29 2010-12-27 주식회사 하이닉스반도체 반도체 소자의 미세 라인 형성방법
US7914973B2 (en) 2003-12-26 2011-03-29 Samsung Electronics Co., Ltd. Method of forming a pattern in a semiconductor device and method of forming a gate using the same
JP2014049739A (ja) * 2012-08-29 2014-03-17 Toshiba Corp パターン形成方法
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406725B1 (ko) * 2001-09-25 2003-11-21 이종덕 극미세 다중 패턴의 형성 방법
KR101002928B1 (ko) * 2003-11-29 2010-12-27 주식회사 하이닉스반도체 반도체 소자의 미세 라인 형성방법
US7914973B2 (en) 2003-12-26 2011-03-29 Samsung Electronics Co., Ltd. Method of forming a pattern in a semiconductor device and method of forming a gate using the same
US8409787B2 (en) 2003-12-26 2013-04-02 Samsung Electronics Co., Ltd. Method of forming a pattern in a semiconductor device and method of forming a gate using the same
US8846304B2 (en) 2003-12-26 2014-09-30 Samsung Electronics Co., Ltd. Method of forming a pattern in a semiconductor device and method of forming a gate using the same
US9111880B2 (en) 2003-12-26 2015-08-18 Samsung Electronics Co., Ltd. Method of forming a pattern in a semiconductor device and method of forming a gate using the same
JP2009507375A (ja) * 2005-09-01 2009-02-19 マイクロン テクノロジー, インク. ピッチ増大用のスペーサを有するマスク・パターン、およびその形成方法
US9099314B2 (en) 2005-09-01 2015-08-04 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7550391B2 (en) 2006-10-17 2009-06-23 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using double patterning
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2014049739A (ja) * 2012-08-29 2014-03-17 Toshiba Corp パターン形成方法

Also Published As

Publication number Publication date
JP3326709B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
US5219788A (en) Bilayer metallization cap for photolithography
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
US5882999A (en) Process for metallization of an insulation layer
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JPH06216024A (ja) 金属パターン膜の形成方法
US6509137B1 (en) Multilayer photoresist process in photolithography
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
CA1219835A (en) Metal/semiconductor deposition
JP3326709B2 (ja) パターン形成方法
JPH08279488A (ja) 半導体装置の製造方法
JPH07201990A (ja) パターン形成方法
JPH06120211A (ja) 半導体装置の製造方法
JP3032089B2 (ja) フォトマスク形成方法
JP2737256B2 (ja) 半導体装置の製造方法
US5897376A (en) Method of manufacturing a semiconductor device having a reflection reducing film
JPH04291345A (ja) パターン形成方法
JPH04144230A (ja) 半導体装置及びその製造方法
KR100252757B1 (ko) 금속패턴 형성방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법
JPH0258212A (ja) 半導体装置の製造方法
JPS60177627A (ja) パタ−ン形成法
JPH05326503A (ja) 線パターンの形成方法
JPH0574951A (ja) 半導体装置の製造方法
JPH05136130A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees