JP4632023B2

JP4632023B2 - 電力変換装置

Info

Publication number: JP4632023B2
Application number: JP2004310791A
Authority: JP
Inventors: 幸廣西川; 今朝信桑原
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2004-10-26
Filing date: 2004-10-26
Publication date: 2011-02-16
Anticipated expiration: 2024-10-26
Also published as: KR20060049384A; US20060119281A1; JP2006129548A; DE102005051087A1; US7245087B2

Description

本発明は、直流電源から絶縁された直流出力を得るスイッチング電源装置等の電力変換装置に関するものである。

図１３は、この種の電力変換装置の第１の従来技術であり、後述する特許文献１に記載されたスイッチング電源装置とほぼ同様の回路構成を示している。この回路は、フライバックコンバータと呼ばれる回路を応用したもので、主スイッチング素子２と副スイッチング素子３とがオン、オフを交互に繰り返し、主スイッチング素子２のオン時に変圧器４に蓄積された励磁エネルギーを主スイッチング素子２のオフ時に放出して負荷に直流電力を供給するものである。

図１３において、１は交流電源電圧を整流平滑すること等によって得られる直流電源、２はＭＯＳＦＥＴ等の主スイッチング素子、３は同じく副スイッチング素子、４は巻線４ａ〜４ｅを有する絶縁変圧器、５ａ，５ｂはダイオード、６，１０はコンデンサである。
また、３０は主制御回路であり、装置の出力電圧（コンデンサ６の電圧）が入力されてその値を一定値に保つように主スイッチング素子２をオン、オフ制御する。４０は主スイッチング素子２とは反対の論理で副スイッチング素子３をオン、オフ制御する副制御回路である。
副制御回路４０は、変圧器４の巻線４ｅ、コンデンサ４１，４５、抵抗４２，４４、インダクタの一種であるビーズ４３及びトランジスタ４６により構成されており、巻線４ｅの両端にコンデンサ４１，４５の各一端が接続されている。

この従来技術の動作を略述すると、起動時には、主制御回路３０内の起動用の抵抗（図示せず）を介して主スイッチング素子２のゲートに電圧が印加され、主スイッチング素子２がターンオンする。これに伴い、変圧器の巻線４ａ，４ｄに互いに同極性の電圧が発生し、主スイッチング素子２がオン状態になると共に、巻線４ａに励磁エネルギーが蓄積される。同時に、巻線４ｃに発生した電圧がダイオード５ｂ及び平滑コンデンサ６により整流平滑されて負荷に供給される。
また、主制御回路３０によって主スイッチング素子２がオフすると、巻線４ａに蓄積されていた励磁エネルギーが巻線４ｂを介して電気エネルギーとして放出され、ダイオード５ａ及び平滑コンデンサ６により整流平滑されて負荷に供給される。

巻線４ａに蓄積された励磁エネルギーが巻線４ｂを介して全て放出されると、巻線４ｄに、起動時に発生した電圧と同じ極性の電圧が発生し、主制御回路３０を介して主スイッチング素子２がターンオンする。このように、主スイッチング素子２のオン、オフ動作に伴い、電気エネルギーが負荷に供給される。

次に、副スイッチング素子３の動作を説明する。
主スイッチング素子２のターンオフに伴い、副制御回路４０内の巻線４ｅに主スイッチング素子２のオン時とは逆極性の電圧が発生し、この電圧がコンデンサ４１，抵抗４２、ビーズ４３を介して副スイッチング素子３のゲートに印加され、副スイッチング素子３がターンオンする。これにより、変圧器４のリーケージインダクタンスに蓄積されていたエネルギーをコンデンサ１０が吸収するため、主スイッチング素子２にサージ電圧が印加されるのを防止している。
更に、変圧器４のリーケージインダクタンスとコンデンサ１０とが直列共振することにより、コンデンサ１０に吸収されたエネルギーは変圧器４及びダイオード５ａ、平滑コンデンサ６を介して負荷側に放出される。

前記巻線４ｅに発生した電圧は、時定数回路を構成する抵抗４４及びコンデンサ４５の直列回路に印加され、コンデンサ４５が充電される。そして、コンデンサ４５の電圧がトランジスタ４６のしきい値電圧に達すると、トランジスタ４６がターンオンする。
トランジスタ４６のオンにより、副スイッチング素子３のゲート−ソース間の電位差がなくなり、巻線４ｅから副スイッチング素子３のゲートに印加されていた電圧が消失し、副スイッチング素子３は急速にターンオフする。ここで、巻線４ｅに電圧が発生してからコンデンサ４５の電圧がトランジスタ４６のしきい値電圧に達するまでの時間が、抵抗４４及びコンデンサ４５からなる時定数回路の時定数である。
なお、図１４は図１３の従来技術における出力電流の波形を模式的に示したものである。

次に、図１５は第２の従来技術であり、後述する特許文献２に記載されたスイッチング電源装置と同様の回路構成を示している。
図１５において、４’は巻線４ａ，４ｂ，４ｅを有する変圧器、６０は副制御回路である。この副制御回路６０は、前記巻線４ｅ、抵抗６１，６３、コンデンサ６２、ダイオード６４、トランジスタ６５及びツェナーダイオード６６により構成され、ツェナーダイオード６６のカソードが副スイッチング素子３のゲートに接続されている。また、５０は交流電源から直流電源を得るためのダイオードブリッジ、１１は平滑コンデンサである。
なお、主スイッチング素子２の制御回路（主制御回路）は図示を省略してある。

この従来技術の動作を、図１６を参照しつつ説明する。なお、図１６において、Ｉ_Ｄ２は主スイッチング素子２のドレイン電流、Ｖ_ＤＳ２は同じくドレイン・ソース間電圧である。
Ｖ_ａは変圧器４’の巻線４ｅの電圧であり、その極性は巻き始めから巻き終わりの向きに電圧が発生する方向を正にとっている。Ｖ_ＧＳ３は副スイッチング素子３のゲート・ソース間電圧、Ｉ_Ｄ３は同じくドレイン電流である。Ｉ_Ｄ０はダイオード５ａの電流である。また、点線で示したＩ_ｍは変圧器４’に流れる励磁電流である。

まず、図１６の時刻ｔ＝ｔ_１〜ｔ_２の期間は、主スイッチング素子２がオンしている期間であり、変圧器４’の巻線４ａに励磁エネルギーが蓄積される。同時に、巻線４ｅには、数式１によって表される負の電圧Ｖ_ａが発生する。
［数式１］
Ｖ_ａ＝−(平滑コンデンサ１１の両端電圧)×(巻線４ｅの巻数)／(巻線４ａの巻数）
この間、副スイッチング素子３のゲート・ソース間電圧Ｖ_ＧＳ３はツェナーダイオード６６の順方向電圧で逆バイアスされており、副スイッチング素子３はオフしている。

次に、時間ｔ＝ｔ_２〜ｔ_３：の期間は、主スイッチング素子２がターンオフすることにより、変圧器４’の巻線４ａに流れていた電流が副スイッチング素子３のボディダイオード→コンデンサ１０→巻線４ａの経路に転流する。この間、巻線４ｅの電圧Ｖ_ａは負から正に反転する。この時の電圧Ｖ_ａの値は、ほぼ数式２によって表される。
［数式２］
Ｖ_ａ＝＋(平滑コンデンサ６の両端電圧)×(巻線４ｅの巻数)／(巻線４ｂの巻数)

その結果、副スイッチング素子３のゲート・ソース間容量は抵抗６３を介して充電され、その電圧Ｖ_ＧＳ３が副スイッチング素子３の駆動しきい値電圧を超えると副スイッチング素子３はオンする。また、副スイッチング素子３のドレイン電流Ｉ_Ｄ３が負である期間に変圧器４’のリーケージインダクタンスに蓄積されていたエネルギーをコンデンサ１０で吸収するため、主スイッチング素子２のドレイン・ソース間電圧Ｖ_ＤＳ２にはサージ電圧が発生しない。

更に、変圧器４’のリーケージインダクタンスとコンデンサ１０が直列共振することにより、副スイッチング素子３のドレイン電流Ｉ_Ｄ３が正の期間においてコンデンサ１０に吸収されたエネルギーは、変圧器４’及びダイオード５ａ、平滑コンデンサ６を介して負荷側に放出される。このエネルギーが完全に放出された時点でトランジスタ６５がオンして副スイッチング素子３をオフさせるように、抵抗６１及びコンデンサ６２からなる時定数回路の時定数を設定しておく。

時刻ｔ＝ｔ_３〜ｔ_４の期間は、トランジスタ６５はオンのままであり、副スイッチング素子３はオフしている。この間、前述のｔ_１〜ｔ_２の期間に変圧器４’に蓄積されたエネルギーはダイオード５ａ、平滑コンデンサ６を介して負荷側に放出される。
時刻ｔ＝ｔ_４で主スイッチング素子２がオンし、以後、同様の動作が繰り返される。

特許第３３８７４５６号公報（段落［００２４］〜［００３７］、図１、図２等）特開平１１−２８５２４８号公報（段落［００３４］〜［００４７］、図１、図３等）

上述した第１，第２の従来技術では、直流電源電圧（図１３における直流電源１の電圧、または、図１５のダイオードブリッジ５０による整流電圧（平滑コンデンサ１１の両端電圧））が大きく変わると、回路内の損失が増加して装置の変換効率が低下するという問題がある。
例えば、図１５に示した第２の従来技術において、交流入力電圧の値が国によって異なり、ダイオードブリッジ５０を介した平滑コンデンサ２２の両端電圧が大きく変わると、数式１に示したように変圧器４’の巻線４ｅに発生する負電圧値も大きく変わる。ここで、副スイッチング素子３のゲート・ソース間容量を充電する抵抗６３の値は、副スイッチング素子３のドレイン電流が負に流れている期間にそのゲート・ソース間電圧が駆動しきい値電圧を上回るように設定する必要があり、その値は数十〜数百Ωのオーダーとするのが一般的である。

従って、平滑コンデンサ１１の両端電圧が高い場合には、時刻ｔ＝ｔ_１〜ｔ_２で抵抗６３及びツェナーダイオード６６に流れる電流が増大し、これらの部品により発生する損失が増大して装置の変換効率を低下させてしまう。更に、時刻ｔ＝ｔ_３〜ｔ_４の期間では、変圧器４’の巻線４ｅに発生する正電圧を抵抗６３を介してトランジスタ６５により短絡するため、これらの抵抗６３及びトランジスタ６５の損失が発生し、装置の変換効率が一層低下するという問題があった。
また、主スイッチング素子２がオンする際に、そのドレイン・ソース間電圧が零になっていない場合には、図１６におけるドレイン電流波形Ｉ_Ｄ２で示したようにサージ電流が発生し、ノイズやスイッチング損失が増加するという問題があった。
これらの問題は、図１３に示した第１の従来技術に関してもほぼ同様に当てはまるものである。

更に、直流電源電圧に応じて巻線４ｅに発生する電圧が変化することは、各スイッチング素子２，３のスイッチング周波数やオン、オフデューティ比を変化させることになり、これらが損失の増加を助長して装置の効率悪化を一層低下させる原因となっていた。
加えて、第１の従来技術では、変圧器４の巻線の数が多いため、変圧器４が大形化し、装置全体の小型軽量化を損なうという問題もあった。

そこで本発明の解決課題は、広範囲の直流入力電圧に対して低損失かつ高効率であり、ノイズの低減や小型軽量化を可能にした電力変換装置を提供することにある。

上記課題を解決するため、請求項１に記載した発明は、
直流電源と、
この直流電源の正極と負極との間に、少なくとも主スイッチング素子と副スイッチング素子とが順次接続された直列回路と、
直流電源の正極と、主スイッチング素子及び副スイッチング素子の相互接続点との間に少なくともインダクタを介して接続された一次側の第１巻線を有し、かつ、整流平滑回路を介して負荷に接続される二次側の第２巻線を有する絶縁変圧器と、
主スイッチング素子をオン、オフ制御する主制御回路と、
副スイッチング素子をオン、オフ制御する副制御回路と、を備え、
主制御回路及び副制御回路により主スイッチング素子及び副スイッチング素子をそれぞれ交互にオン、オフして前記第２巻線に発生する電圧を前記整流平滑回路を介し直流電力に変換して負荷に供給する電力変換装置において、
前記絶縁変圧器は一次側の第３巻線及び第４巻線を備え、
前記主制御回路は、第３巻線の電圧を信号電圧として、負荷に供給される直流電圧が一定になるように主スイッチング素子をオン、オフさせ、
前記副制御回路は、第４巻線の電圧を信号電圧として、その電圧が所定値を超えている期間に副スイッチング素子をオンさせると共に、
前記主制御回路の電源電圧を第３巻線に発生する電圧を整流平滑した電圧とし、前記副制御回路の電源電圧を、主スイッチング素子のオン動作を利用して得るものである。

請求項２に記載した発明は、請求項１において、前記変圧器の励磁インダクタンスを大きく設定し、負荷が大きい時には前記変圧器の励磁電流が零クロスしないようにしたものである。

請求項１に記載した発明によれば、絶縁変圧器の巻線電圧を信号として検出し、この信号を用いて副スイッチング素子を間接的に駆動する副制御回路を設ける。そして、この副制御回路の電源電圧を主制御回路側の安定化された電源から生成することで、従来技術と比較してスイッチング素子の駆動に関わる損失を低減し、装置の変換効率を向上させることができる。
また、絶縁変圧器の一次側の巻線に直列接続されたインダクタと直流電源の正極側に接続されたコンデンサとの直列共振周期を高電位側のスイッチング素子（副スイッチング素子）のオン期間よりも長くすれば、低電位側のスイッチング素子（主スイッチング素子）の零電圧スイッチングが可能となり、サージ電流やノイズを低減した電力変換装置を提供することができる。
更に、請求項２に記載するように、絶縁変圧器の励磁インダクタンス値を大きめに設定し、直流出力が供給される負荷が大きいときには励磁電流が零クロスしないようにすることで、一層高効率な電力変換装置の実現が可能である。

以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の参考形態を示す回路図であり、図１３、図１５と同一の機能を有するものには同一記号を付してその説明を省略し、以下では異なる部分を中心に説明する。

図１において、１は交流電源電圧を整流平滑する等の方法によって得られる直流電源、４Ａは、一次側の第１巻線４ａ、第３巻線４ｄ、二次側の第２巻線４ｂ、第５巻線４ｃ（後述する図４の第２実施形態における第４巻線４ｅとの関係から、この巻線４ｃを第５巻線とする）を有する絶縁変圧器（以下、単に変圧器という）である。また、７は負荷を示す。
前記変圧器４Ａの巻線４ｄの両端には、整流用のダイオード１７及び平滑コンデンサ１１を介して降圧回路１２が接続され、その出力電圧は、平滑コンデンサ１３を介して主制御回路１４に電源電圧として加えられている。
なお、降圧回路１２及びコンデンサ１３は、装置の全動作条件でコンデンサ１１の電圧が主制御回路１４の入力電圧範囲を超えなければ省略可能である。

主制御回路１４には、電圧検出回路８を介した装置の出力電圧（コンデンサ６の電圧）の検出値が入力されていると共に、変圧器４Ａの巻線４ｄに発生した電圧が入力されている。この主制御回路１４は、巻線４ｄの電圧の極性が反転したことを検出して主スイッチング素子２をオンするように動作し、電圧検出回路８からのフィードバック信号に基づいて出力電圧が一定になるように主スイッチング素子２のオン期間を制御する。

また、９は主制御回路１４を起動させる起動回路であり、抵抗または主制御回路１４の起動後に起動電流を遮断する機能を持った回路によって構成されている。１９はインダクタ、２０はコンデンサであり、これらは直流電源１の正極と巻線４ａの一端との間に直列接続されて直列共振回路を構成している。インダクタ１９は、変圧器４Ａのリーケージインダクタンスにより代用可能である。なお、インダクタ１９のインダクタンス値は、コンデンサ２０の静電容量とによって決まる直列共振周期が副スイッチング素子３のオン期間よりも大きくなるように設定される。

１６は副制御回路であり、前記平滑コンデンサ１３を経た電源電圧がダイオード１５及びコンデンサ１８を介して加えられている。ここで、ダイオード１５は、主スイッチング素子２のオン時に導通してコンデンサ１３→ダイオード１５→コンデンサ１８→主スイッチング素子２→コンデンサ１３の経路で通流させることによりコンデンサ１８を充電し、このコンデンサ１８の電圧により副制御回路１６の電源電圧を供給するものである。

図２は、副制御回路１６の構成を示す回路図である。この図２において、１６０は定電流源、１６１，１６２は分圧抵抗、１６４，１６７は基準電源、１６３，１６６はコンパレータ、１６８はゲートドライバ、１６５はコンデンサであり、分圧抵抗１６１の一端が図１の直流電源１の正極に、コンデンサ１８の一端がダイオード１５のカソードにそれぞれ接続されていると共に、ゲートドライバ１６８の出力が副スイッチング素子３のゲートに加えられている。

次に、この参考形態の動作を説明する。
主制御回路１４によって主スイッチング素子２がオンすることにより、インダクタ１９及び巻線４ａに励磁エネルギーが蓄積される。主スイッチング素子２がオフする前は、副スイッチング素子３の両端電圧は中間電圧に等しくなっている。主スイッチング素子２のオフにより、巻線４ａに蓄積されていた励磁エネルギーが電気エネルギーとして巻線４ｂ、ダイオード５ａ、平滑コンデンサ６を介して負荷７に供給される。

主スイッチング素子２のオフに伴い、副スイッチング素子３の両端電圧は中間電圧の１／２となる。副制御回路１６内のコンパレータ１６３の基準電源１６４の電圧を、前記中間電圧と中間電圧の１／２の電圧との中間値に設定しておき、この基準電圧を分圧抵抗１６１，１６２による分圧値と比較してコンパレータ１６３の出力を得るようにすると、主スイッチング素子２のオフ時にはコンパレータ１６３の出力がロー（Low）レベルとなる。

副制御回路１６内のコンデンサ１６５は、コンパレータ１６３の出力がローレベルの時には放電され、コンパレータ１６３の出力がハイ（High）レベルになると定電流源１６０より充電される。コンデンサ１６５の電圧が基準電源１６７の電圧に達していない期間はコンパレータ１６６の出力がハイレベルであり、ゲートドライバ１６８を介して副スイッチング素子３がオンする（副スイッチング素子３の両端の電圧は、副スイッチング素子３のオン抵抗によって決まる電圧まで低下する）。これにより、インダクタ１９に蓄積されていた励磁エネルギーがコンデンサ２０により吸収され、主スイッチング素子２のドレイン・ソース間電圧にはサージ電圧が発生しない。また、インダクタ１９とコンデンサ２０とが直列共振し、コンデンサ２０に蓄積されたエネルギーは変圧器４Ａ及びダイオード５ａ，５ｂ、平滑コンデンサ６を介して負荷７に供給される。

また、コンデンサ１６５の電圧が基準電圧に達するとコンパレータ１６６の出力がローレベルとなり、ゲートドライバ１６８を介して副スイッチング素子３がオフする。
更に、副スイッチング素子３のオフにより、変圧器４Ａの巻線４ｄに正方向の電圧が発生し、主制御回路１４を介して主スイッチング素子２がオンする。この主スイッチング素子２は、主制御回路１４のＰＷＭ制御によって演算された時間を経過した後にオフする。
この実施形態では、以上の動作を繰り返しながら電力変換動作を行うことにより、出力電流波形は図３のようになる。

副制御回路１６内のコンデンサ１６５の電圧とコンパレータ１６６の基準電源１６７の電圧とによって決まる副スイッチング素子３のオン期間を、前記コンデンサ２０とインダクタ１９とによる共振周期の１／２に設定すると、図３のように出力電流波形のデューティが一定の動作となる。
また、数式３に示す負荷電力Ｐ_ｏ（中間電圧Ｅ_ｄ、コンデンサ２０の容量Ｃ_ｒ、インダクタ１９のインダクタンス値Ｌ_ｒから決まる）を超える負荷や、装置の直流入力電圧に関係なく、スイッチング周波数及びデューティが一定の制御を行うことができる。
［数式３］
Ｐ_ｏ＝（Ｅ_ｄ ^２／２π）×√（Ｃ_ｒ／Ｌ_ｒ）
なお、副スイッチング素子３のスイッチング期間を、共振周期と関係なく設定すると、従来と同様の動作となる。

次に、請求項１に相当する本発明の第１実施形態を説明する。
図４はこの第１実施形態の回路構成図であり、図１と同一の機能を有するものには同一記号を付してその説明を省略し、以下では異なる部分を中心に説明する。

４Ｂは一次側の第１巻線４ａ，第３巻線４ｄ，第４巻線４ｅと二次側の第２巻線４ｂとを有する変圧器であり、巻線４ｅの両端には副制御回路１６Ａ内の電流制限抵抗１６９とツェナーダイオード１７０とが直列に接続されている。ツェナーダイオード１７０のカソードはコンパレータ１６３の正入力端子に接続され、アノードは基準電源１６４を介してコンパレータ１６３の負入力端子に接続されている。また、コンパレータ１６３の出力端子はゲートドライバ１６８を介して副スイッチング素子３のゲートに接続されている。

上記副制御回路１６Ａにおいて、変圧器４Ｂの巻線４ｅの電圧はコンパレータ１６３により基準電源１６４の電圧と比較され、巻線４ｅの電圧が基準電圧を超えた期間を副スイッチング素子３のオン期間としてゲートドライバ１６８により副スイッチング素子３を駆動する。ツェナーダイオード１７０は、巻線４ｅに発生する正負の電圧がコンパレータ１６３の許容入力電圧を超えないように制限するものである。
また、ダイオード１５は、第１実施形態と同様に、主スイッチング素子２のオン時に導通してコンデンサ１３→ダイオード１５→コンデンサ１８→主スイッチング素子２→コンデンサ１３の経路で通流させることによりコンデンサ１８を充電し、このコンデンサ１８の電圧により副制御回路１６Ａの電源電圧を供給するものである。つまり、副制御回路１６Ａの電源電圧は主制御回路１４の電源電圧とほぼ等しくなる。

次いで、本実施形態の動作を、図５の波形図を参照しつつ説明する。
時刻ｔ＝ｔ_１〜ｔ_２の期間は主スイッチング素子２がオンしている期間であり、インダクタ１９と変圧器４Ｂの巻線４ａに励磁エネルギーを蓄積する。この時、巻線４ｅには負の電圧Ｖ_ａが発生する。副制御回路１６Ａ内のコンパレータ１６３の正入力端子の電圧はツェナーダイオード１７０の電圧が順方向電圧となって基準電源１６４の電圧より低いため、そのツェナーダイオード１６３の出力はローレベルとなる。このため、ゲートドライバ１６８の出力はローレベルであり、副スイッチング素子３はオフしている。

時刻ｔ＝ｔ_２〜ｔ_３の期間では、主スイッチング素子２がターンオフし、巻線４ａに流れていた電流が副スイッチング素子３のボディダイオード→コンデンサ１０→巻線４ａの経路に転流する。また、巻線４ｅの電圧Ｖ_ａは負から正に反転する。この電圧Ｖ_ａが基準電源１６４の電圧（駆動しきい値）Ｖ_ｔｈを超えると、ゲートドライバ１６８の出力がハイレベルとなり、副スイッチング素子３がオンする。
また、インダクタ１９に蓄積されていたエネルギーはコンデンサ１０により吸収されるため、主スイッチング素子２のドレイン・ソース間電圧Ｖ_ＤＳ２にはサージ電圧が発生しない。更に、インダクタ１９とコンデンサ１０とが直列共振し、コンデンサ１０に吸収されたエネルギーは変圧器４Ｂの巻線４ａ，４ｂ、ダイオード５ａ及び平滑コンデンサ６を介して負荷７側に放出される。

ところで、主スイッチング素子２のドレイン・ソース間電圧は、直流電源１の電圧にコンデンサ１０の電圧を加えたものであり、変圧器４Ｂのリーケージインダクタンス値よりも比較的大きめのインダクタンス値を持つリアクトル１９が接続されていることから、コンデンサ１０の両端電圧は正弦波状に脈動し、ほぼ蒲鉾形状になる。巻線４ｅに発生する正電圧Ｖ_ａも図５に示す如く同様である。
コンデンサ１０により吸収されたエネルギーが完全に放出されると、ダイオード５ａに流れる電流Ｉ_Ｄ０は零となり、ダイオード５ａはオフする。

時刻ｔ＝ｔ_３〜ｔ_４の期間では、励磁電流Ｉ_ｍが負に反転し、巻線４ａ→インダクタンス１９→コンデンサ１０→副スイッチング素子３→巻線４ａの経路で流れる。時刻ｔ＝ｔ_４で巻線４ｅの電圧Ｖ_ａが駆動しきい値Ｖ_ｔｈを下回ると、コンパレータ１６３及びゲートドライバ１６８の出力はローレベルとなり、副スイッチング素子３がオフする。
副スイッチング素子３のドレイン・ソース間電圧が上昇すると同時に主スイッチング素子２のドレイン・ソース間電圧が下降し、これが零になると、主スイッチング素子２のボディダイオードが導通し、励磁電流Ｉ_ｍは巻線４ａ→インダクタ１９→直流電源１→主スイッチング素子２→巻線４ａの経路に転流する。このタイミングで主スイッチング素子２をオンすると、零電圧スイッチングとなり、主スイッチング素子２にはサージ電流が流れないため、低ノイズなスイッチングを実現することができる。以後は、上記ｔ_１〜ｔ_４の動作が繰り返される。

なお、図４の回路では、副スイッチング素子３を巻線４ｅにより直接駆動するのではなく、巻線４ｅの電圧Ｖ_ａを信号電圧として検出して間接的に駆動している。また、副制御回路１６Ａの駆動電圧は安定化された主制御回路１４の電源電圧とほぼ等しい。電流制限抵抗１６９の抵抗値は数ｋΩから数百ｋΩのオーダーであるため、直流電源１の電圧が大きく変化しても、この抵抗１６９やツェナーダイオード１６４の消費電力は小さく、装置効率の低下を防ぐことが可能となる。また、主スイッチング素子２は前述の如く零電圧スイッチング動作を行うことから、サージ電流が流れず、低ノイズな装置を提供することができる。

また、図１５に示した従来技術では、副スイッチング素子３を巻線４ｅの電圧により直接駆動するため、巻線４ｅに発生する電圧レベルを副スイッチング素子３のオン抵抗値がほぼ飽和する１０Ｖ以上に設定する必要があるが、本実施形態では、巻線４ｅの電圧を信号電圧として使用するため低い値でよく、その結果、巻線４ｅの巻数を減少させて変圧器４Ｂを小形化することも可能となる。

更に、コンパレータ１６３の駆動しきい値Ｖ_ｔｈを調整することにより、副スイッチング素子３のオン期間を調整することができ、これによって副スイッチング素子３のスイッチング周波数、ドレイン・ソース間電圧ピーク値、各スイッチング素子２，３のドレイン電流ピーク値及びドレイン電流実効値等を調整できるため、最も効率の高くなる条件を容易に設定できるという利点もある。
図６は、上記の点に着目して駆動しきい値Ｖ_ｔｈを調整した場合の副スイッチング素子３のスイッチング周波数及びドレイン・ソース間ピーク電圧の関係を示す。また、図７は、駆動しきい値Ｖ_ｔｈに対する各スイッチング素子２，３のドレイン電流Ｉ_Ｄ２，Ｉ_Ｄ３のピーク値の関係を示す。図８は、駆動しきい値Ｖ_ｔｈに対する各スイッチング素子２，３のドレイン電流Ｉ_Ｄ２，Ｉ_Ｄ３の実効値の関係を示す。

図９は本発明の第２実施形態の主要部を示す回路図であり、前述した第１実施形態における副制御回路を変形した例である。図９において、１６Ｂは副制御回路、１６９，１７２，１７３は抵抗、１７１はダイオード、１７５はＮＰＮ形のトランジスタ、１７６は負論理のゲートドライバである。
図９の回路では、補助巻線４ｅの電圧を抵抗１６９，１７２により分圧した電圧がトランジスタ１７５のベース・エミッタ間飽和電圧を超えることにより、負論理のゲートドライバ１７６を介して副スイッチング素子３をオンする。

図１０は本発明の第３実施形態の主要部を示す回路図であり、図９の副制御回路１６Ｂにおける負論理のゲートドライバ１７６をトランジスタによって構成した例である。すなわち、１６Ｃは副制御回路、１７４，１７８，１８０，１８１は抵抗、１７９はダイオード、１７７，１８２，１８３，１８４はＰＮＰ形のトランジスタであり、これらの部品により負論理のゲートドライバが構成されている。

図１１は本発明の第４実施形態の回路図であり、図４におけるコンデンサ１０に代えて、直流電源１の正極とインダクタ１９との間にコンデンサ２０を接続した例である。この実施形態の動作は、第１実施形態と同様である。なお、副スイッチング素子３は、前述した副制御回路１６Ａまたは１６Ｂもしくは１６Ｃにより駆動される。

図１２は、本発明の第５実施形態を示す動作波形図であり、請求項２の発明に相当する。
この請求項２の発明では、変圧器４Ｂの励磁インダクタンス値を大きめに設定することで、負荷が大きい時には励磁電流Ｉｍが正に流れ続け、図５に示したように零クロスしないことを特徴としている。すなわち、図５の動作波形と異なる点は、ダイオード５ａに流れる電流ＩＤ０が零になる前に副スイッチング素子３がオフするように動作させる点にある。

図１２の動作は、従来のフライバックコンバータを連続モードで動作させるのと同様である。このように動作させる利点は、主スイッチング素子２のドレイン電流のピーク値と電流実効値及びダイオード５ａに流れる電流の実効値が低減され、主スイッチング素子２の損失及びダイオード５ａの損失が低減できることから、装置の変換効率を更に向上することが可能なことである。

本発明の参考形態を示す回路図である。図１における副制御回路の構成図である。参考形態における出力電流波形を模式的に示した図である。本発明の第１実施形態を示す回路図である。第１実施形態の動作を示す波形図である。第１実施形態における駆動しきい値に対する副スイッチング素子のスイッチング周波数及びドレイン・ソース間ピーク電圧の関係を示す図である。第１実施形態における駆動しきい値に対する各スイッチング素子のドレイン電流のピーク値の関係を示す図である。第１実施形態における駆動しきいに対する各スイッチング素子のドレイン電流の実効値の関係を示す図である。本発明の第２実施形態の主要部を示す回路図である。本発明の第３実施形態の主要部を示す回路図である。本発明の第４実施形態を示す回路図である。本発明の第５実施形態の動作を示す波形図である。第１の従来技術を示す回路図である。図１３における出力電流波形を模式的に示した図である。第２の従来技術を示す回路図である。図１５の動作を示す波形図である。

符号の説明

１：直流電源
２：主スイッチング素子
３：副スイッチング素子
４Ａ，４Ｂ：絶縁変圧器
４ａ〜４ｅ：巻線
５ａ，５ｂ，１５，１７：ダイオード
６，１１，１３：平滑コンデンサ
７：負荷
８：電圧検出回路
９：起動回路
１２：降圧回路
１４：主制御回路
１６，１６Ａ，１６Ｂ，１６Ｃ：副制御回路
１６０：定電流源
１６１，１６２：分圧抵抗
１６３，１６６：コンパレータ
１６４，１６７：基準電源
１６５：コンデンサ
１６８：ゲートドライバ
１６９：抵抗
１７０：ツェナーダイオード
１７１，１７９：ダイオード
１７２，１７３，１７４，１７８，１８０，１８１：抵抗
１７５，１７７，１８２，１８３，１８４：トランジスタ
１８，２０：コンデンサ
１９：インダクタ

Claims

直流電源と、
この直流電源の正極と負極との間に、少なくとも主スイッチング素子と副スイッチング素子とが順次接続された直列回路と、
直流電源の正極と、主スイッチング素子及び副スイッチング素子の相互接続点との間に少なくともインダクタを介して接続された一次側の第１巻線を有し、かつ、整流平滑回路を介して負荷に接続される二次側の第２巻線を有する絶縁変圧器と、
主スイッチング素子をオン、オフ制御する主制御回路と、
副スイッチング素子をオン、オフ制御する副制御回路と、を備え、
主制御回路及び副制御回路により主スイッチング素子及び副スイッチング素子をそれぞれ交互にオン、オフして前記第２巻線に発生する電圧を前記整流平滑回路を介し直流電力に変換して負荷に供給する電力変換装置において、
前記絶縁変圧器は一次側の第３巻線及び第４巻線を備え、
前記主制御回路は、第３巻線の電圧を信号電圧として、負荷に供給される直流電圧が一定になるように主スイッチング素子をオン、オフさせ、
前記副制御回路は、第４巻線の電圧を信号電圧として、その電圧が所定値を超えている期間に副スイッチング素子をオンさせると共に、
前記主制御回路の電源電圧を第３巻線に発生する電圧を整流平滑した電圧とし、前記副制御回路の電源電圧を、主スイッチング素子のオン動作を利用して得ることを特徴とする電力変換装置。
請求項１に記載した電力変換装置において、
前記変圧器の励磁インダクタンスを大きく設定し、負荷が大きい時には前記変圧器の励磁電流が零クロスしないようにしたことを特徴とする電力変換装置。