JP3761558B2 - スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法 - Google Patents

Description

この発明は、スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法に係り、たとえば、バッテリなどの比較的低い電圧を昇圧して得られた電源電圧により動作する電子機器などに用いて好適なスイッチング電源回路及び該スイッチング電源回路に用いられる制御方法に関する。

近年では、電子機器が小形化され、内蔵される電源部も小形化することが要求されている。この電源部としてスイッチング電源回路が多く用いられるが、同スイッチング電源回路を小形化する場合、一般に、スイッチング周波数を高くすることにより、対応している。スイッチング周波数を高くすると、スイッチング素子におけるスイッチング損失が増加して発熱量が増加するため、放熱器などを大型化する必要があり、小形化する場合の障害となる。このため、スイッチング損失の低減が要求されている。また、スイッチング電源回路は、降圧型、昇圧型、及び昇降圧型に分類されるが、これらのうちの昇圧型のものは、バッテリなどの直流電源部、チョークコイル、スイッチング素子、整流用ダイオード、及び平滑コンデンサを備えている。そして、スイッチング素子がオン状態のときに直流電源部から供給される電磁エネルギーがチョークコイルに貯蔵され、同スイッチング素子がオフ状態になったときに同チョークコイルに生ずる逆起電圧が同直流電源部の出力電圧に重畳されて整流用ダイオードを介して平滑コンデンサに印加され、同直流電源部の出力電圧が昇圧される。

この種のスイッチング電源回路は、従来では、たとえば図６に示すように、バッテリ１と、チョークコイル２と、スイッチング素子（ｎチャネル型ＭＯＳＦＥＴ、以下、「ｎＭＯＳ」という）３と、ダイオード４と、コンデンサ５と、整流用ダイオード６と、平滑コンデンサ７と、制御部８とから構成され、同平滑コンデンサ７に負荷Ｚが並列接続されている。

このスイッチング電源回路では、スイッチング素子３がオン状態のときにバッテリ１から供給される電磁エネルギーがチョークコイル２に貯蔵され、同スイッチング素子３がオフ状態になったときに同チョークコイル２に生ずる逆起電圧が同バッテリ１の電圧Ｅに重畳されて整流用ダイオード６を介して平滑コンデンサ７に印加され、同バッテリ１の出力電圧Ｅが昇圧されて出力電圧Ｎが負荷Ｚに供給される。出力電圧Ｎは制御部８で監視され、同出力電圧Ｎがほぼ設定値に保たれるように制御部８でスイッチング素子３のオン状態の時間幅が制御される。

しかしながら、このスイッチング電源回路では、次のような問題点があった。
すなわち、スイッチング素子３のターンオン及びターンオフの際、損失が発生する。たとえば、スイッチング素子３のターンオン時、ターンオンの直前において、コンデンサ５は、スイッチング素子３の寄生容量であり、出力電圧Ｎにほぼ等しい電圧で充電されている。そして、コンデンサ５の充電電荷は、ターンオン時にスイッチング素子３を通して放電される。このとき、コンデンサ５に蓄積されていた電磁エネルギーはスイッチング素子３で消費され、電力の損失が発生する。また、スイッチング素子３がターンオンする直前では、整流用ダイオード６に順方向に負荷電流が流れているが、この状態でスイッチング素子がターンオンすると、整流用ダイオード６に平滑コンデンサ７から逆電圧が印加される。このため、整流用ダイオード６にリカバリ電流が流れ、しかも電流制限するものがないため、多大な損失及び雑音が発生するという問題点がある。また、整流用ダイオード６をファースト・リカバリ・ダイオードで構成した場合、リカバリ電流は減少するが、完全になくなるわけではない。

上記のスイッチング電源回路の他、従来、この種の技術としては、たとえば、次のような文献に記載されるものがあった。
特許文献１に記載された昇圧チョッパ型スイッチング電源は、図７に示すように、バッテリ１と、チョークコイル２と、主スイッチング素子３と、ダイオード４と、コンデンサ５と、整流用ダイオード６と、平滑コンデンサ７と、制御部８Ａと、チョークコイル９と、ダイオード１０，１１と、補助スイッチング素子１２と、ダイオード１３とから構成され、同平滑コンデンサ７に負荷Ｚが並列接続されている。

このスイッチング電源では、図８に示すように、主スイッチング素子３がオン状態となる直前に補助スイッチング素子１２がオン状態となり、同主スイッチング素子３がオン状態になった直後に補助スイッチング素子１２がオフ状態となる。まず、補助スイッチング素子１２がオン状態になると、同補助スイッチング素子１２に流れる電流は、チョークコイル９により、電流の立上りが緩やかになるため、同補助スイッチング素子１２がオフ状態からオン状態に遷移するときのスイッチング損失が低減される。次に、チョークコイル９に流れる電流が上昇し、チョークコイル２の電流と等しくなると、コンデンサ５の電荷は、チョークコイル９と同コンデンサ５との共振により引き抜かれ、同コンデンサ５の放電が完了すると、ダイオード４がオン状態となる。ダイオード４がオン状態の期間に主スイッチング素子３がオンするため、同主スイッチング素子３はゼロ電圧スイッチングとなり、スイッチング損失が低減される。

次に、補助スイッチング素子１２がオン状態からオフ状態に遷移したとき、同補助スイッチング素子１２の両端の電圧は、チョークコイル９に蓄積された電磁エネルギーにより急速に立ち上がるため、補助スイッチング素子１２でスイッチング損失が発生する。次に、チョークコイル９に蓄積された電磁エネルギーは、主スイッチング素子３、同チョークコイル９、ダイオード１０の電流経路で放出される。以上のように、このスイッチング電源では、補助スイッチング素子１２がオフするときにスイッチング損失が発生するという問題点がある。この場合、補助スイッチング素子１２に並列にコンデンサを接続すれば、同補助スイッチング素子１２の両端の電圧の立上りを緩やかにすることはできるが、同補助スイッチング素子１２がオン状態になるときに同コンデンサが放電するため、スイッチング損失が発生するという問題点がある。

また、特許文献２に記載されたスイッチング電源装置は、図９に示すように、バッテリ１と、チョークコイル２と、主スイッチング素子３と、ダイオード４と、コンデンサ５と、整流用ダイオード６と、平滑コンデンサ７と、トランス２１と、補助スイッチング素子２２と、ダイオード２３と、コンデンサ２４と、コンデンサ２５とから構成されている。

このスイッチング電源装置では、図１０に示すように、時刻ｔ０において、主スイッチング素子３がオン状態になると、チョークコイル２とトランス２１の一次巻線ｎ１との直列回路にバッテリ１の電圧Ｅが印加される。このとき、補助スイッチング素子２２はオフ状態であるため、トランス２１の二次巻線ｎ２に電流は流れない。従って、トランス２１は、その励磁インダクタンスと等価となり、図７のスイッチング電源回路と同様の動作が行われる。時刻ｔ１において、主スイッチング素子３がオフ状態になると、トランス２１にフライバック電圧が発生し、ダイオード２３を通してコンデンサ２５が充電される。トランス２１の二次巻線ｎ２の電圧はコンデンサ２５の電圧でクランプされ、その電流は直線的に減少する。また、このとき、チョークコイル２の電流は、ダイオード６を通して負荷に供給される。

時刻ｔ２において、トランス２１の電流がゼロになり、このとき、補助スイッチング素子２２はオフ状態であるため、トランス２１の二次巻線ｎ２に電流は流れない。従って、トランス２１は、再び励磁インダクタンスと等価となり、コンデンサ５，２４と共振を始める。このとき、共振電流は、コンデンサ５、ダイオード６及びコンデンサ７のループと、コンデンサ２４、トランス２１及びコンデンサ２５のループに流れる。時刻ｔ３において、補助スイッチング素子２２がオン状態となり、トランス２１の二次巻線ｎ２にコンデンサ２５の電圧が印加され、その電流は直線的に増加する。

時刻ｔ４において、補助スイッチング素子２２がオフ状態となり、トランス２１の二次巻線ｎ２に電流が流れなくなると、トランス２１は、その励磁インダクタンスと等価となり、コンデンサ５と共振を始める。このとき、共振電流は、コンデンサ５、トランス２１、ダイオード６及びコンデンサ７のループに流れ、同コンデンサ５が放電する。コンデンサ５の電圧がゼロに達したとき、あるいは最小点に達したときに主スイッチング素子３をオン状態にすることにより、同主スイッチング素子３はゼロ電圧スイッチング又はソフトスイッチングとなり、スイッチング損失が大幅に低減される。また、このとき、ダイオード６の電流ＩＤ１は、図１０（ｆ）に示すように、ゼロに近付いているので、次に主スイッチング素子３がオン状態となるときに発生するリカバリノイズが減少する。
特開平０６- ３１１７３８号公報（第１頁、図１、図２） 特開平０７- ２０３６７３号公報（第１頁、図１、図３）

しかしながら、上記図９のスイッチング電源回路では、次のような問題点があった。
すなわち、時刻ｔ２において補助スイッチ電流ＩＳＷ２がゼロに達した後、時刻ｔ３において補助スイッチング素子２２がオン状態となる。このため、補助スイッチング素子２２に並列接続されているダイオード２３がオフ状態のときに同補助スイッチング素子２２がオン状態となり、ゼロ電圧スイッチングにならないため、スイッチング損失が発生するという問題点がある。また、上記特許文献２では、図９中のダイオード４の働きが明確に記載されていない。

また、上記図７又は図９中のバッテリ１に代えて、商用交流電源及び同商用交流電源から得られる入力電圧を整流して脈動電圧を生成する整流回路を設け、入力電流を入力電圧とほぼ同一位相のサイン波形になるように制御する力率改善回路を構成した場合でも、同様のスイッチング損失が発生するという問題点がある。

この発明は、上述の事情に鑑みてなされたもので、スイッチング損失を低減し、より高効率のスイッチング電源回路及び該スイッチング電源回路に用いられる制御方法を提供することを目的としている。

上記課題を解決するため、請求項１記載の発明は、スイッチング素子がオン状態のときに直流電源部から供給される電磁エネルギーをインダクタンス素子に貯蔵し、前記スイッチング素子がオフ状態になったときに前記インダクタンス素子に生ずる逆起電圧を前記直流電源部の出力電圧に重畳して整流手段を介して平滑手段に印加することにより、前記直流電源部の出力電圧を昇圧させるスイッチング電源回路に係り、前記スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該スイッチング素子の両端に介挿された整流素子と、前記スイッチング素子の両端に介挿された静電容量素子と、前記スイッチング素子がオフ状態からオン状態に遷移する前に前記整流素子に順方向電流を流して該整流素子をオン状態とすると共に前記静電容量素子を放電し、前記スイッチング素子がオン状態からオフ状態に遷移するときに前記静電容量素子を充電すると共に前記整流素子をオフ状態とし、かつ前記スイッチング素子がオフ状態からオン状態に遷移したときに前記平滑手段から前記整流手段を介して該スイッチング素子に流れ込むリカバリ電流を制限する制御回路とが設けられていると共に、前記制御回路は、前記スイッチング素子に流れる電流を一次巻線に流し、該一次巻線に蓄えられた電磁エネルギーを二次巻線に転送する一方、該二次巻線に電流を流し、該二次巻線に蓄えられた電磁エネルギーを前記一次巻線に転送するトランスと、該トランスの前記二次巻線との間で共振電流が流れ、該二次巻線から供給される電磁エネルギーを蓄積する蓄積手段と、オン状態になったときに前記蓄積手段から前記トランスの二次巻線に電流を流す補助スイッチング素子と、前記補助スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該補助スイッチング素子の両端に介挿された補助整流素子と、前記補助スイッチング素子に介挿された補助静電容量素子と、前記スイッチング素子と前記補助スイッチング素子とを交互にオン／オフ制御し、かつ同時にオフ状態となるデッドタイム期間を設定する制御部とから構成されていて、かつ、前記スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定する一方、前記補助スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記補助スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定されていることを特徴としている。

請求項２記載の発明は、請求項１記載のスイッチング電源回路に係り、前記スイッチング素子は、ＭＯＳトランジスタで構成され、前記整流素子は、該ＭＯＳトランジスタの寄生ダイオードで構成され、前記静電容量素子は、該ＭＯＳトランジスタの寄生容量で構成されていることを特徴とする。

また、請求項３記載の発明は、請求項１記載のスイッチング電源回路に係り、前記補助スイッチング素子は、ＭＯＳトランジスタで構成され、前記補助整流素子は、該ＭＯＳトランジスタの寄生ダイオードで構成され、前記補助静電容量素子は、該ＭＯＳトランジスタの寄生容量で構成されていることを特徴としている。

また、請求項４記載の発明は、請求項１記載のスイッチング電源回路において、前記直流電源部は、商用交流電源から得られる入力電圧を整流して脈動電圧を生成する整流回路で構成され、かつ、前記商用交流電源から得られる入力電流を検出する電流検出手段が設けられ、前記制御部は、前記脈動電圧、出力電圧及び入力電流に基づいて該入力電流を前記入力電圧とほぼ同一位相のサイン波形になるように前記スイッチング素子及び補助スイッチング素子のオン時間を制御する力率改善制御手段で構成されていることを特徴としている。

また、請求項５記載の発明は、スイッチング素子がオン状態のときに直流電源部から供給される電磁エネルギーをインダクタンス素子に貯蔵し、前記スイッチング素子がオフ状態になったときに前記インダクタンス素子に生ずる逆起電圧を前記直流電源部の出力電圧に重畳して整流手段を介して平滑手段に印加することにより、前記直流電源部の出力電圧を昇圧させるスイッチング電源回路に用いられ、前記スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該スイッチング素子の両端に介挿された整流素子と、前記スイッチング素子の両端に介挿された静電容量素子とを設けておき、前記スイッチング素子がオフ状態からオン状態に遷移する前に前記整流素子に順方向電流を流して該整流素子をオン状態とすると共に前記静電容量素子を放電し、前記スイッチング素子がオン状態からオフ状態に遷移するときに前記静電容量素子を充電すると共に前記整流素子をオフ状態とし、かつ前記スイッチング素子がオフ状態からオン状態に遷移したときに前記平滑手段から前記整流手段を介して該スイッチング素子に流れ込むリカバリ電流を制限することを特徴とする制御方法に係り、前記スイッチング素子に流れる電流を一次巻線に流し、該一次巻線に蓄えられた電磁エネルギーを二次巻線に転送する一方、該二次巻線に電流を流し、該二次巻線に蓄えられた電磁エネルギーを前記一次巻線に転送するトランスと、該トランスの二次巻線との間で共振電流が流れ、該二次巻線から供給される電磁エネルギーを蓄積する蓄積手段と、オン状態になったときに前記蓄積手段から前記トランスの二次巻線に電流を流す補助スイッチング素子と、前記補助スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該補助スイッチング素子の両端に介挿された補助整流素子と、前記補助スイッチング素子に介挿された補助静電容量素子と、前記スイッチング素子と前記補助スイッチング素子とを交互にオン／オフ制御し、かつ同時にオフ状態となるデッドタイム期間を設定する制御部とを設けておき、前記補助スイッチング素子がオフ状態からオン状態に遷移する前に前記補助整流素子をオン状態とすると共に前記補助静電容量素子を放電し、前記補助スイッチング素子がオン状態からオフ状態に遷移するときに前記補助静電容量素子を充電すると共に前記補助整流素子をオフ状態とし、かつ、前記スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定する一方、前記補助スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記補助スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定することを特徴とする制御方法。

この発明の構成によれば、スイッチング素子がオン状態からオフ状態に遷移するとき、介挿された静電容量素子が充電されるため、同スイッチング素子に流れる電流の立下りに比べて電圧の立上りが緩やかになるので、スイッチング損失を低減できる。また、スイッチング素子がオフ状態からオン状態に遷移する前に、介挿された整流素子がオン状態となるので、ゼロ電圧スイッチングとなり、スイッチング損失を低減できる。同様に、補助スイッチング素子がオン状態からオフ状態に遷移するとき、介挿された補助静電容量素子が充電されるため、同補助スイッチング素子に流れる電流の立下りに比べて電圧の立上りが緩やかになるので、スイッチング損失を低減できる。また、補助スイッチング素子がオフ状態からオン状態に遷移する前に、介挿された補助整流素子がオン状態となるので、ゼロ電圧スイッチングとなり、スイッチング損失を低減できる。また、スイッチング素子がオフ状態からオン状態に遷移したときに平滑手段から整流手段を介して同スイッチング素子に流れ込むリカバリ電流が制御回路により制限されるので、スイッチング損失を低減できる。また、スイッチング素子及び補助スイッチング素子のオン時間が力率改善制御手段により制御され、入力電流が入力電圧とほぼ同一位相のサイン波形になるので、力率を改善できる。

ＭＯＳトランジスタなどのスイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で同スイッチング素子の両端に整流素子が介挿され、同スイッチング素子の両端に静電容量素子が介挿され、同スイッチング素子がオフ状態からオン状態に遷移する前に同整流素子に順方向電流を流して同整流素子をオン状態とすると共に同静電容量素子を放電し、同スイッチング素子がオン状態からオフ状態に遷移するときに同静電容量素子を充電すると共に同整流素子をオフ状態とし、かつ同スイッチング素子がオフ状態からオン状態に遷移したときに平滑手段から同整流手段を介して同スイッチング素子に流れ込むリカバリ電流を制限する構成とされているスイッチング電源回路を提供する。

図１は、この発明の第１の実施例であるスイッチング電源回路の電気的構成を示す回路図である。
この例のスイッチング電源回路は、同図に示すように、バッテリ３１と、チョークコイル３２と、ｎＭＯＳで構成されたスイッチング素子３３と、ダイオード３４と、コンデンサ３５と、整流用ダイオード３６と、平滑コンデンサ３７と、トランス３８と、ｎＭＯＳで構成された補助スイッチング素子３９と、補助ダイオード４０と、補助コンデンサ４１と、蓄積用コンデンサ４２と、制御部４３とから構成され、同平滑コンデンサ３７に負荷Ｚが並列接続されている。ダイオード３４は、スイッチング素子３３の寄生ダイオードで構成され、同スイッチング素子３３に流れる電流の方向に対する逆の方向が順方向となる態様で同スイッチング素子３３の両端に並列接続されている。コンデンサ３５は、スイッチング素子３３の寄生容量で構成され、同スイッチング素子３３の両端に並列接続されている。

トランス３８は、一次巻線ｎ１がスイッチング素子３３に直列接続され、同スイッチング素子３３に流れる電流を同一次巻線ｎ１に流し、同一次巻線ｎ１に蓄えられた電磁エネルギーを二次巻線ｎ２に転送する一方、同二次巻線ｎ２に電流を流し、同二次巻線ｎ２に蓄えられた電磁エネルギーを同一次巻線ｎ１に転送する。補助スイッチング素子３９は、オン状態になったときに蓄積用コンデンサ４２からトランス３８の二次巻線ｎ２に電流を流す。補助ダイオード４０は、補助スイッチング素子３９の寄生ダイオードで構成され、同補助スイッチング素子３９に流れる電流の方向に対する逆の方向が順方向となる態様で同補助スイッチング素子３９の両端に並列接続されている。補助コンデンサ４１は、補助スイッチング素子３９の寄生容量で構成され、同補助スイッチング素子３９に並列接続されている。

蓄積用コンデンサ４２は、トランス３８の二次巻線ｎ２との間で共振電流が流れ、同二次巻線ｎ２から供給される電磁エネルギーを蓄積する。制御部４３は、出力電圧Ｎを監視し、同出力電圧Ｎがほぼ一定になるようにスイッチング素子３３及び補助スイッチング素子３９のオン時間を制御する。特に、この実施例では、制御部４３は、スイッチング素子３３と補助スイッチング素子３９とを交互にオン／オフ制御し、かつ同時にオフ状態となるデッドタイムを設定する。これらのトランス３８、補助スイッチング素子３９、補助ダイオード４０、補助コンデンサ４１、蓄積用コンデンサ４２及び制御部４３で、制御回路が構成されている。

この制御回路は、スイッチング素子３３がオフ状態からオン状態に遷移するときにダイオード３４に順方向電流を流すことにより同ダイオード３４をオン状態とすると共にコンデンサ３５を放電し、同スイッチング素子３３がオン状態からオフ状態に遷移するときにコンデンサ３５を充電し、同スイッチング素子３３がオフ状態に遷移した後に同ダイオード３４をオフ状態とし、かつ同スイッチング素子３３がオフ状態からオン状態に遷移したときに平滑コンデンサ３７から整流用ダイオード３６を介して同スイッチング素子３３に流れ込むリカバリ電流をトランス３８の一次巻線のインダクタンスにより制限する。

図２は、図１のスイッチング電源回路の動作を説明するためのタイムチャートであり、縦軸に電圧又は電流、及び横軸に時間がとられている。
この図を参照して、この例のスイッチング電源回路に用いられる制御方法について説明する。
このスイッチング電源回路では、スイッチング素子３３がオン状態のときにバッテリ３１から供給される電磁エネルギーがチョークコイル３２に貯蔵され、同スイッチング素子３３がオフ状態になったときに同チョークコイル３２に生ずる逆起電圧が同バッテリ３１の出力電圧Ｅに重畳されて整流用ダイオード３６を介して平滑コンデンサ３７に印加され、出力電圧Ｅが昇圧されて出力電圧Ｎが生成される。

この場合、図２に示すように、スイッチング素子３３と補助スイッチング素子３９は、交互にオン／オフ制御され、かつ、両方が同時にオフ状態となるデッドタイムＴｄ１，Ｔｄ２が設定されている。そして、時刻ｔ１において、スイッチング素子３３がオフ状態のとき、補助スイッチング素子３９がオン状態からオフ状態に遷移する。この後、デッドタイムＴｄ１において、トランス３８の一次巻線ｎ１のインダクタンスの電磁エネルギーにより、コンデンサ３５の電荷が瞬時に放電され、更にダイオード３４を経てトランス３８、ダイオード３６、及び平滑コンデンサ３７に励磁電流が流れ、同ダイオード３４がオン状態となる。時刻ｔ２において、スイッチング素子３３がオンするとき、並列接続されたダイオード３４が既にオン状態になっているので、ゼロ電圧スイッチングとなり、スイッチング損失が低減される。

一方、時刻ｔ１において補助スイッチング素子３９がオフ状態に遷移すると、デッドタイムＴｄ１において、並列接続された補助コンデンサ４１が充電される。このため、補助スイッチング素子３９に流れる電流の立下りに比べて電圧の立上りが緩やかになるので、電圧と電流との積が小さくなり、同補助スイッチング素子３９におけるスイッチング損失が低減される。また、このとき、補助ダイオード４０がオフ状態となる。

時刻ｔ３において、トランス３８の励磁電流により、補助ダイオード４０がオン状態となると共に補助コンデンサ４１が放電する。時刻ｔ４において、補助スイッチング素子３９がオフ状態のとき、スイッチング素子３３がオン状態からオフ状態に遷移し、この後、デッドタイムＴｄ２において、並列接続されたコンデンサ３５が充電されるため、スイッチング素子３３に流れる電流の立下りに比べて電圧の立上りが緩やかになるので、電圧と電流との積が小さくなり、同スイッチング素子３３におけるスイッチング損失が低減される。また、このとき、ダイオード３４がオフ状態となる。時刻ｔ５において、補助スイッチング素子３９がオフ状態からオン状態に遷移するとき、並列接続されている補助ダイオード４０にトランス３８の励磁電流が流れており、同補助ダイオード４０がオン状態になっているため、同補助スイッチング素子３９がゼロ電圧スイッチングとなり、同補助スイッチング素子３９におけるスイッチング損失が低減される。

以上のように、この第１の実施例では、スイッチング素子３３がオン状態からオフ状態に遷移するとき、並列接続されたコンデンサ３５が充電されるため、同スイッチング素子３３に流れる電流の立下りに比べて電圧の立上りが緩やかになるので、スイッチング損失が低減される。また、スイッチング素子３３がオフ状態からオン状態に遷移する前に、並列接続されたダイオード３４がオン状態となるので、ゼロ電圧スイッチングとなり、スイッチング損失が低減される。同様に、補助スイッチング素子３９がオン状態からオフ状態に遷移するとき、並列接続された補助コンデンサ４１が充電されるため、同補助スイッチング素子３９に流れる電流の立下りに比べて電圧の立上りが緩やかになるので、スイッチング損失が低減される。また、補助スイッチング素子３９がオフ状態からオン状態に遷移する前に、並列接続された補助ダイオード４０がオン状態となるので、ゼロ電圧スイッチングとなり、スイッチング損失が低減される。また、スイッチング素子３３がオフ状態からオン状態に遷移したときに平滑コンデンサ３７から整流用ダイオード３６を介して同スイッチング素子３３に流れ込むリカバリ電流がトランス３８の一次巻線のインダクタンスにより制限されるので、スイッチング損失が低減される。

図３は、この発明の第２の実施例であるスイッチング電源回路の電気的構成を示す回路図であり、第１の実施例を示す図１中の要素と共通の要素には共通の符号が付されている。
この例のスイッチング電源回路では、図１中のバッテリ３１及び制御部４３に代えて、商用交流電源５１、整流回路５２及び力率改善制御部４３Ａが設けられている。また、スイッチング素子３３のソース電極と整流回路５２との間に電流検出抵抗４４が並列接続されている。整流回路５２は、商用交流電源５１から得られる入力電圧Ｗを整流して脈動電圧Ｍを生成する。電流検出抵抗４４は、整流回路５２から出力される脈動電流ｉを検出することにより、商用交流電源５１から得られる入力電流を間接的に検出する。力率改善制御部４３Ａは、たとえば集積回路などで構成され、脈動電圧Ｍ、出力電圧Ｎ及び脈動電流ｉに基づいて前記入力電流が入力電圧Ｗとほぼ同一位相のサイン波形になるように、スイッチング素子３３及び補助スイッチング素子３９のオン時間を制御する。他は、図１と同様の構成である。

このスイッチング電源回路では、商用交流電源５１から、たとえばＡＣ１００Ｖ〜ＡＣ２４０Ｖの入力電圧Ｗが印加された後、第１の実施例と同様の動作が行われる。そして、ＤＣ３６０Ｖ程度の出力電圧Ｎが出力される。また、スイッチング素子３３及び補助スイッチング素子３９のオン時間が力率改善制御部４３Ａにより制御され、商用交流電源５１から得られる入力電流が入力電圧Ｗとほぼ同一位相のサイン波形になり、力率が改善される。

以上のように、この第２の実施例では、スイッチング素子３３及び補助スイッチング素子３９のオン時間が力率改善制御部４３Ａにより制御され、入力電流が入力電圧Ｗとほぼ同一位相のサイン波形になるので、第１の実施例の利点に加え、力率が改善される。

図４は、この発明の第３の実施例であるスイッチング電源回路の電気的構成を示す回路図である。
この例のスイッチング電源回路では、同図４に示すように、図１中のトランス３８の二次巻線ｎ２の一端が整流ダイオード３６のアノード側に接続され、また、補助スイッチング素子３９、補助ダイオード４０、補助コンデンサ４１、及び蓄積用コンデンサ４２が平滑コンデンサ３７の一端に接続されていない。他は、図１と同様の構成である。

このスイッチング電源回路では、第１の実施例と同様の動作が行われ、同様の利点がある。

図５は、この発明の第４の実施例であるスイッチング電源回路の電気的構成を示す回路図である。
この例のスイッチング電源回路では、同図５に示すように、図３中のトランス３８の二次巻線ｎ２の一端が整流ダイオード３６のアノード側に接続され、また、補助スイッチング素子３９、補助ダイオード４０、補助コンデンサ４１、及び蓄積用コンデンサ４２が平滑コンデンサ３７の一端に接続されていない。他は、図３と同様の構成である。

このスイッチング電源回路では、第２の実施例と同様の動作が行われ、同様の利点がある。

以上、この発明の実施例を図面により詳述してきたが、具体的な構成は同実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、各実施例では、スイッチング素子３３及び補助スイッチング素子３９はｎＭＯＳで構成されているが、たとえば、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor ）などでも良い。この場合、各トランジスタのエミッタとコレクタとの間にダイオード及びコンデンサを接続することになる。また、脈動電流ｉを検出する電流検出抵抗４４の他、同脈動電流ｉが流れる線材の周囲に発生する磁界を検出することにより、同脈動電流ｉを間接的に検出する電流センサを用いても良い。

この発明は、低電圧を昇圧するスイッチング電源回路全般に適用でき、かつ昇圧型のスイッチング電源回路を用いる電子機器全般に用いることができる。

この発明の第１の実施例であるスイッチング電源回路の電気的構成を示す回路図である。 図１のスイッチング電源回路の動作を説明するためのタイムチャートである。 この発明の第２の実施例であるスイッチング電源回路の電気的構成を示す回路図である。 この発明の第３の実施例であるスイッチング電源回路の電気的構成を示す回路図である。 この発明の第４の実施例であるスイッチング電源回路の電気的構成を示す回路図である。 従来のスイッチング電源回路の電気的構成を示す回路図である。 特許文献１に記載された昇圧チョッパ型スイッチング電源の電気的構成を示す回路図である。 図７のタイムチャートである。 特許文献２に記載されたスイッチング電源装置の電気的構成を示す回路図である。 図９のタイムチャートである。

符号の説明

３１ バッテリ（直流電源部）
３２ チョークコイル（インダクタンス素子）
３３ スイッチング素子
３４ ダイオード（整流素子）
３５ コンデンサ（静電容量素子）
３６ 整流用ダイオード（整流手段）
３７ 平滑コンデンサ（平滑手段）
３８ トランス（制御回路の一部）
３９ 補助スイッチング素子（制御回路の一部）
４０ 補助ダイオード（制御回路の一部）
４１ 補助コンデンサ（制御回路の一部）
４２ 蓄積用コンデンサ（制御回路の一部）
４３ 制御部（制御回路の一部）
４３Ａ 力率改善制御部（力率改善制御手段）
４４ 電流検出抵抗（電流検出手段）
５１ 商用交流電源
５２ 整流回路

Claims (5)

1. スイッチング素子がオン状態のときに直流電源部から供給される電磁エネルギーをインダクタンス素子に貯蔵し、前記スイッチング素子がオフ状態になったときに前記インダクタンス素子に生ずる逆起電圧を前記直流電源部の出力電圧に重畳して整流手段を介して平滑手段に印加することにより、前記直流電源部の出力電圧を昇圧させるスイッチング電源回路であって、
   前記スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該スイッチング素子の両端に介挿された整流素子と、
   前記スイッチング素子の両端に介挿された静電容量素子と、
   前記スイッチング素子がオフ状態からオン状態に遷移する前に前記整流素子に順方向電流を流して該整流素子をオン状態とすると共に前記静電容量素子を放電し、前記スイッチング素子がオン状態からオフ状態に遷移するときに前記静電容量素子を充電すると共に前記整流素子をオフ状態とし、かつ前記スイッチング素子がオフ状態からオン状態に遷移したときに前記平滑手段から前記整流手段を介して該スイッチング素子に流れ込むリカバリ電流を制限する制御回路とが設けられていると共に、
   前記制御回路は、
   前記スイッチング素子に流れる電流を一次巻線に流し、該一次巻線に蓄えられた電磁エネルギーを二次巻線に転送する一方、該二次巻線に電流を流し、該二次巻線に蓄えられた電磁エネルギーを前記一次巻線に転送するトランスと、
   該トランスの前記二次巻線との間で共振電流が流れ、該二次巻線から供給される電磁エネルギーを蓄積する蓄積手段と、
   オン状態になったときに前記蓄積手段から前記トランスの二次巻線に電流を流す補助スイッチング素子と、
   前記補助スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該補助スイッチング素子の両端に介挿された補助整流素子と、
   前記補助スイッチング素子に介挿された補助静電容量素子と、
   前記スイッチング素子と前記補助スイッチング素子とを交互にオン／オフ制御し、かつ同時にオフ状態となるデッドタイム期間を設定する制御部とから構成されていて、かつ、
   前記スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定する一方、
   前記補助スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記補助スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定されていることを特徴とするスイッチング電源回路。
2. 前記スイッチング素子は、ＭＯＳトランジスタで構成され、
   前記整流素子は、該ＭＯＳトランジスタの寄生ダイオードで構成され、
   前記静電容量素子は、該ＭＯＳトランジスタの寄生容量で構成されていることを特徴とする請求項１記載のスイッチング電源回路。
3. 前記補助スイッチング素子は、ＭＯＳトランジスタで構成され、
   前記補助整流素子は、該ＭＯＳトランジスタの寄生ダイオードで構成され、
   前記補助静電容量素子は、該ＭＯＳトランジスタの寄生容量で構成されていることを特徴とする請求項１記載のスイッチング電源回路。
4. 請求項１記載のスイッチング電源回路において、
   前記直流電源部は、
   商用交流電源から得られる入力電圧を整流して脈動電圧を生成する整流回路で構成され、
   かつ、前記商用交流電源から得られる入力電流を検出する電流検出手段が設けられ、
   前記制御部は、
   前記脈動電圧、出力電圧及び入力電流に基づいて該入力電流を前記入力電圧とほぼ同一位相のサイン波形になるように前記スイッチング素子及び補助スイッチング素子のオン時間を制御する力率改善制御手段で構成されていることを特徴とするスイッチング電源回路。
5. スイッチング素子がオン状態のときに直流電源部から供給される電磁エネルギーをインダクタンス素子に貯蔵し、前記スイッチング素子がオフ状態になったときに前記インダクタンス素子に生ずる逆起電圧を前記直流電源部の出力電圧に重畳して整流手段を介して平滑手段に印加することにより、前記直流電源部の出力電圧を昇圧させるスイッチング電源回路に用いられ、
   前記スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該スイッチング素子の両端に介挿された整流素子と、前記スイッチング素子の両端に介挿された静電容量素子とを設けておき、
   前記スイッチング素子がオフ状態からオン状態に遷移する前に前記整流素子に順方向電流を流して該整流素子をオン状態とすると共に前記静電容量素子を放電し、前記スイッチング素子がオン状態からオフ状態に遷移するときに前記静電容量素子を充電すると共に前記整流素子をオフ状態とし、かつ前記スイッチング素子がオフ状態からオン状態に遷移したときに前記平滑手段から前記整流手段を介して該スイッチング素子に流れ込むリカバリ電流を制限することを特徴とする制御方法であって、
   前記スイッチング素子に流れる電流を一次巻線に流し、該一次巻線に蓄えられた電磁エネルギーを二次巻線に転送する一方、該二次巻線に電流を流し、該二次巻線に蓄えられた電磁エネルギーを前記一次巻線に転送するトランスと、
   該トランスの二次巻線との間で共振電流が流れ、該二次巻線から供給される電磁エネルギーを蓄積する蓄積手段と、
   オン状態になったときに前記蓄積手段から前記トランスの二次巻線に電流を流す補助スイッチング素子と、
   前記補助スイッチング素子に流れる電流の方向に対する逆の方向が順方向となる態様で該補助スイッチング素子の両端に介挿された補助整流素子と、
   前記補助スイッチング素子に介挿された補助静電容量素子と、
   前記スイッチング素子と前記補助スイッチング素子とを交互にオン／オフ制御し、かつ同時にオフ状態となるデッドタイム期間を設定する制御部とを設けておき、
   前記補助スイッチング素子がオフ状態からオン状態に遷移する前に前記補助整流素子をオン状態とすると共に前記補助静電容量素子を放電し、前記補助スイッチング素子がオン状態からオフ状態に遷移するときに前記補助静電容量素子を充電すると共に前記補助整流素子をオフ状態とし、かつ、
   前記スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定する一方、
   前記補助スイッチング素子がオン状態からオフ状態に遷移するときの前記デッドタイム期間では、前記補助スイッチング素子に流れる電流の立下りに比べて電圧の立ち上がりが緩やかになるように設定することを特徴とする制御方法。

Images