JP3387456B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3387456B2 JP3387456B2 JP21382399A JP21382399A JP3387456B2 JP 3387456 B2 JP3387456 B2 JP 3387456B2 JP 21382399 A JP21382399 A JP 21382399A JP 21382399 A JP21382399 A JP 21382399A JP 3387456 B2 JP3387456 B2 JP 3387456B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- sub
- switching element
- supply device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Filters And Equalizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、主スイッチング素
子と、この主スイッチング素子のオンオフ動作に同期し
て、または、反転してオンオフ動作を行う単一または複
数の副スイッチング素子とを有するスイッチング電源装
置に関する。
子と、この主スイッチング素子のオンオフ動作に同期し
て、または、反転してオンオフ動作を行う単一または複
数の副スイッチング素子とを有するスイッチング電源装
置に関する。
【０００２】
【従来の技術】一般に、電子計算機もしくは通信機器等
の電子機器に対して、商用交流電源から安定した直流電
圧を供給するために、スイッチング電源装置が広く用い
られている。このようなスイッチング電源装置におい
て、トランスの１次巻線に直列に主スイッチング素子を
接続し、これを繰り返しオンオフさせ、入力電圧を断続
的にトランスに印加し、２次巻線に接続された整流平滑
回路を介して直流出力を得るフォワードコンバータ、フ
ライバックコンバータ等、各種の回路方式によるスイッ
チング電源装置が用いられている。これらのスイッチン
グ電源装置に対し、主スイッチング素子のオンオフ動作
に同期して、または、反転してオンオフ動作を行う副ス
イッチング素子を含む回路を付加することより、回路の
諸特性の改善を実現する各種のスイッチング電源装置が
提案されている。
の電子機器に対して、商用交流電源から安定した直流電
圧を供給するために、スイッチング電源装置が広く用い
られている。このようなスイッチング電源装置におい
て、トランスの１次巻線に直列に主スイッチング素子を
接続し、これを繰り返しオンオフさせ、入力電圧を断続
的にトランスに印加し、２次巻線に接続された整流平滑
回路を介して直流出力を得るフォワードコンバータ、フ
ライバックコンバータ等、各種の回路方式によるスイッ
チング電源装置が用いられている。これらのスイッチン
グ電源装置に対し、主スイッチング素子のオンオフ動作
に同期して、または、反転してオンオフ動作を行う副ス
イッチング素子を含む回路を付加することより、回路の
諸特性の改善を実現する各種のスイッチング電源装置が
提案されている。
【０００３】このような副スイッチング素子を備える従
来のスイッチング電源装置の構成を図面を参照して説明
する。
来のスイッチング電源装置の構成を図面を参照して説明
する。
【０００４】まず、特開平８−３１７６４７号公報に開
示されたものを図２６を用いて説明する。
示されたものを図２６を用いて説明する。
【０００５】同図において、５０はスイッチング電源装
置であり、部分共振コンバータ回路５１および駆動回路
５２を備える。このうち、部分共振コンバータ回路５１
は、コンデンサＣ５１、Ｃ５２、Ｃ５３、Ｃ５４、ダイ
オードＤ５１、Ｄ５２、Ｄ５３、トランスＴ５１、主ス
イッチング素子Ｓ５１、および副スイッチング素子Ｓ５
２からなる。
置であり、部分共振コンバータ回路５１および駆動回路
５２を備える。このうち、部分共振コンバータ回路５１
は、コンデンサＣ５１、Ｃ５２、Ｃ５３、Ｃ５４、ダイ
オードＤ５１、Ｄ５２、Ｄ５３、トランスＴ５１、主ス
イッチング素子Ｓ５１、および副スイッチング素子Ｓ５
２からなる。
【０００６】また、駆動回路５２は、出力制御回路５
３、比較器５４、５５、インバータ５６、絶縁回路５
７、三角波発振器５８、発光側フォトカプラＰａ、受光
側フォトカプラＰｂ、トランジスタＱ５１および抵抗Ｒ
５１、Ｒ５２、Ｒ５３からなる。
３、比較器５４、５５、インバータ５６、絶縁回路５
７、三角波発振器５８、発光側フォトカプラＰａ、受光
側フォトカプラＰｂ、トランジスタＱ５１および抵抗Ｒ
５１、Ｒ５２、Ｒ５３からなる。
【０００７】このように構成されるスイッチング電源装
置においては、副スイッチング素子Ｓ５２は、主スイッ
チング素子Ｓ５１のオンオフ動作に対して反転したオン
オフ動作を行う。
置においては、副スイッチング素子Ｓ５２は、主スイッ
チング素子Ｓ５１のオンオフ動作に対して反転したオン
オフ動作を行う。
【０００８】次に、特開平８−３７７７７号公報に開示
されたものを図２７を用いて説明する。
されたものを図２７を用いて説明する。
【０００９】同図において、６０はスイッチング電源装
置であり、トランスの２次側に設けたＦＥＴを用いて整
流を行う、いわゆる同期整流方式と呼ばれるものであ
る。このスイッチング電源装置６０は、トランスＴ６
１、入力コンデンサＣ６１、主スイッチング素子として
のＦＥＴＱ６１、副スイッチング素子としてのＦＥＴＱ
６２、同じく副スイッチング素子としてのＦＥＴＱ６
３、チョークコイルＬ６１、出力コンデンサＣ６２、発
光側フォトカプラＰＡ、受光側フォトカプラＰＢ、比較
器６１、６２、６３、三角波発振器６４、絶縁回路６
５、６６、インバータ６７、制御回路６８、制御信号出
力回路６９を備えてなる。このうち、制御信号出力回路
６９は、トランジスタＱ６４、Ｑ６５、抵抗Ｒ６１乃至
Ｒ６５からなる。
置であり、トランスの２次側に設けたＦＥＴを用いて整
流を行う、いわゆる同期整流方式と呼ばれるものであ
る。このスイッチング電源装置６０は、トランスＴ６
１、入力コンデンサＣ６１、主スイッチング素子として
のＦＥＴＱ６１、副スイッチング素子としてのＦＥＴＱ
６２、同じく副スイッチング素子としてのＦＥＴＱ６
３、チョークコイルＬ６１、出力コンデンサＣ６２、発
光側フォトカプラＰＡ、受光側フォトカプラＰＢ、比較
器６１、６２、６３、三角波発振器６４、絶縁回路６
５、６６、インバータ６７、制御回路６８、制御信号出
力回路６９を備えてなる。このうち、制御信号出力回路
６９は、トランジスタＱ６４、Ｑ６５、抵抗Ｒ６１乃至
Ｒ６５からなる。
【００１０】このように構成されるスイッチング電源装
置６０においては、ＦＥＴＱ６２は、ＦＥＴＱ６１のオ
ンオフ動作に同期してオンオフ動作を行い、ＦＥＴＱ６
３は、ＦＥＴＱ６１のオンオフ動作に対して反転したオ
ンオフ動作を行う。
置６０においては、ＦＥＴＱ６２は、ＦＥＴＱ６１のオ
ンオフ動作に同期してオンオフ動作を行い、ＦＥＴＱ６
３は、ＦＥＴＱ６１のオンオフ動作に対して反転したオ
ンオフ動作を行う。
【００１１】
【発明が解決しようとする課題】しかしながら、上述の
各スイッチング電源装置においては、副スイッチング素
子を駆動させる回路部分はＩＣで構成されるものであっ
た。また、主スイッチング素子と副スイッチング素子と
でグランドレベルが異なるため、パルストランスおよび
フォトカプラ等の光電素子からなる絶縁回路を設ける必
要があった。このように、ＩＣおよびパルストランス等
を用いると、回路構成が複雑になり製造コストが増大す
るだけでなく、部品点数の増加により小型軽量化の妨げ
になるという問題を有していた。
各スイッチング電源装置においては、副スイッチング素
子を駆動させる回路部分はＩＣで構成されるものであっ
た。また、主スイッチング素子と副スイッチング素子と
でグランドレベルが異なるため、パルストランスおよび
フォトカプラ等の光電素子からなる絶縁回路を設ける必
要があった。このように、ＩＣおよびパルストランス等
を用いると、回路構成が複雑になり製造コストが増大す
るだけでなく、部品点数の増加により小型軽量化の妨げ
になるという問題を有していた。
【００１２】そこで、本発明においては、主スイッチン
グ素子のオンオフ動作に同期して、または、反転してオ
ンオフ動作を行う副スイッチング素子を制御する回路
が、ＩＣおよび絶縁回路を用いず、簡易に構成されるこ
とで、コスト低減および小型軽量化が実現されるスイッ
チング電源装置を提供することを目的とする。
グ素子のオンオフ動作に同期して、または、反転してオ
ンオフ動作を行う副スイッチング素子を制御する回路
が、ＩＣおよび絶縁回路を用いず、簡易に構成されるこ
とで、コスト低減および小型軽量化が実現されるスイッ
チング電源装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、直流電源と、１次巻線および２
次巻線を有するトランスと、前記１次巻線に直列に接続
される主スイッチング素子と、該主スイッチング素子の
オンオフ動作に同期して、または、反転してオンオフ動
作を行う単一または複数の副スイッチング素子とを備
え、直流出力が得られるスイッチング電源装置におい
て、前記トランスに設けられ、前記副スイッチング素子
をターンオンさせる電圧を発生する副スイッチング素子
駆動巻線と、前記副スイッチング素子をターンオフさせ
るスイッチ手段と、前記主スイッチング素子のターンオ
フもしくはターンオンをきっかけとして前記副スイッチ
ング素子駆動巻線に前記副スイッチング素子をターンオ
ンさせる電圧が発生してから所定時間後に前記副スイッ
チング素子をターンオフさせるように前記スイッチ手段
を制御する時定数回路とを備えてなることを特徴とす
る。
め、本発明においては、直流電源と、１次巻線および２
次巻線を有するトランスと、前記１次巻線に直列に接続
される主スイッチング素子と、該主スイッチング素子の
オンオフ動作に同期して、または、反転してオンオフ動
作を行う単一または複数の副スイッチング素子とを備
え、直流出力が得られるスイッチング電源装置におい
て、前記トランスに設けられ、前記副スイッチング素子
をターンオンさせる電圧を発生する副スイッチング素子
駆動巻線と、前記副スイッチング素子をターンオフさせ
るスイッチ手段と、前記主スイッチング素子のターンオ
フもしくはターンオンをきっかけとして前記副スイッチ
ング素子駆動巻線に前記副スイッチング素子をターンオ
ンさせる電圧が発生してから所定時間後に前記副スイッ
チング素子をターンオフさせるように前記スイッチ手段
を制御する時定数回路とを備えてなることを特徴とす
る。
【００１４】また、前記スイッチ手段がトランジスタか
らなり、該トランジスタのエミッタまたはコレクタが、
前記副スイッチング素子の制御端子に接続され、ベース
が、前記時定数回路に接続されたことを特徴とする。
らなり、該トランジスタのエミッタまたはコレクタが、
前記副スイッチング素子の制御端子に接続され、ベース
が、前記時定数回路に接続されたことを特徴とする。
【００１５】また、前記時定数回路が、第１のインピー
ダンス回路と、前記副スイッチング素子駆動巻線に発生
する電圧により充放電される第１のコンデンサとからな
ることを特徴とする。
ダンス回路と、前記副スイッチング素子駆動巻線に発生
する電圧により充放電される第１のコンデンサとからな
ることを特徴とする。
【００１６】また、前記第１のインピーダンス回路のイ
ンピーダンス値が、前記直流出力に応じて、または、信
号により変化することを特徴とする。
ンピーダンス値が、前記直流出力に応じて、または、信
号により変化することを特徴とする。
【００１７】また、前記副スイッチング素子の制御端子
が、第２のインピーダンス回路を介して、前記副スイッ
チング素子駆動巻線の一端に接続されたことを特徴とす
る。
が、第２のインピーダンス回路を介して、前記副スイッ
チング素子駆動巻線の一端に接続されたことを特徴とす
る。
【００１８】また、前記第２のインピーダンス回路が、
第２のコンデンサを備えてなることを特徴とする。
第２のコンデンサを備えてなることを特徴とする。
【００１９】また、前記第２のインピーダンス回路が、
インダクタを備えてなることを特徴とする。
インダクタを備えてなることを特徴とする。
【００２０】また、前記第１または第２のインピーダン
ス回路のインピーダンス値が、当該インピーダンス回路
を流れる電流の方向により変化することを特徴とする。
ス回路のインピーダンス値が、当該インピーダンス回路
を流れる電流の方向により変化することを特徴とする。
【００２１】また、前記時定数回路に印加される電圧を
安定化する電圧安定化回路をさらに備えてなることを特
徴とする。
安定化する電圧安定化回路をさらに備えてなることを特
徴とする。
【００２２】また、前記電圧安定化回路がツェナーダイ
オードを備えてなることを特徴とする。
オードを備えてなることを特徴とする。
【００２３】上述の構成を備えることにより、本発明に
かかるスイッチング電源装置においては、副スイッチン
グ素子が、トランスの副スイッチング素子駆動巻線に発
生する電圧により駆動するため、ＩＣ、ならびに、パル
ストランスおよびフォトカプラ等の光電素子からなる絶
縁回路を設ける必要がなく、部品点数の削減、小型軽量
化および製造コストの低減が実現される。
かかるスイッチング電源装置においては、副スイッチン
グ素子が、トランスの副スイッチング素子駆動巻線に発
生する電圧により駆動するため、ＩＣ、ならびに、パル
ストランスおよびフォトカプラ等の光電素子からなる絶
縁回路を設ける必要がなく、部品点数の削減、小型軽量
化および製造コストの低減が実現される。
【００２４】
【発明の実施の形態】本発明の第１の実施例にかかるス
イッチング電源装置の構成を、図面を参照して説明す
る。
イッチング電源装置の構成を、図面を参照して説明す
る。
【００２５】図１において、１はスイッチング電源装置
で、一般にフライバックコンバータと呼ばれる回路の応
用回路であり、主スイッチング素子がオンとオフとを交
互に繰り返し、オンのとき、エネルギが蓄積され、オフ
のとき、負荷に電力が供給される。また、スイッチング
電源装置１は、主スイッチング素子にかかるサージ電圧
をクランプする、所謂アクティブクランプ方式を採用し
たものであり、主スイッチング素子および副スイッチン
グ素子の零電圧スイッチング動作が実現されるものであ
る。
で、一般にフライバックコンバータと呼ばれる回路の応
用回路であり、主スイッチング素子がオンとオフとを交
互に繰り返し、オンのとき、エネルギが蓄積され、オフ
のとき、負荷に電力が供給される。また、スイッチング
電源装置１は、主スイッチング素子にかかるサージ電圧
をクランプする、所謂アクティブクランプ方式を採用し
たものであり、主スイッチング素子および副スイッチン
グ素子の零電圧スイッチング動作が実現されるものであ
る。
【００２６】スイッチング電源装置１は、直流電源Ｅお
よびトランスＴを有する。ここで、直流電源Ｅは、交流
入力を整流平滑したものでもよい。また、トランスＴ
は、１次巻線Ｎ１、２次巻線Ｎ２、主スイッチング素子
駆動巻線（以下、第１の駆動巻線）Ｎ３、および、副ス
イッチング素子駆動巻線（以下、第２の駆動巻線）Ｎ４
を有する。
よびトランスＴを有する。ここで、直流電源Ｅは、交流
入力を整流平滑したものでもよい。また、トランスＴ
は、１次巻線Ｎ１、２次巻線Ｎ２、主スイッチング素子
駆動巻線（以下、第１の駆動巻線）Ｎ３、および、副ス
イッチング素子駆動巻線（以下、第２の駆動巻線）Ｎ４
を有する。
【００２７】また、主スイッチング素子としてのＦＥＴ
Ｑ１、トランスＴの１次巻線Ｎ１および直流電源Ｅが直
列に接続され、副スイッチング素子としてのＦＥＴＱ２
およびコンデンサＣ１の直列回路が、トランスＴの１次
巻線Ｎ１の両端間に接続される。
Ｑ１、トランスＴの１次巻線Ｎ１および直流電源Ｅが直
列に接続され、副スイッチング素子としてのＦＥＴＱ２
およびコンデンサＣ１の直列回路が、トランスＴの１次
巻線Ｎ１の両端間に接続される。
【００２８】ここで、ＦＥＴＱ１のゲートは、主スイッ
チング素子制御回路（以下、主制御回路）２を介して、
第１の駆動巻線Ｎ３の一端に接続される。また、ＦＥＴ
Ｑ２のソースは、ＦＥＴＱ１のドレインに接続され、ゲ
ートは、副スイッチング素子制御回路（以下、副制御回
路）３を介して、トランスＴの第２の駆動巻線Ｎ４の一
端に接続される。
チング素子制御回路（以下、主制御回路）２を介して、
第１の駆動巻線Ｎ３の一端に接続される。また、ＦＥＴ
Ｑ２のソースは、ＦＥＴＱ１のドレインに接続され、ゲ
ートは、副スイッチング素子制御回路（以下、副制御回
路）３を介して、トランスＴの第２の駆動巻線Ｎ４の一
端に接続される。
【００２９】また、ＦＥＴＱ２のゲートおよびソース
は、副制御回路３を介して第２の駆動巻線Ｎ４の両端間
に接続される。ここで、副制御回路３は、スイッチ手段
としてのｎｐｎ型のトランジスタＱ３、第１のコンデン
サとしてのコンデンサＣ２、第１のインピーダンス回路
としての抵抗Ｒ１、第２のコンデンサとしてのコンデン
サＣ３、抵抗Ｒ２およびインダクタの一種であるビーズ
４を備えてなる。なお、ビーズにはフェライトビーズや
アモルファスビーズなどがある。このうち、コンデンサ
Ｃ２および抵抗Ｒ１は時定数回路を構成している。ま
た、コンデンサＣ３、抵抗Ｒ２およびビーズ４は、第２
のインピーダンス回路を構成している。なお、スイッチ
手段としてＦＥＴを用いてもよい。
は、副制御回路３を介して第２の駆動巻線Ｎ４の両端間
に接続される。ここで、副制御回路３は、スイッチ手段
としてのｎｐｎ型のトランジスタＱ３、第１のコンデン
サとしてのコンデンサＣ２、第１のインピーダンス回路
としての抵抗Ｒ１、第２のコンデンサとしてのコンデン
サＣ３、抵抗Ｒ２およびインダクタの一種であるビーズ
４を備えてなる。なお、ビーズにはフェライトビーズや
アモルファスビーズなどがある。このうち、コンデンサ
Ｃ２および抵抗Ｒ１は時定数回路を構成している。ま
た、コンデンサＣ３、抵抗Ｒ２およびビーズ４は、第２
のインピーダンス回路を構成している。なお、スイッチ
手段としてＦＥＴを用いてもよい。
【００３０】また、スイッチング電源装置１は、トラン
スＴの２次側に、整流回路としてのダイオードＤ１、お
よび、平滑回路としてのコンデンサＣ４を備える。
スＴの２次側に、整流回路としてのダイオードＤ１、お
よび、平滑回路としてのコンデンサＣ４を備える。
【００３１】次に、このように構成されるスイッチング
電源装置１の動作を説明する。
電源装置１の動作を説明する。
【００３２】まず、起動時においては、主制御回路２に
設けられた起動用の抵抗（図示せず）を介して、ＦＥＴ
Ｑ１のゲートに電圧が印加され、ＦＥＴＱ１がターンオ
ンする。ＦＥＴＱ１のターンオンに伴い、トランスＴの
１次巻線Ｎ１および第１の駆動巻線Ｎ３に、互いに同じ
極性の電圧が発生し、ＦＥＴＱ１はオン状態となり、１
次巻線Ｎ１に励磁エネルギが蓄積される。
設けられた起動用の抵抗（図示せず）を介して、ＦＥＴ
Ｑ１のゲートに電圧が印加され、ＦＥＴＱ１がターンオ
ンする。ＦＥＴＱ１のターンオンに伴い、トランスＴの
１次巻線Ｎ１および第１の駆動巻線Ｎ３に、互いに同じ
極性の電圧が発生し、ＦＥＴＱ１はオン状態となり、１
次巻線Ｎ１に励磁エネルギが蓄積される。
【００３３】また、主制御回路２により、ＦＥＴＱ１が
オフすると、トランスＴの１次巻線Ｎ１に蓄積されてい
た励磁エネルギが、２次巻線Ｎ２を介して電気エネルギ
として放出され、ダイオードＤ１およびコンデンサＣ４
により整流、平滑され、負荷に供給される。
オフすると、トランスＴの１次巻線Ｎ１に蓄積されてい
た励磁エネルギが、２次巻線Ｎ２を介して電気エネルギ
として放出され、ダイオードＤ１およびコンデンサＣ４
により整流、平滑され、負荷に供給される。
【００３４】そして、トランスＴの１次巻線Ｎ１に蓄積
された励磁エネルギが、２次巻線Ｎ２を介して全て放出
されると、第１の駆動巻線Ｎ３に、起動時に発生した電
圧と同じ極性の電圧が発生し、ＦＥＴＱ１がターンオン
する。このように、ＦＥＴＱ１のオンオフ動作に伴い、
電気エネルギが負荷に供給される。
された励磁エネルギが、２次巻線Ｎ２を介して全て放出
されると、第１の駆動巻線Ｎ３に、起動時に発生した電
圧と同じ極性の電圧が発生し、ＦＥＴＱ１がターンオン
する。このように、ＦＥＴＱ１のオンオフ動作に伴い、
電気エネルギが負荷に供給される。
【００３５】次に、ＦＥＴＱ２の動作を説明する。ＦＥ
ＴＱ２は、ＦＥＴＱ１のスイッチング損失およびスイッ
チングサージを低減するために、ＦＥＴＱ１のオンオフ
動作に対して反転したオンオフ動作を行うものである。
ＴＱ２は、ＦＥＴＱ１のスイッチング損失およびスイッ
チングサージを低減するために、ＦＥＴＱ１のオンオフ
動作に対して反転したオンオフ動作を行うものである。
【００３６】まず、ＦＥＴＱ１のターンオフに伴い、第
２の駆動巻線Ｎ４に、ＦＥＴＱ１のオン時に発生する電
圧に対して逆極性の電圧が発生する。この電圧が、副制
御回路３を構成するコンデンサＣ３、抵抗Ｒ２およびビ
ーズ４を介して、ＦＥＴＱ２のゲートに印加され、ＦＥ
ＴＱ２がターンオンする。また、第２の駆動巻線Ｎ４に
発生した電圧は、時定数回路を構成する抵抗Ｒ１を介し
て、コンデンサＣ２に印加され、コンデンサＣ２が充電
される。そして、コンデンサＣ２の充電電圧がトランジ
スタＱ３の閾値電圧に達すると、トランジスタＱ３がオ
ンする。これにより、ＦＥＴＱ２のゲート−ソース間の
電位差がなくなり、第２の駆動巻線Ｎ４から、ＦＥＴＱ
２のゲートへの電圧の印加が中断され、ＦＥＴＱ２が急
速にターンオフする。
２の駆動巻線Ｎ４に、ＦＥＴＱ１のオン時に発生する電
圧に対して逆極性の電圧が発生する。この電圧が、副制
御回路３を構成するコンデンサＣ３、抵抗Ｒ２およびビ
ーズ４を介して、ＦＥＴＱ２のゲートに印加され、ＦＥ
ＴＱ２がターンオンする。また、第２の駆動巻線Ｎ４に
発生した電圧は、時定数回路を構成する抵抗Ｒ１を介し
て、コンデンサＣ２に印加され、コンデンサＣ２が充電
される。そして、コンデンサＣ２の充電電圧がトランジ
スタＱ３の閾値電圧に達すると、トランジスタＱ３がオ
ンする。これにより、ＦＥＴＱ２のゲート−ソース間の
電位差がなくなり、第２の駆動巻線Ｎ４から、ＦＥＴＱ
２のゲートへの電圧の印加が中断され、ＦＥＴＱ２が急
速にターンオフする。
【００３７】ここで、第２の駆動巻線Ｎ４に電圧が発生
してから、コンデンサＣ２の充電電圧がトランジスタＱ
３の閾値電圧に達するまでの時間が、抵抗Ｒ１およびコ
ンデンサＣ２からなる時定数回路の時定数である。
してから、コンデンサＣ２の充電電圧がトランジスタＱ
３の閾値電圧に達するまでの時間が、抵抗Ｒ１およびコ
ンデンサＣ２からなる時定数回路の時定数である。
【００３８】上述のＦＥＴＱ１およびＦＥＴＱ２のオン
オフ動作を、図２に示す。
オフ動作を、図２に示す。
【００３９】同図において、（ａ）はＦＥＴＱ１の駆動
パルス波形であり、（ｂ）はＦＥＴＱ２のゲート電圧波
形であり、（ｃ）はＦＥＴＱ２の駆動パルス波形であ
る。
パルス波形であり、（ｂ）はＦＥＴＱ２のゲート電圧波
形であり、（ｃ）はＦＥＴＱ２の駆動パルス波形であ
る。
【００４０】ここで、ＦＥＴＱ１のオン期間Ｔ１１の終
端から、ＦＥＴＱ１、ＦＥＴＱ２の双方がオフとなるデ
ッドタイムｄｔ１を挟んで、ＦＥＴＱ２のオン期間Ｔ２
１が始まる。このデッドタイムｄｔ１は、トランスＴの
第２の駆動巻線Ｎ４からＦＥＴＱ２のゲートへの電圧の
印加が、抵抗Ｒ２およびビーズ４により抑制され、ＦＥ
ＴＱ２のターンオンが遅延することにより、発生するも
のである。
端から、ＦＥＴＱ１、ＦＥＴＱ２の双方がオフとなるデ
ッドタイムｄｔ１を挟んで、ＦＥＴＱ２のオン期間Ｔ２
１が始まる。このデッドタイムｄｔ１は、トランスＴの
第２の駆動巻線Ｎ４からＦＥＴＱ２のゲートへの電圧の
印加が、抵抗Ｒ２およびビーズ４により抑制され、ＦＥ
ＴＱ２のターンオンが遅延することにより、発生するも
のである。
【００４１】このようなＦＥＴＱ２のターンオンの遅延
時間は、ＦＥＴＱ２のゲート電圧が、０ＶからＦＥＴＱ
２の閾値電圧Ｖｔｈに達するまでの時間である。したが
って、この時間はＦＥＴＱ２の入力容量（ゲート・ソー
ス間の容量）が閾値電圧Ｖｔｈまで充電される時間であ
る。また、ＦＥＴＱ２のゲート電圧が閾値電圧Ｖｔｈに
達するまでの波形の傾きは、抵抗Ｒ２の抵抗値、ビーズ
４のインダクタンス値、コンデンサＣ２の容量値により
決まる第２のインピーダンス回路のインピーダンス値、
第２の駆動巻線Ｎ４に発生する電圧値、およびＦＥＴＱ
２の入力容量により決まるものであり、第２のインピー
ダンス回路のインピーダンス値および第２の駆動巻線Ｎ
４に発生する電圧値により、この傾きを調整し、デッド
タイムｄｔ１の長さを調整することができる。また、Ｆ
ＥＴＱ２の入力容量が小さい場合は、ＦＥＴＱ２のゲー
ト・ソース間に外付けでコンデンサを接続して、第２の
インピーダンス回路を構成しても良い。
時間は、ＦＥＴＱ２のゲート電圧が、０ＶからＦＥＴＱ
２の閾値電圧Ｖｔｈに達するまでの時間である。したが
って、この時間はＦＥＴＱ２の入力容量（ゲート・ソー
ス間の容量）が閾値電圧Ｖｔｈまで充電される時間であ
る。また、ＦＥＴＱ２のゲート電圧が閾値電圧Ｖｔｈに
達するまでの波形の傾きは、抵抗Ｒ２の抵抗値、ビーズ
４のインダクタンス値、コンデンサＣ２の容量値により
決まる第２のインピーダンス回路のインピーダンス値、
第２の駆動巻線Ｎ４に発生する電圧値、およびＦＥＴＱ
２の入力容量により決まるものであり、第２のインピー
ダンス回路のインピーダンス値および第２の駆動巻線Ｎ
４に発生する電圧値により、この傾きを調整し、デッド
タイムｄｔ１の長さを調整することができる。また、Ｆ
ＥＴＱ２の入力容量が小さい場合は、ＦＥＴＱ２のゲー
ト・ソース間に外付けでコンデンサを接続して、第２の
インピーダンス回路を構成しても良い。
【００４２】また、時定数回路を構成する抵抗Ｒ１およ
びコンデンサＣ２として、どの程度の抵抗値または容量
値を有するものを用いるかで、時定数が異なるため、抵
抗Ｒ１およびコンデンサＣ２の選択により、時定数を調
整することができる。これにより、ＦＥＴＱ２のターン
オフを早めたり、遅らせたりすることができ、ＦＥＴＱ
２のオン期間Ｔ２１の長さを調整することができる。
びコンデンサＣ２として、どの程度の抵抗値または容量
値を有するものを用いるかで、時定数が異なるため、抵
抗Ｒ１およびコンデンサＣ２の選択により、時定数を調
整することができる。これにより、ＦＥＴＱ２のターン
オフを早めたり、遅らせたりすることができ、ＦＥＴＱ
２のオン期間Ｔ２１の長さを調整することができる。
【００４３】また、ＦＥＴＱ２のオン期間Ｔ２１の終端
から、ＦＥＴＱ１、ＦＥＴＱ２の双方がオフとなるデッ
ドタイムｄｔ２を挟んで、ＦＥＴＱ１がターンオンす
る。
から、ＦＥＴＱ１、ＦＥＴＱ２の双方がオフとなるデッ
ドタイムｄｔ２を挟んで、ＦＥＴＱ１がターンオンす
る。
【００４４】このように、スイッチング電源装置１にお
いては、ＦＥＴＱ１とＦＥＴＱ２とが、デッドタイムｄ
ｔ１、ｄｔ２を挟んで、互いに反転したオンオフ動作を
行うため、これら二つのＦＥＴが同時にオンすることに
よる損失の発生および素子の破壊の恐れがない。
いては、ＦＥＴＱ１とＦＥＴＱ２とが、デッドタイムｄ
ｔ１、ｄｔ２を挟んで、互いに反転したオンオフ動作を
行うため、これら二つのＦＥＴが同時にオンすることに
よる損失の発生および素子の破壊の恐れがない。
【００４５】また、副スイッチング素子としてのＦＥＴ
Ｑ２が、トランスＴの第２の駆動巻線Ｎ４に発生する電
圧により駆動するため、ＩＣ、パルストランス、および
フォトカプラ等の光電素子を用いる必要がなく、部品点
数の削減、小型軽量化および製造コストの低減が実現さ
れる。
Ｑ２が、トランスＴの第２の駆動巻線Ｎ４に発生する電
圧により駆動するため、ＩＣ、パルストランス、および
フォトカプラ等の光電素子を用いる必要がなく、部品点
数の削減、小型軽量化および製造コストの低減が実現さ
れる。
【００４６】また、トランジスタＱ３のオンにより、Ｆ
ＥＴＱ２が急速にターンオフすることから、スイッチン
グスピードが向上するため、ＦＥＴＱ２のスイッチング
損失が低減される。
ＥＴＱ２が急速にターンオフすることから、スイッチン
グスピードが向上するため、ＦＥＴＱ２のスイッチング
損失が低減される。
【００４７】また、抵抗Ｒ２により、ＦＥＴＱ２のゲー
ト−ソース間に発生するサージ電圧が低減される。
ト−ソース間に発生するサージ電圧が低減される。
【００４８】また、ビーズ４により、ＦＥＴＱ２のゲー
ト−ソース間に発生するサージ電流が低減される。
ト−ソース間に発生するサージ電流が低減される。
【００４９】また、抵抗Ｒ２およびビーズ４により、第
２の駆動巻線Ｎ４から、ＦＥＴＱ２のゲートへの電圧の
印加を抑制し、ＦＥＴＱ２のターンオンを遅延させるこ
とができる。したがって、抵抗Ｒ２およびビーズ４の抵
抗値またはインダクタンス値を調整することで、ＦＥＴ
Ｑ２を適切なタイミングでターンオンさせることができ
る。
２の駆動巻線Ｎ４から、ＦＥＴＱ２のゲートへの電圧の
印加を抑制し、ＦＥＴＱ２のターンオンを遅延させるこ
とができる。したがって、抵抗Ｒ２およびビーズ４の抵
抗値またはインダクタンス値を調整することで、ＦＥＴ
Ｑ２を適切なタイミングでターンオンさせることができ
る。
【００５０】また、第２のコンデンサとしてのコンデン
サＣ３により、直流電流がカットされ、ＦＥＴＱ２の駆
動損失が低減される。
サＣ３により、直流電流がカットされ、ＦＥＴＱ２の駆
動損失が低減される。
【００５１】なお、上記の実施例においてはインダクタ
としてビーズ４を用いたが、巻線コイルなどの別のイン
ダクタを用いても良く、また、複数のインダクタを直列
に接続して用いても良いものである。
としてビーズ４を用いたが、巻線コイルなどの別のイン
ダクタを用いても良く、また、複数のインダクタを直列
に接続して用いても良いものである。
【００５２】また、ＦＥＴＱ２のオンオフ動作を制御す
る副制御回路の構成は、上述のものに限らず、例えば、
図３乃至図９の３ａ〜３ｇに示すものでも、上述の回路
と同様の動作をし、同等の効果が得られる。なお、図３
乃至図９の各図は、スイッチング電源装置の要部のみを
示したものであり、図１と同一もしくは相当する部分に
は同一の符号を付し、その説明は省略する。
る副制御回路の構成は、上述のものに限らず、例えば、
図３乃至図９の３ａ〜３ｇに示すものでも、上述の回路
と同様の動作をし、同等の効果が得られる。なお、図３
乃至図９の各図は、スイッチング電源装置の要部のみを
示したものであり、図１と同一もしくは相当する部分に
は同一の符号を付し、その説明は省略する。
【００５３】このうち、図３に示す副制御回路３ａは、
ビーズ４を省き、抵抗Ｒ１の接続点を変えた点で、図１
の副制御回路３と異なる。
ビーズ４を省き、抵抗Ｒ１の接続点を変えた点で、図１
の副制御回路３と異なる。
【００５４】また、図４に示す副制御回路３ｂは、ビー
ズ４を省き、抵抗Ｒ１の接続点を変えた点で、図１の副
制御回路３と異なる。
ズ４を省き、抵抗Ｒ１の接続点を変えた点で、図１の副
制御回路３と異なる。
【００５５】また、図５に示す副制御回路３ｃは、ｐｎ
ｐ型のトランジスタＱ３１を用い、それに伴い、コンデ
ンサＣ２および抵抗Ｒ１の配置を入れ替えた点で、図１
の副制御回路３と異なる。
ｐ型のトランジスタＱ３１を用い、それに伴い、コンデ
ンサＣ２および抵抗Ｒ１の配置を入れ替えた点で、図１
の副制御回路３と異なる。
【００５６】また、図６に示す副制御回路３ｄにおいて
は、コンデンサＣ５およびダイオードＤ２を設けた点
で、図１の副制御回路３と異なる。
は、コンデンサＣ５およびダイオードＤ２を設けた点
で、図１の副制御回路３と異なる。
【００５７】また、図７に示す副制御回路３ｅにおいて
は、ビーズ４を省き、抵抗Ｒ１とダイオードＤ２の接続
点を変えた点で、図６の副制御回路３ｄと異なる。
は、ビーズ４を省き、抵抗Ｒ１とダイオードＤ２の接続
点を変えた点で、図６の副制御回路３ｄと異なる。
【００５８】また、図８に示す副制御回路３ｆにおいて
も、ビーズ４を省き、抵抗Ｒ１とダイオードＤ２の接続
点を変えた点で、図６の副制御回路３ｄと異なる。
も、ビーズ４を省き、抵抗Ｒ１とダイオードＤ２の接続
点を変えた点で、図６の副制御回路３ｄと異なる。
【００５９】また、図９に示す副制御回路３ｇは、図６
に示す副制御回路３ｄの変形例であり、ｐｎｐ型のトラ
ンジスタＱ３１を用い、それに伴い、コンデンサＣ２お
よび抵抗Ｒ１の配置を入れ替えた点で、副制御回路３ｄ
と異なる。
に示す副制御回路３ｄの変形例であり、ｐｎｐ型のトラ
ンジスタＱ３１を用い、それに伴い、コンデンサＣ２お
よび抵抗Ｒ１の配置を入れ替えた点で、副制御回路３ｄ
と異なる。
【００６０】次に、スイッチング電源装置１のさらに他
の変形例を、図１０を用いて説明する。なお、同図は要
部のみ示したものであり、図１と同一もしくは相当する
部分には同一の符号を付し、その説明は省略する。
の変形例を、図１０を用いて説明する。なお、同図は要
部のみ示したものであり、図１と同一もしくは相当する
部分には同一の符号を付し、その説明は省略する。
【００６１】図１０において、副制御回路３ｈは、ｎｐ
ｎ型のトランジスタＱ３、抵抗Ｒ３、および可変インピ
ーダンス素子としてのフォトカプラＰＣを備える。この
うち、フォトカプラＰＣの一部は、トランスの2次側の
制御回路２ａに設けられる。ここで、制御回路２ａは入
力端子Ｓを有しており、この入力端子Ｓに、スイッチン
グ電源装置１の出力がフィードバックされ、この出力に
応じて、フォトカプラＰＣのインピーダンス値を変化さ
せるものであり、これにより、第１のインピーダンス回
路としての抵抗Ｒ１のインピーダンス値が変化する。
ｎ型のトランジスタＱ３、抵抗Ｒ３、および可変インピ
ーダンス素子としてのフォトカプラＰＣを備える。この
うち、フォトカプラＰＣの一部は、トランスの2次側の
制御回路２ａに設けられる。ここで、制御回路２ａは入
力端子Ｓを有しており、この入力端子Ｓに、スイッチン
グ電源装置１の出力がフィードバックされ、この出力に
応じて、フォトカプラＰＣのインピーダンス値を変化さ
せるものであり、これにより、第１のインピーダンス回
路としての抵抗Ｒ１のインピーダンス値が変化する。
【００６２】ここで、出力のフィードバックではなく、
信号により、フォトカプラＰＣのインピーダンス値を変
化させても良い。これは、スイッチング電源装置１を搭
載する機器本体の制御回路（図示せず）、または、スイ
ッチング電源装置１の内部の制御回路（図示せず）か
ら、入力端子Ｓに入力される信号により、インピーダン
ス値を調整するものである。
信号により、フォトカプラＰＣのインピーダンス値を変
化させても良い。これは、スイッチング電源装置１を搭
載する機器本体の制御回路（図示せず）、または、スイ
ッチング電源装置１の内部の制御回路（図示せず）か
ら、入力端子Ｓに入力される信号により、インピーダン
ス値を調整するものである。
【００６３】なお、上述のインピーダンス値の変化は、
一定の数値範囲において摺動的に変わる場合と、特定の
複数の数値のいずれかに切り換わる場合の双方を含むも
のである。
一定の数値範囲において摺動的に変わる場合と、特定の
複数の数値のいずれかに切り換わる場合の双方を含むも
のである。
【００６４】このように、副制御回路３ｈにおいては、
スイッチング電源装置１の出力に応じて、または、信号
により、フォトカプラＰＣのインピーダンス値を調整す
ることにより、コンデンサＣ２の充放電時間を変化さ
せ、ＦＥＴＱ２のターンオフのタイミングを調整するこ
とができる。
スイッチング電源装置１の出力に応じて、または、信号
により、フォトカプラＰＣのインピーダンス値を調整す
ることにより、コンデンサＣ２の充放電時間を変化さ
せ、ＦＥＴＱ２のターンオフのタイミングを調整するこ
とができる。
【００６５】次に、このような副制御回路３ｈの変形例
を図１１を用いて説明する。
を図１１を用いて説明する。
【００６６】同図に示す副制御回路３ｉが副制御回路３
ｈと異なる点は、ｐｎｐ型のトランジスタＱ３１を用
い、コンデンサＣ２の配置を変え、抵抗Ｒ３を付加した
点であり、その他の構成は副制御回路３ｈと同一であ
り、その説明は省略する。このように構成される副制御
回路３ｉも、副制御回路３ｈと同様に動作し、同様の効
果が得られるものである。
ｈと異なる点は、ｐｎｐ型のトランジスタＱ３１を用
い、コンデンサＣ２の配置を変え、抵抗Ｒ３を付加した
点であり、その他の構成は副制御回路３ｈと同一であ
り、その説明は省略する。このように構成される副制御
回路３ｉも、副制御回路３ｈと同様に動作し、同様の効
果が得られるものである。
【００６７】ここで、本発明にかかるスイッチング電源
装置の副制御回路を構成する第１または第２のインピー
ダンス回路は、上述のものに限らず、例えば、図１２乃
至図１５に示すものを用いてもよい。なお、図１２乃至
図１５の各図は、要部のみ示したものであり、図１乃至
図１１に示したものと同一もしくは相当する部分には同
一の符号を付し、その説明は省略する。
装置の副制御回路を構成する第１または第２のインピー
ダンス回路は、上述のものに限らず、例えば、図１２乃
至図１５に示すものを用いてもよい。なお、図１２乃至
図１５の各図は、要部のみ示したものであり、図１乃至
図１１に示したものと同一もしくは相当する部分には同
一の符号を付し、その説明は省略する。
【００６８】このうち、図１２に示すインピーダンス回
路５ａは、互いに直列に接続された抵抗Ｒ４およびダイ
オードＤ３、ならびに、これらと並列に接続された抵抗
Ｒ５からなるものである。
路５ａは、互いに直列に接続された抵抗Ｒ４およびダイ
オードＤ３、ならびに、これらと並列に接続された抵抗
Ｒ５からなるものである。
【００６９】また、図１３に示すインピーダンス回路５
ｂは、互いに直列に接続された抵抗Ｒ４、Ｒ５および抵
抗Ｒ４に並列に接続されたダイオードＤ３からなるもの
である。
ｂは、互いに直列に接続された抵抗Ｒ４、Ｒ５および抵
抗Ｒ４に並列に接続されたダイオードＤ３からなるもの
である。
【００７０】また、図１４に示すインピーダンス回路５
ｃは、互いに直列に接続された抵抗Ｒ４およびダイオー
ドＤ３、ならびに、互いに直列に接続された抵抗Ｒ５お
よびダイオードＤ４からなるものである。ここで、ダイ
オードＤ３、Ｄ４は互いに逆向きに配置される。
ｃは、互いに直列に接続された抵抗Ｒ４およびダイオー
ドＤ３、ならびに、互いに直列に接続された抵抗Ｒ５お
よびダイオードＤ４からなるものである。ここで、ダイ
オードＤ３、Ｄ４は互いに逆向きに配置される。
【００７１】また、図１５に示すインピーダンス回路５
ｄは、互いに直列に接続された抵抗Ｒ４およびツェナダ
イオードＺＤからなるものである。
ｄは、互いに直列に接続された抵抗Ｒ４およびツェナダ
イオードＺＤからなるものである。
【００７２】上述のインピーダンス回路５ａ乃至５ｄに
おいては、電流の流れる方向が、ダイオードの順方向で
ある場合と、その逆の方向である場合とで、抵抗が異な
り、インピーダンス値が変化する。
おいては、電流の流れる方向が、ダイオードの順方向で
ある場合と、その逆の方向である場合とで、抵抗が異な
り、インピーダンス値が変化する。
【００７３】このように、インピーダンス値を変化させ
ることが可能であるため、例えば、トランスＴの第２の
駆動巻線Ｎ４に発生する正電圧および負電圧、または、
ＦＥＴＱ２のオンオフ比に応じて、最適なインピーダン
ス値を設定することができる。さらに、ＦＥＴＱ１のオ
ンオフ比の変動に対して、ＦＥＴＱ２のオン期間の変動
が最小となるよう、インピーダンス値を設定することも
できる。
ることが可能であるため、例えば、トランスＴの第２の
駆動巻線Ｎ４に発生する正電圧および負電圧、または、
ＦＥＴＱ２のオンオフ比に応じて、最適なインピーダン
ス値を設定することができる。さらに、ＦＥＴＱ１のオ
ンオフ比の変動に対して、ＦＥＴＱ２のオン期間の変動
が最小となるよう、インピーダンス値を設定することも
できる。
【００７４】なお、特に、第２のインピーダンス回路に
ついては、図１２乃至図１５に示したものに、図１に示
すコンデンサＣ３またはビーズ４のどちらか一方、もし
くは、その双方を付加したものを用いてもよい。
ついては、図１２乃至図１５に示したものに、図１に示
すコンデンサＣ３またはビーズ４のどちらか一方、もし
くは、その双方を付加したものを用いてもよい。
【００７５】上記のような本発明のスイッチング電源装
置においては、主スイッチング素子および副スイッチン
グ素子を、その両端に加わっている電圧が０Ｖの状態で
オンする零電圧スイッチング動作が実現されている。
置においては、主スイッチング素子および副スイッチン
グ素子を、その両端に加わっている電圧が０Ｖの状態で
オンする零電圧スイッチング動作が実現されている。
【００７６】ところで、商用電源の電圧は国によって異
なるため、それを整流平滑してスイッチング電源装置の
入力電圧とする場合には、国によって入力電圧が大きく
変動する。そして、入力電圧が変動すると、それに比例
して第２の駆動巻線に発生する電圧、すなわち、副制御
回路の時定数回路に印加される電圧が変動し、その結
果、副スイッチング素子のオン時間が変動する。
なるため、それを整流平滑してスイッチング電源装置の
入力電圧とする場合には、国によって入力電圧が大きく
変動する。そして、入力電圧が変動すると、それに比例
して第２の駆動巻線に発生する電圧、すなわち、副制御
回路の時定数回路に印加される電圧が変動し、その結
果、副スイッチング素子のオン時間が変動する。
【００７７】そして、例えば、２次側からエネルギーが
放出される時間より副スイッチング素子のオン時間が短
いと、主スイッチング素子が、その出力容量などに蓄え
た電荷を全て放出することができずに、その両端電圧が
０Ｖになる前にオンするために零電圧スイッチング動作
が実現されずに、スイッチング損失が増大するという問
題がある。逆に、副スイッチング素子のオン時間が２次
側からのエネルギー放出時間よりも長いと、エネルギー
供給に関与しない主スイッチング素子を流れる循環電流
が増加し、その分だけピーク電流が増加し、導通損失な
どが増加するという問題がある。
放出される時間より副スイッチング素子のオン時間が短
いと、主スイッチング素子が、その出力容量などに蓄え
た電荷を全て放出することができずに、その両端電圧が
０Ｖになる前にオンするために零電圧スイッチング動作
が実現されずに、スイッチング損失が増大するという問
題がある。逆に、副スイッチング素子のオン時間が２次
側からのエネルギー放出時間よりも長いと、エネルギー
供給に関与しない主スイッチング素子を流れる循環電流
が増加し、その分だけピーク電流が増加し、導通損失な
どが増加するという問題がある。
【００７８】そこで、次に、このような問題を回避する
ための、スイッチング電源装置１のさらに他の変形例
を、図１６を用いて説明する。なお、同図は要部のみ示
したものであり、図３と同一もしくは相当する部分には
同一の符号を付し、その説明は省略する。
ための、スイッチング電源装置１のさらに他の変形例
を、図１６を用いて説明する。なお、同図は要部のみ示
したものであり、図３と同一もしくは相当する部分には
同一の符号を付し、その説明は省略する。
【００７９】図１６において、副制御回路３ｊは、抵抗
Ｒ６とツェナーダイオードＺＤ２を直列に接続してなる
電圧安定化回路６ａを備えている。そして、抵抗Ｒ１の
一端は抵抗Ｒ６とツェナーダイオードＺＤ２の接続点に
接続されている。
Ｒ６とツェナーダイオードＺＤ２を直列に接続してなる
電圧安定化回路６ａを備えている。そして、抵抗Ｒ１の
一端は抵抗Ｒ６とツェナーダイオードＺＤ２の接続点に
接続されている。
【００８０】このように構成することによって、ＦＥＴ
Ｑ２のオン時において、抵抗Ｒ６とツェナーダイオード
ＺＤ２の接続点の電位は、ツェナーダイオードＺＤ２の
ツェナー電圧より大きくなることはなく、ほぼ一定の値
を保つ。そのため、抵抗Ｒ１とコンデンサＣ２からなる
時定数回路に印加される電圧がほぼ一定となり、コンデ
ンサＣ２の充電時間は、第２の駆動巻線Ｎ４に発生する
電圧に依存することなく、常にほぼ一定となる。この結
果、直流電源Ｅの電圧の変動、すなわち入力電圧の変動
によって第２の駆動巻線Ｎ４に発生する電圧が変化して
も、トランジスタＱ３がオンするまでの時間、すなわち
ＦＥＴＱ２のオン時間をほぼ一定とすることができる。
Ｑ２のオン時において、抵抗Ｒ６とツェナーダイオード
ＺＤ２の接続点の電位は、ツェナーダイオードＺＤ２の
ツェナー電圧より大きくなることはなく、ほぼ一定の値
を保つ。そのため、抵抗Ｒ１とコンデンサＣ２からなる
時定数回路に印加される電圧がほぼ一定となり、コンデ
ンサＣ２の充電時間は、第２の駆動巻線Ｎ４に発生する
電圧に依存することなく、常にほぼ一定となる。この結
果、直流電源Ｅの電圧の変動、すなわち入力電圧の変動
によって第２の駆動巻線Ｎ４に発生する電圧が変化して
も、トランジスタＱ３がオンするまでの時間、すなわち
ＦＥＴＱ２のオン時間をほぼ一定とすることができる。
【００８１】また、ＦＥＴＱ２のオフに続いてＦＥＴＱ
1がオンした後においては、抵抗Ｒ１とコンデンサＣ２
で構成される時定数回路には、第２の駆動巻線Ｎ４に発
生する逆方向の電圧が印加され、コンデンサＣ２に充電
された電荷が放電され、さらに逆方向に充電される。た
だ、ツェナーダイオードＺＤ２があるために、第２の駆
動巻線Ｎ４に発生する逆方向の電圧によらず、ツェナー
ダイオードＺＤ２の順方向電圧である約０．６Ｖの電圧
しか時定数回路には印加されない。そのため、コンデン
サＣ２は最終的には約０．６Ｖで逆方向に充電されるこ
とになる。この結果、次にコンデンサＣ２が充電される
ときの初期電位を、入力電圧の変動によらずに一定とす
ることができる。そして、コンデンサＣ２の初期状態が
安定化されることによって、コンデンサＣ２の充電時間
がさらに安定化される。
1がオンした後においては、抵抗Ｒ１とコンデンサＣ２
で構成される時定数回路には、第２の駆動巻線Ｎ４に発
生する逆方向の電圧が印加され、コンデンサＣ２に充電
された電荷が放電され、さらに逆方向に充電される。た
だ、ツェナーダイオードＺＤ２があるために、第２の駆
動巻線Ｎ４に発生する逆方向の電圧によらず、ツェナー
ダイオードＺＤ２の順方向電圧である約０．６Ｖの電圧
しか時定数回路には印加されない。そのため、コンデン
サＣ２は最終的には約０．６Ｖで逆方向に充電されるこ
とになる。この結果、次にコンデンサＣ２が充電される
ときの初期電位を、入力電圧の変動によらずに一定とす
ることができる。そして、コンデンサＣ２の初期状態が
安定化されることによって、コンデンサＣ２の充電時間
がさらに安定化される。
【００８２】以上のように、入力電圧の変動によらずに
副スイッチング素子であるＦＥＴＱ２のオン時間をほぼ
一定に制御することができ、主スイッチング素子の零電
圧スイッチング動作を実現することができる。
副スイッチング素子であるＦＥＴＱ２のオン時間をほぼ
一定に制御することができ、主スイッチング素子の零電
圧スイッチング動作を実現することができる。
【００８３】次に、このような副制御回路３ｊの変形例
を図１７乃至図２４を用いて説明する。なお、図１７乃
至図２４の各図は、スイッチング電源装置の要部のみを
示したものであり、図１６および参照した図と同一もし
くは相当する部分には同一の符号を付し、その説明は省
略する。
を図１７乃至図２４を用いて説明する。なお、図１７乃
至図２４の各図は、スイッチング電源装置の要部のみを
示したものであり、図１６および参照した図と同一もし
くは相当する部分には同一の符号を付し、その説明は省
略する。
【００８４】このうち、図１７に示す副制御回路３ｋ
は、図５に示した副制御回路３ｃにおいて、ビーズ４を
省くとともに、ツェナーダイオードＺＤ２からなる電圧
安定化回路６ｂをコンデンサＣ２と抵抗Ｒ１の直列回路
に並列に設けて構成したものである。
は、図５に示した副制御回路３ｃにおいて、ビーズ４を
省くとともに、ツェナーダイオードＺＤ２からなる電圧
安定化回路６ｂをコンデンサＣ２と抵抗Ｒ１の直列回路
に並列に設けて構成したものである。
【００８５】また、図１８に示す副制御回路３ｍは、図
６に示した副制御回路３ｄにおいて、ビーズ４を省くと
ともに、ダイオードＤ２に代えてツェナーダイオードＺ
Ｄ２からなる電圧安定化回路６ｃを設けて構成したもの
である。
６に示した副制御回路３ｄにおいて、ビーズ４を省くと
ともに、ダイオードＤ２に代えてツェナーダイオードＺ
Ｄ２からなる電圧安定化回路６ｃを設けて構成したもの
である。
【００８６】また、図１９に示す副制御回路３ｎは、図
９に示した副制御回路３ｇにおいて、ビーズ４を省くと
ともに、ダイオードＤ２に代えてツェナーダイオードＺ
Ｄ２からなる電圧安定化回路６ｄを設けて構成したもの
である。
９に示した副制御回路３ｇにおいて、ビーズ４を省くと
ともに、ダイオードＤ２に代えてツェナーダイオードＺ
Ｄ２からなる電圧安定化回路６ｄを設けて構成したもの
である。
【００８７】また、図２０に示す副制御回路３ｏは、図
１６に示した副制御回路３ｊにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｅを設け
て構成したものである。この場合には、コンデンサＣ２
の充電時にツェナーダイオードＺＤ２のツェナー電圧が
印加されるとともに、放電時にはツェナーダイオードＺ
Ｄ３のツェナー電圧が印加される点が異なる。ただ、コ
ンデンサＣ２が充電されるときの初期状態が安定化され
る点では同じ効果が得られる。
１６に示した副制御回路３ｊにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｅを設け
て構成したものである。この場合には、コンデンサＣ２
の充電時にツェナーダイオードＺＤ２のツェナー電圧が
印加されるとともに、放電時にはツェナーダイオードＺ
Ｄ３のツェナー電圧が印加される点が異なる。ただ、コ
ンデンサＣ２が充電されるときの初期状態が安定化され
る点では同じ効果が得られる。
【００８８】また、図２１に示す副制御回路３ｐは、図
１７に示した副制御回路３ｋにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｆを設け
て構成したものである。
１７に示した副制御回路３ｋにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｆを設け
て構成したものである。
【００８９】また、図２２に示す副制御回路３ｑは、図
１８に示した副制御回路３ｍにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｇを設け
て構成したものである。
１８に示した副制御回路３ｍにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｇを設け
て構成したものである。
【００９０】また、図２３に示す副制御回路３ｒは、図
１９に示した副制御回路３ｎにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｈを設け
て構成したものである。
１９に示した副制御回路３ｎにおいて、ツェナーダイオ
ードＺＤ２に対してツェナーダイオードＺＤ３を逆方向
に向けて直列に接続してなる電圧安定化回路６ｈを設け
て構成したものである。
【００９１】また、図２４に示す副制御回路３ｓは、図
１６に示した副制御回路３ｊにおいて、抵抗Ｒ６と抵抗
Ｒ１の直列回路に並列に、抵抗Ｒ６とダイオードＤ５の
直列回路を備えている。
１６に示した副制御回路３ｊにおいて、抵抗Ｒ６と抵抗
Ｒ１の直列回路に並列に、抵抗Ｒ６とダイオードＤ５の
直列回路を備えている。
【００９２】このように構成することによって、抵抗Ｒ
６と抵抗Ｒ１を介してコンデンサＣ２に充電された電荷
は、ダイオードＤ５と抵抗Ｒ７からなる別の経路を介し
て放電される。この場合、コンデンサＣ２の放電時にの
み、コンデンサＣ２に第２の駆動巻線Ｎ４に発生する電
圧に比例した電圧が印加されるため、ＦＥＴＱ２のオン
時間を完全に一定ではなく、入力電圧の変動に対して多
少変化させることが出来る。
６と抵抗Ｒ１を介してコンデンサＣ２に充電された電荷
は、ダイオードＤ５と抵抗Ｒ７からなる別の経路を介し
て放電される。この場合、コンデンサＣ２の放電時にの
み、コンデンサＣ２に第２の駆動巻線Ｎ４に発生する電
圧に比例した電圧が印加されるため、ＦＥＴＱ２のオン
時間を完全に一定ではなく、入力電圧の変動に対して多
少変化させることが出来る。
【００９３】なお、ダイオードＤ５の方向を逆として、
コンデンサＣ２の充電時にのみコンデンサＣ２に第２の
駆動巻線Ｎ４に発生する電圧に比例した電圧を印加して
も構わないものである。
コンデンサＣ２の充電時にのみコンデンサＣ２に第２の
駆動巻線Ｎ４に発生する電圧に比例した電圧を印加して
も構わないものである。
【００９４】なお、以上において電圧安定化回路を設け
た副制御回路について７つの実施例を示して説明した
が、実施例としてはこれに限られるものではなく、図
１、４、７、８、１０、１１に示した各副制御回路に電
圧安定化回路を設けたものであっても同様の作用効果を
奏するものである。
た副制御回路について７つの実施例を示して説明した
が、実施例としてはこれに限られるものではなく、図
１、４、７、８、１０、１１に示した各副制御回路に電
圧安定化回路を設けたものであっても同様の作用効果を
奏するものである。
【００９５】また、電圧安定化回路の構成としてはツェ
ナーダイオードを用いるものに限られるものではなく、
他の構成であっても構わないものである。
ナーダイオードを用いるものに限られるものではなく、
他の構成であっても構わないものである。
【００９６】次に、本発明の第２の実施例にかかるスイ
ッチング電源装置の構成を図２５を用いて説明する。な
お、同図において、図１と同一もしくは相当する部分に
は同一の符号を付し、その説明は省略する。
ッチング電源装置の構成を図２５を用いて説明する。な
お、同図において、図１と同一もしくは相当する部分に
は同一の符号を付し、その説明は省略する。
【００９７】図２５において、１１は、一般にフォワー
ドコンバータと呼ばれるスイッチング電源装置であり、
特に、トランスの２次側に設けられた二つの副スイッチ
ング素子を用いて整流を行う、いわゆる同期整流方式を
採用したものである。スイッチング電源装置１１におい
ては、主スイッチング素子がオンとオフとを交互に繰り
返し、オンのときに負荷に電力を供給する。
ドコンバータと呼ばれるスイッチング電源装置であり、
特に、トランスの２次側に設けられた二つの副スイッチ
ング素子を用いて整流を行う、いわゆる同期整流方式を
採用したものである。スイッチング電源装置１１におい
ては、主スイッチング素子がオンとオフとを交互に繰り
返し、オンのときに負荷に電力を供給する。
【００９８】スイッチング電源装置１１は、トランスＴ
１、主スイッチング素子としてのＦＥＴＱ１１、副スイ
ッチング素子としてのＦＥＴＱ２１およびＦＥＴＱ２
２、ＦＥＴＱ１１のオンオフ動作を制御する主制御回路
２、ＦＥＴＱ２１のソース−ドレイン間に接続されるダ
イオードＤ１１、ＦＥＴＱ２２のソース−ドレイン間に
接続されるダイオードＤ１２、ＦＥＴＱ２１のオンオフ
動作を制御する第１の副制御回路３１、ならびに、ＦＥ
ＴＱ２２のオンオフ動作を制御する第２の副制御回路３
２を備える。また、Ｌ１は平滑回路としてのインダク
タ、Ｃ１０は同じく平滑回路としてのコンデンサであ
る。
１、主スイッチング素子としてのＦＥＴＱ１１、副スイ
ッチング素子としてのＦＥＴＱ２１およびＦＥＴＱ２
２、ＦＥＴＱ１１のオンオフ動作を制御する主制御回路
２、ＦＥＴＱ２１のソース−ドレイン間に接続されるダ
イオードＤ１１、ＦＥＴＱ２２のソース−ドレイン間に
接続されるダイオードＤ１２、ＦＥＴＱ２１のオンオフ
動作を制御する第１の副制御回路３１、ならびに、ＦＥ
ＴＱ２２のオンオフ動作を制御する第２の副制御回路３
２を備える。また、Ｌ１は平滑回路としてのインダク
タ、Ｃ１０は同じく平滑回路としてのコンデンサであ
る。
【００９９】このうち、トランスＴ１は、１次巻線Ｎ
１、２次巻線Ｎ２、主スイッチング素子駆動巻線（以
下、第１の駆動巻線）Ｎ３、副スイッチング素子駆動巻
線（以下、第２の駆動巻線）Ｎ４１、および、副スイッ
チング素子駆動巻線（以下、第３の駆動巻線）Ｎ４２を
有する。また、ＦＥＴＱ１１、トランスＴ１の１次巻線
Ｎ１および直流電源Ｅが直列に接続される。また、ＦＥ
ＴＱ１１のゲートは、主制御回路２を介して、第１の駆
動巻線Ｎ３の一端に接続される。なお、直流電源Ｅは、
交流入力を整流平滑したものでもよい。
１、２次巻線Ｎ２、主スイッチング素子駆動巻線（以
下、第１の駆動巻線）Ｎ３、副スイッチング素子駆動巻
線（以下、第２の駆動巻線）Ｎ４１、および、副スイッ
チング素子駆動巻線（以下、第３の駆動巻線）Ｎ４２を
有する。また、ＦＥＴＱ１１、トランスＴ１の１次巻線
Ｎ１および直流電源Ｅが直列に接続される。また、ＦＥ
ＴＱ１１のゲートは、主制御回路２を介して、第１の駆
動巻線Ｎ３の一端に接続される。なお、直流電源Ｅは、
交流入力を整流平滑したものでもよい。
【０１００】また、ＦＥＴＱ２１のゲートは、第１の副
制御回路３１を介して第２の駆動巻線Ｎ４１の一端に接
続され、ＦＥＴＱ２２のゲートは、第２の副制御回路３
２を介して第２の駆動巻線Ｎ４２の一端に接続される。
制御回路３１を介して第２の駆動巻線Ｎ４１の一端に接
続され、ＦＥＴＱ２２のゲートは、第２の副制御回路３
２を介して第２の駆動巻線Ｎ４２の一端に接続される。
【０１０１】また、第１の副制御回路３１は、トランジ
スタＱ４１、第１のインピーダンス回路としての抵抗Ｒ
１１、第１のコンデンサとしてのコンデンサＣ２１、抵
抗Ｒ２１、第２のコンデンサとしてのコンデンサＣ３
１、およびビーズ４１を備えてなる。ここで、コンデン
サＣ３１、抵抗Ｒ２１およびビーズ４１は、第２のイン
ピーダンス回路を構成している。
スタＱ４１、第１のインピーダンス回路としての抵抗Ｒ
１１、第１のコンデンサとしてのコンデンサＣ２１、抵
抗Ｒ２１、第２のコンデンサとしてのコンデンサＣ３
１、およびビーズ４１を備えてなる。ここで、コンデン
サＣ３１、抵抗Ｒ２１およびビーズ４１は、第２のイン
ピーダンス回路を構成している。
【０１０２】また、第２の副制御回路３２は、トランジ
スタＱ４２、第１のインピーダンス回路としての抵抗Ｒ
１２、第１のコンデンサとしてのコンデンサＣ２２、抵
抗Ｒ２２、第２のコンデンサとしてのコンデンサＣ３
２、およびビーズ４２を備えてなる。ここで、コンデン
サＣ３２、抵抗Ｒ２２およびビーズ４２は、第２のイン
ピーダンス回路を構成している。
スタＱ４２、第１のインピーダンス回路としての抵抗Ｒ
１２、第１のコンデンサとしてのコンデンサＣ２２、抵
抗Ｒ２２、第２のコンデンサとしてのコンデンサＣ３
２、およびビーズ４２を備えてなる。ここで、コンデン
サＣ３２、抵抗Ｒ２２およびビーズ４２は、第２のイン
ピーダンス回路を構成している。
【０１０３】次に、このように構成されるスイッチング
電源装置１１の動作を説明する。
電源装置１１の動作を説明する。
【０１０４】まず、ＦＥＴＱ１１のターンオンに伴い、
トランスＴ１の第２の駆動巻線Ｎ４１に、２次巻線Ｎ２
に発生する電圧に対して同極性の電圧が発生する。この
電圧が、第１の副制御回路３１のコンデンサＣ３１、抵
抗Ｒ２１およびビーズ４１を介してＦＥＴＱ２１のゲー
トに印加され、ＦＥＴＱ２１がターンオンする。
トランスＴ１の第２の駆動巻線Ｎ４１に、２次巻線Ｎ２
に発生する電圧に対して同極性の電圧が発生する。この
電圧が、第１の副制御回路３１のコンデンサＣ３１、抵
抗Ｒ２１およびビーズ４１を介してＦＥＴＱ２１のゲー
トに印加され、ＦＥＴＱ２１がターンオンする。
【０１０５】また、トランスＴ１の第２の駆動巻線Ｎ４
１に発生した電圧により、抵抗Ｒ１１を介してコンデン
サＣ２１が充電され、この充電電圧がトランジスタＱ４
１の閾値電圧に達し、トランジスタＱ４１がオンする
と、ＦＥＴＱ２１はターンオフする。
１に発生した電圧により、抵抗Ｒ１１を介してコンデン
サＣ２１が充電され、この充電電圧がトランジスタＱ４
１の閾値電圧に達し、トランジスタＱ４１がオンする
と、ＦＥＴＱ２１はターンオフする。
【０１０６】ここで、第２の駆動巻線Ｎ４１に電圧が発
生してから、コンデンサＣ２１の充電電圧がトランジス
タＱ４１の閾値電圧に達するまでの時間、すなわち、Ｆ
ＥＴＱ２１のオン期間は、抵抗Ｒ１１の抵抗値およびコ
ンデンサＣ２１の容量により規定される。したがって、
抵抗Ｒ１１およびコンデンサＣ２１として用いる各素子
の選択により、時定数を調整し、ＦＥＴＱ２１のオン期
間を設定することができる。
生してから、コンデンサＣ２１の充電電圧がトランジス
タＱ４１の閾値電圧に達するまでの時間、すなわち、Ｆ
ＥＴＱ２１のオン期間は、抵抗Ｒ１１の抵抗値およびコ
ンデンサＣ２１の容量により規定される。したがって、
抵抗Ｒ１１およびコンデンサＣ２１として用いる各素子
の選択により、時定数を調整し、ＦＥＴＱ２１のオン期
間を設定することができる。
【０１０７】そして、ＦＥＴＱ２１がオフした後、ＦＥ
ＴＱ１１がターンオフすると、第３の駆動巻線Ｎ４２
に、ＦＥＴＱ１１のオン時に発生する電圧に対して逆極
性の電圧が発生し、この電圧が、コンデンサＣ３２、抵
抗Ｒ２２およびビーズ４２を介してＦＥＴＱ２２のゲー
トに印加され、ＦＥＴＱ２２がターンオンする。以降の
動作については第１の副制御回路３１と同様である。
ＴＱ１１がターンオフすると、第３の駆動巻線Ｎ４２
に、ＦＥＴＱ１１のオン時に発生する電圧に対して逆極
性の電圧が発生し、この電圧が、コンデンサＣ３２、抵
抗Ｒ２２およびビーズ４２を介してＦＥＴＱ２２のゲー
トに印加され、ＦＥＴＱ２２がターンオンする。以降の
動作については第１の副制御回路３１と同様である。
【０１０８】ここで、ＦＥＴＱ２１として、オン時の電
圧降下が、ダイオードＤ１１の導通時の順方向の電圧降
下より小さい素子を用い、ＦＥＴＱ２１を整流ダイオー
ドＤ１１とほぼ同期して動作させることにより、ＦＥＴ
Ｑ２１のオン時には、ダイオードＤ１１には電流がほと
んど流れなくなる。このとき、ＦＥＴＱ２１は整流素子
として動作する。これにより、導通損失の大幅な低減、
素子の発熱防止、電力変換効率の向上を実現することが
できる。
圧降下が、ダイオードＤ１１の導通時の順方向の電圧降
下より小さい素子を用い、ＦＥＴＱ２１を整流ダイオー
ドＤ１１とほぼ同期して動作させることにより、ＦＥＴ
Ｑ２１のオン時には、ダイオードＤ１１には電流がほと
んど流れなくなる。このとき、ＦＥＴＱ２１は整流素子
として動作する。これにより、導通損失の大幅な低減、
素子の発熱防止、電力変換効率の向上を実現することが
できる。
【０１０９】また、ＦＥＴＱ２２についても同様に、オ
ン時の電圧降下が、ダイオードＤ１２の導通時の順方向
の電圧降下より小さい素子を用い、整流ダイオードＤ１
２とほぼ同期して動作させることにより、導通損失の大
幅な低減、素子の発熱防止、電力変換効率の向上を実現
することができる。
ン時の電圧降下が、ダイオードＤ１２の導通時の順方向
の電圧降下より小さい素子を用い、整流ダイオードＤ１
２とほぼ同期して動作させることにより、導通損失の大
幅な低減、素子の発熱防止、電力変換効率の向上を実現
することができる。
【０１１０】また、上記の効果に加えて、本実施例にか
かるスイッチング電源装置においては、二つの副スイッ
チング素子制御回路により、第１の実施例と同様の効果
が得られるものであり、詳細な説明は省略する。
かるスイッチング電源装置においては、二つの副スイッ
チング素子制御回路により、第１の実施例と同様の効果
が得られるものであり、詳細な説明は省略する。
【０１１１】なお、二つの副スイッチング素子制御回路
は、それぞれ図２５に示したものに限らず、図５乃至図
１１のいずれかに示したものでもよい。
は、それぞれ図２５に示したものに限らず、図５乃至図
１１のいずれかに示したものでもよい。
【０１１２】また、二つの副スイッチング素子制御回路
に設ける第１、第２のインピーダンス回路は、それぞれ
図１２乃至図１５および図１６乃至図２４のいずれかに
示したものでもよい。
に設ける第１、第２のインピーダンス回路は、それぞれ
図１２乃至図１５および図１６乃至図２４のいずれかに
示したものでもよい。
【０１１３】
【発明の効果】本発明にかかるスイッチング電源装置に
よれば、時定数回路の時定数を調整することにより、副
スイッチング素子のオン期間を任意に設定することがで
き、さらに、第２のインピーダンス回路により、副スイ
ッチング素子のターンオンのタイミングを調整すること
ができる。これにより、主スイッチング素子および副ス
イッチング素子の双方がオフとなるデッドタイムを挟ん
で、双方のスイッチング素子をオンオフ動作させること
ができ、同時オンによる損失の発生および素子の破壊の
恐れがない。
よれば、時定数回路の時定数を調整することにより、副
スイッチング素子のオン期間を任意に設定することがで
き、さらに、第２のインピーダンス回路により、副スイ
ッチング素子のターンオンのタイミングを調整すること
ができる。これにより、主スイッチング素子および副ス
イッチング素子の双方がオフとなるデッドタイムを挟ん
で、双方のスイッチング素子をオンオフ動作させること
ができ、同時オンによる損失の発生および素子の破壊の
恐れがない。
【０１１４】また、副スイッチング素子が、トランスの
副スイッチング素子駆動巻線に発生する電圧により駆動
するため、ＩＣ、および、パルストランス、フォトカプ
ラ等の光電素子からなる絶縁回路を設ける必要がなく、
部品点数の削減、小型軽量化および製造コストの低減が
実現される。
副スイッチング素子駆動巻線に発生する電圧により駆動
するため、ＩＣ、および、パルストランス、フォトカプ
ラ等の光電素子からなる絶縁回路を設ける必要がなく、
部品点数の削減、小型軽量化および製造コストの低減が
実現される。
【０１１５】また、スイッチ手段としてのトランジスタ
のオンにより、副スイッチング素子が急速にターンオフ
するため、スイッチングスピードが向上し、副スイッチ
ング素子のスイッチング損失が低減される。
のオンにより、副スイッチング素子が急速にターンオフ
するため、スイッチングスピードが向上し、副スイッチ
ング素子のスイッチング損失が低減される。
【０１１６】また、副スイッチング素子としてのＦＥＴ
のゲートと、副スイッチング素子駆動巻線の一端との間
に接続された第２のインピーダンス回路を構成する抵抗
により、このＦＥＴのゲート−ソース間に発生するサー
ジ電圧が低減される。
のゲートと、副スイッチング素子駆動巻線の一端との間
に接続された第２のインピーダンス回路を構成する抵抗
により、このＦＥＴのゲート−ソース間に発生するサー
ジ電圧が低減される。
【０１１７】また、副スイッチング素子としてのＦＥＴ
のゲートと、副スイッチング素子駆動巻線の一端との間
に接続された第２のインピーダンス回路を構成するビー
ズまたはインダクタにより、このＦＥＴのゲート−ソー
ス間に発生するサージ電流が低減される。
のゲートと、副スイッチング素子駆動巻線の一端との間
に接続された第２のインピーダンス回路を構成するビー
ズまたはインダクタにより、このＦＥＴのゲート−ソー
ス間に発生するサージ電流が低減される。
【０１１８】また、第２のインピーダンス回路により、
副スイッチング素子駆動巻線から、副スイッチング素子
への電圧の印加を抑制し、副スイッチング素子のターン
オンを遅延させることができる。したがって、第２のイ
ンピーダンス回路のインピーダンス値を調整すること
で、副スイッチング素子を適切なタイミングでターンオ
ンさせることができる。
副スイッチング素子駆動巻線から、副スイッチング素子
への電圧の印加を抑制し、副スイッチング素子のターン
オンを遅延させることができる。したがって、第２のイ
ンピーダンス回路のインピーダンス値を調整すること
で、副スイッチング素子を適切なタイミングでターンオ
ンさせることができる。
【０１１９】また、第２のインピーダンス回路を構成す
る第２のコンデンサにより、直流電流がカットされ、副
スイッチング素子の駆動損失が低減される。
る第２のコンデンサにより、直流電流がカットされ、副
スイッチング素子の駆動損失が低減される。
【０１２０】また、第１のインピーダンス回路のインピ
ーダンス値が、スイッチング電源装置の出力に応じて変
化、または切り換わるため、時定数回路を構成するコン
デンサの充放電時間を変化させることにより、 ＦＥＴ
Ｑ２のターンオンのタイミングを、スイッチング電源装
置の出力に応じた値に調整することができる。
ーダンス値が、スイッチング電源装置の出力に応じて変
化、または切り換わるため、時定数回路を構成するコン
デンサの充放電時間を変化させることにより、 ＦＥＴ
Ｑ２のターンオンのタイミングを、スイッチング電源装
置の出力に応じた値に調整することができる。
【０１２１】また、第１または第２のインピーダンス回
路のインピーダンス値が、当該回路を流れる電流の方向
により変化するため、副スイッチング素子駆動巻線に発
生する正電圧および負電圧、または、副スイッチング素
子のオンオフ比に応じて、最適なインピーダンス値を設
定することができ、さらに、主スイッチング素子のオン
オフ比の変動に対して、副スイッチング素子のオン期間
の変動が最小となるインピーダンス値を設定することが
できる。
路のインピーダンス値が、当該回路を流れる電流の方向
により変化するため、副スイッチング素子駆動巻線に発
生する正電圧および負電圧、または、副スイッチング素
子のオンオフ比に応じて、最適なインピーダンス値を設
定することができ、さらに、主スイッチング素子のオン
オフ比の変動に対して、副スイッチング素子のオン期間
の変動が最小となるインピーダンス値を設定することが
できる。
【０１２２】また、副制御回路に時定数回路に印加され
る電圧を安定化する電圧安定化回路を備えることによっ
て、入力電圧の変動によらずに副スイッチング素子のオ
ン時間をほぼ一定に制御することができ、主スイッチン
グ素子の零電圧スイッチング動作を実現することができ
る。
る電圧を安定化する電圧安定化回路を備えることによっ
て、入力電圧の変動によらずに副スイッチング素子のオ
ン時間をほぼ一定に制御することができ、主スイッチン
グ素子の零電圧スイッチング動作を実現することができ
る。
【図１】本発明の第１の実施例にかかるスイッチング電
源装置を示す回路図である。
源装置を示す回路図である。
【図２】図１のスイッチング電源装置の動作を示す波形
図である。
図である。
【図３】図１のスイッチング電源装置の変形例を示す回
路図である。
路図である。
【図４】図１のスイッチング電源装置の他の変形例を示
す回路図である。
す回路図である。
【図５】図１のスイッチング電源装置のさらに他の変形
例を示す回路図である。
例を示す回路図である。
【図６】図１のスイッチング電源装置のさらに他の変形
例を示す回路図である。
例を示す回路図である。
【図７】図１のスイッチング電源装置のさらに他の変形
例を示す回路図である。
例を示す回路図である。
【図８】図１のスイッチング電源装置のさらに他の変形
例を示す回路図である。
例を示す回路図である。
【図９】図１のスイッチング電源装置のさらに他の変形
例を示す回路図である。
例を示す回路図である。
【図１０】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１１】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１２】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１３】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１４】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１５】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１６】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１７】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１８】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図１９】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図２０】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図２１】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図２２】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図２３】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図２４】図１のスイッチング電源装置のさらに他の変
形例を示す回路図である。
形例を示す回路図である。
【図２５】本発明の第２の実施例にかかるスイッチング
電源装置を示す回路図である。
電源装置を示す回路図である。
【図２６】従来のスイッチング電源装置を示す回路図で
ある。
ある。
【図２７】従来の他のスイッチング電源装置を示す回路
図である。
図である。
１、１１…スイッチング電源装置
２…主スイッチング素子制御回路
３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ、３
ｈ、３ｉ、３ｊ、３ｋ、３ｍ、３ｎ、３ｏ、３ｐ、３
ｑ、３ｒ、３ｓ、３１、３２…副スイッチング素子制御
回路 ４…ビーズ ６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ…電
圧安定化回路 Ｃ２、Ｃ２１、Ｃ２２…第１のコンデンサ Ｃ３、Ｃ３１、Ｃ３２…第２のコンデンサ Ｅ…直流電源 Ｎ１…１次巻線 Ｎ２…２次巻線 Ｎ３…主スイッチング素子駆動巻線 Ｎ４、Ｎ４１、Ｎ４２…副スイッチング素子駆動巻線 Ｑ１、Ｑ１１…ＦＥＴ（主スイッチング素子） Ｑ２、Ｑ２１、Ｑ２２…ＦＥＴ（副スイッチング素子） Ｑ３、Ｑ３１、Ｑ４１、Ｑ４２…トランジスタ Ｒ１、Ｒ１１、Ｒ１２、５ａ、５ｂ、５ｃ、５ｄ…第１
のインピーダンス回路 Ｒ２、Ｒ２１、Ｒ２２、５ａ、５ｂ、５ｃ、５ｄ…第２
のインピーダンス回路 Ｔ、Ｔ１…トランス
ｈ、３ｉ、３ｊ、３ｋ、３ｍ、３ｎ、３ｏ、３ｐ、３
ｑ、３ｒ、３ｓ、３１、３２…副スイッチング素子制御
回路 ４…ビーズ ６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ…電
圧安定化回路 Ｃ２、Ｃ２１、Ｃ２２…第１のコンデンサ Ｃ３、Ｃ３１、Ｃ３２…第２のコンデンサ Ｅ…直流電源 Ｎ１…１次巻線 Ｎ２…２次巻線 Ｎ３…主スイッチング素子駆動巻線 Ｎ４、Ｎ４１、Ｎ４２…副スイッチング素子駆動巻線 Ｑ１、Ｑ１１…ＦＥＴ（主スイッチング素子） Ｑ２、Ｑ２１、Ｑ２２…ＦＥＴ（副スイッチング素子） Ｑ３、Ｑ３１、Ｑ４１、Ｑ４２…トランジスタ Ｒ１、Ｒ１１、Ｒ１２、５ａ、５ｂ、５ｃ、５ｄ…第１
のインピーダンス回路 Ｒ２、Ｒ２１、Ｒ２２、５ａ、５ｂ、５ｃ、５ｄ…第２
のインピーダンス回路 Ｔ、Ｔ１…トランス
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H02M 3/338
H03H 7/06
Claims (10)
- 【請求項１】 直流電源と、１次巻線および２次巻線を
有するトランスと、前記１次巻線に直列に接続される主
スイッチング素子と、該主スイッチング素子のオンオフ
動作に同期して、または、反転してオンオフ動作を行う
単一または複数の副スイッチング素子とを備え、直流出
力が得られるスイッチング電源装置において、 前記トランスに設けられ、前記副スイッチング素子をタ
ーンオンさせる電圧を発生する副スイッチング素子駆動
巻線と、 前記副スイッチング素子をターンオフさせるスイッチ手
段と、前記主スイッチング素子のターンオフもしくはターンオ
ンをきっかけとして前記副スイッチング素子駆動巻線に
前記副スイッチング素子をターンオンさせる電圧が発生
してから所定時間後に前記副スイッチング素子をターン
オフさせるように前記 スイッチ手段を制御する時定数回
路とを備えてなることを特徴とするスイッチング電源装
置。 - 【請求項２】 前記スイッチ手段がトランジスタからな
り、該トランジスタのエミッタまたはコレクタが、前記
副スイッチング素子の制御端子に接続され、ベースが、
前記時定数回路に接続されたことを特徴とする、請求項
１に記載のスイッチング電源装置。 - 【請求項３】 前記時定数回路が、第１のインピーダン
ス回路と、前記副スイッチング素子駆動巻線に発生する
電圧により充放電される第１のコンデンサとからなるこ
とを特徴とする、請求項１または２に記載のスイッチン
グ電源装置。 - 【請求項４】 前記第１のインピーダンス回路のインピ
ーダンス値が、前記直流出力に応じて、または、信号に
より変化することを特徴とする、請求項３に記載のスイ
ッチング電源装置。 - 【請求項５】 前記副スイッチング素子の制御端子が、
第２のインピーダンス回路を介して、前記副スイッチン
グ素子駆動巻線の一端に接続されたことを特徴とする、
請求項１乃至４のいずれかに記載のスイッチング電源装
置。 - 【請求項６】 前記第２のインピーダンス回路が、第２
のコンデンサを備えてなることを特徴とする、請求項５
に記載のスイッチング電源装置。 - 【請求項７】 前記第２のインピーダンス回路が、イン
ダクタを備えてなることを特徴とする、請求項５または
６に記載のスイッチング電源装置。 - 【請求項８】 前記第１または第２のインピーダンス回
路のインピーダンス値が、当該インピーダンス回路を流
れる電流の方向により変化することを特徴とする、請求
項３乃至７のいずれかに記載のスイッチング電源装置。 - 【請求項９】 前記時定数回路に印加される電圧を安定
化する電圧安定化回路をさらに備えてなることを特徴と
する、請求項１乃至８のいずれかに記載のスイッチング
電源装置。 - 【請求項１０】 前記電圧安定化回路がツェナーダイオ
ードを備えてなることを特徴とする、請求項９に記載の
スイッチング電源装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21382399A JP3387456B2 (ja) | 1998-10-29 | 1999-07-28 | スイッチング電源装置 |
| US09/425,108 US6201713B1 (en) | 1998-10-29 | 1999-10-18 | Switching power supply unit having sub-switching element and time constant circuit |
| EP99120692A EP0998017B1 (en) | 1998-10-29 | 1999-10-19 | Switching power supply unit with active clamp circuit |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30849098 | 1998-10-29 | ||
| JP10-308490 | 1998-10-29 | ||
| JP11-134471 | 1999-05-14 | ||
| JP13447199 | 1999-05-14 | ||
| JP21382399A JP3387456B2 (ja) | 1998-10-29 | 1999-07-28 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001037220A JP2001037220A (ja) | 2001-02-09 |
| JP3387456B2 true JP3387456B2 (ja) | 2003-03-17 |
Family
ID=27316898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21382399A Expired - Lifetime JP3387456B2 (ja) | 1998-10-29 | 1999-07-28 | スイッチング電源装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6201713B1 (ja) |
| EP (1) | EP0998017B1 (ja) |
| JP (1) | JP3387456B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245087B2 (en) | 2004-10-26 | 2007-07-17 | Fuji Electric Device Technology Co., Ltd. | Power conversion device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3475892B2 (ja) * | 2000-02-25 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP4501224B2 (ja) * | 2000-05-17 | 2010-07-14 | ソニー株式会社 | スイッチング電源回路 |
| JP3760379B2 (ja) * | 2000-12-28 | 2006-03-29 | 株式会社村田製作所 | スイッチング電源装置 |
| JP4794768B2 (ja) * | 2001-08-02 | 2011-10-19 | 株式会社ミクニ | ソレノイド駆動装置 |
| DE10250229B4 (de) * | 2002-10-29 | 2004-08-05 | Hüttinger Elektronik GmbH & Co. KG | Leistungsregelung für Hochfrequenzverstärker |
| JP3705495B2 (ja) * | 2003-02-03 | 2005-10-12 | Ｓｍｋ株式会社 | スイッチング電源回路の定電流出力制御方法と定電流出力制御装置 |
| DK1499005T3 (da) * | 2003-07-15 | 2005-10-24 | Friwo Mobile Power Gmbh | Frit svingende blokeringskonverter med ström- og spændingsbegrænsning |
| JP4830408B2 (ja) * | 2005-09-01 | 2011-12-07 | 富士電機株式会社 | 電力変換装置 |
| JP2007330078A (ja) * | 2006-06-09 | 2007-12-20 | Ricoh Co Ltd | 高圧電源装置、高圧電源制御方法、高圧電源制御プログラム、および記録媒体 |
| JP4320787B2 (ja) | 2007-05-21 | 2009-08-26 | 株式会社村田製作所 | スイッチング電源装置 |
| US8405445B2 (en) * | 2008-05-30 | 2013-03-26 | Hitachi Kokusai Electric Inc. | Switching circuit and imaging apparatus utilizing the same |
| EP2421136B1 (en) | 2009-04-14 | 2019-05-08 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| EP2421137B1 (en) * | 2009-04-14 | 2019-05-08 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| US8472211B2 (en) * | 2009-09-28 | 2013-06-25 | International Business Machines Corporation | Single stage power conversion unit with circuit to smooth and holdup DC output voltage |
| JP5397534B2 (ja) | 2010-02-23 | 2014-01-22 | 株式会社村田製作所 | スイッチング電源装置 |
| KR101659088B1 (ko) * | 2010-07-15 | 2016-09-30 | 엘지이노텍 주식회사 | Ｌｅｄ 전원 장치 |
| JP2013005631A (ja) * | 2011-06-17 | 2013-01-07 | Sony Corp | スイッチング電源装置 |
| JP5937597B2 (ja) * | 2011-08-11 | 2016-06-22 | 株式会社村田製作所 | スイッチング電源装置 |
| JP5549659B2 (ja) * | 2011-10-28 | 2014-07-16 | 株式会社村田製作所 | スイッチング電源装置 |
| JP5790563B2 (ja) | 2012-03-26 | 2015-10-07 | 株式会社村田製作所 | スイッチング電源装置 |
| JP6218722B2 (ja) * | 2014-11-14 | 2017-10-25 | コーセル株式会社 | スイッチング電源装置 |
| US9966865B2 (en) * | 2015-06-30 | 2018-05-08 | Canon Kabushiki Kaisha | Power supply apparatus and image forming apparatus |
| JP6949618B2 (ja) * | 2017-08-15 | 2021-10-13 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3889173A (en) * | 1973-12-07 | 1975-06-10 | Texas Instruments Inc | Switching regulator power supply |
| JPS52114915A (en) * | 1976-03-23 | 1977-09-27 | Ricoh Co Ltd | Dc-dc converter |
| JPS6047834B2 (ja) * | 1980-12-01 | 1985-10-23 | オムロン株式会社 | スイツチングレギユレ−タ |
| GB2168865B (en) | 1984-12-20 | 1988-11-02 | Stanley Electric Co Ltd | Power source circuit |
| US4758937A (en) * | 1986-01-16 | 1988-07-19 | Sanken Electric Company, Ltd. | DC-DC converter |
| US4862338A (en) * | 1986-09-29 | 1989-08-29 | Shindengen Kogyo Kabushiki Kaisha | Ringing choke converter using single switching element |
| JPH01117656A (ja) * | 1987-10-29 | 1989-05-10 | Fanuc Ltd | スイッチングレギュレータ |
| JP2773195B2 (ja) * | 1988-04-05 | 1998-07-09 | 松下電器産業株式会社 | スイッチング電源装置 |
| JPH02159975A (ja) * | 1988-12-09 | 1990-06-20 | Murata Mfg Co Ltd | 自励発振型コンバータ |
| US5430640A (en) | 1992-04-30 | 1995-07-04 | Samsung Electro-Mechanics Co., Ltd. | Power supply |
| US5663877A (en) | 1993-07-14 | 1997-09-02 | Melcher, Ag | Synchronous rectifier that is impervious to reverse feed |
| JP2715921B2 (ja) | 1994-07-27 | 1998-02-18 | 日本電気株式会社 | スイッチング電源回路 |
| JP2806283B2 (ja) | 1994-12-12 | 1998-09-30 | ヤマハ株式会社 | スイッチング電源回路 |
| JPH08317647A (ja) | 1995-05-17 | 1996-11-29 | Nec Eng Ltd | 部分共振コンバータ回路の駆動回路 |
| JP3367300B2 (ja) * | 1995-09-18 | 2003-01-14 | ヤマハ株式会社 | スイッチング電源回路 |
| JP3447471B2 (ja) | 1996-05-28 | 2003-09-16 | 新電元工業株式会社 | スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法 |
| US5781420A (en) * | 1996-07-18 | 1998-07-14 | International Power Devices, Inc. | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification |
| JP3175663B2 (ja) * | 1997-10-17 | 2001-06-11 | 株式会社村田製作所 | 自励発振型スイッチング電源装置 |
-
1999
- 1999-07-28 JP JP21382399A patent/JP3387456B2/ja not_active Expired - Lifetime
- 1999-10-18 US US09/425,108 patent/US6201713B1/en not_active Expired - Lifetime
- 1999-10-19 EP EP99120692A patent/EP0998017B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245087B2 (en) | 2004-10-26 | 2007-07-17 | Fuji Electric Device Technology Co., Ltd. | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0998017A2 (en) | 2000-05-03 |
| US6201713B1 (en) | 2001-03-13 |
| EP0998017B1 (en) | 2013-01-16 |
| EP0998017A3 (en) | 2000-09-06 |
| JP2001037220A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3387456B2 (ja) | スイッチング電源装置 | |
| US6788556B2 (en) | Switching power source device | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| US6639811B2 (en) | Switching power supply unit | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| US4443839A (en) | Single ended, separately driven, resonant DC-DC converter | |
| US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| US5412555A (en) | Self-oscillating DC-DC Converter with zero voltage switching | |
| EP1037368B1 (en) | Isolating DC-DC converter | |
| JP3237633B2 (ja) | スイッチング電源装置 | |
| US6952354B1 (en) | Single stage PFC power converter | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| KR100403209B1 (ko) | Ｄｃ-ｄｃ 컨버터 | |
| JP4088756B2 (ja) | スイッチング電源装置 | |
| US6778410B2 (en) | DC-to-DC converter | |
| EP0058401A2 (en) | High frequency switching circuit | |
| EP1463191A2 (en) | Self-oscillating flyback converter | |
| US11075582B2 (en) | Switching converter | |
| JP2513381B2 (ja) | 電源回路 | |
| US7092260B2 (en) | Short-circuiting rectifier for a switched-mode power supply | |
| JPH10225114A (ja) | 同期整流回路 | |
| EP0942520A2 (en) | DC to DC power converter | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JPH0767335A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3387456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |