JP6053840B2 - 電源装置および画像形成装置 - Google Patents
電源装置および画像形成装置 Download PDFInfo
- Publication number
- JP6053840B2 JP6053840B2 JP2015025361A JP2015025361A JP6053840B2 JP 6053840 B2 JP6053840 B2 JP 6053840B2 JP 2015025361 A JP2015025361 A JP 2015025361A JP 2015025361 A JP2015025361 A JP 2015025361A JP 6053840 B2 JP6053840 B2 JP 6053840B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- load
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
この電源装置が搭載される機器は、例えばモータやソレノイド等を含む比較的動作に必要な電圧が高い駆動系への第一の直流電圧と、CPUやASIC等の動作に必要な電圧が低い制御系への第二の直流電圧の2系統の電圧を供給する構成である。
700は商用交流電源、702は整流器、703は平滑コンデンサ、705は起動抵抗、707はスイッチング素子、710は電源制御用IC、711はトランス、712はダイオード、713はコンデンサである。720は二次整流ダイオード、721は二次平滑コンデンサ、722,723,724は抵抗、750はシャントレギュレータである。714−bはフォトカプラのLED側、728はコンデンサ、732は第一の直流電圧から第二の直流電圧を生成するDCDCコンバータのスイッチング手段であるFETである。734はゲート抵抗、733,735はFET駆動トランジスタ、738は第二のDCDCコンバータを制御する制御用IC、739はインダクタ、740はダイオード、741はコンデンサ、742,743は抵抗である。731は第一の直流電圧の負荷(駆動系)であり、746は第2の直流電圧の負荷としてのCPU(制御系)である。
商用交流電源700から交流電圧(AC電圧)が印加されると、整流器702により整流された電圧によってコンデンサ703の充電を行う。この整流器702とコンデンサ703は交流電源からのAC電圧を整流し平滑する整流平滑回路として機能している。コンデンサ703の電圧が上昇すると起動抵抗705を介して電源制御用IC710に電源が供給され、電源制御用IC710はFET707をオンする。FET707がオンするとトランス711の一次巻線Npに電流が流れ、トランス711のNp巻線に印加された電圧によってNs,Nb各巻線にも電圧が現れる。Nb巻線に現れる電圧はダイオード712によって電流が流れないよう阻止され、Ns巻線の電圧も同じくダイオード720によって電流が流れないようになっている。電源制御用IC710の内部回路により定められる所定の時間経過後にFET707はオフする。するとNp巻線のFET707のドレイン側の電圧が上昇する。またNs巻線にはダイオード720を通じてコンデンサ721を充電する方向に電流が流れてコンデンサ721が充電されコンデンサ721の電圧が上昇していく。電源制御用IC710の内部回路により定まる所定の時間経過後、FET707はオンとなりコンデンサ703から再びトランス711に電流が供給される。電源制御用IC710により所定時間経過後にFET707がオフすると再びNs巻線電圧によりダイオード720を通じてコンデンサ721が充電される。コンデンサ721の電圧は抵抗723,724により分圧されており、抵抗724の電圧がシャントレギュレータ750の制御端子に印加される。シャントレギュレータ750のカソード電流は、フォトカプラ714を介して電源制御用IC710に伝達されている。
第二のDCDCコンバータは、第一のDCDCコンバータの出力電圧から第二の直流電圧を生成している。通常モード時、第二のDCDCコンバータ制御用IC738はトランジスタ733、735、抵抗734を介してFET732を断続的に駆動する。抵抗742、743は第二のDCDCコンバータの出力電圧を分圧しており、第二のDCDCコンバータ制御用IC738に抵抗743の電圧を入力している。第二のDCDCコンバータ制御用IC738は内部に基準電圧Vref2を有しており、Vref2と抵抗743の電圧が等しくなるようにFET732のオンデューティを制御することにより安定した第二の直流電圧を生成する。この構成において待機モード時の電力を低下させるために駆動系の電源電圧を出力する出力側にロードスイッチを設け、制御系電源により動作しているCPUやASICといった制御回路によって待機モード時にロードスイッチをオフする構成としている。
(2)画像を形成するための画像形成手段と、前記画像形成手段によって画像形成を行うために、入力される直流電圧を第一のスイッチング手段でスイッチングすることにより、前記入力される直流電圧を第一の直流電圧に変換し、変換した前記第一の直流電圧を第一の負荷に出力する第一のコンバータと、前記第一のコンバータから出力される前記第一の直流電圧が入力され、入力された前記第一の直流電圧を第二のスイッチング手段によりスイッチングすることにより、前記第一の直流電圧よりも低い第二の直流電圧に変換し、変換した前記第二の直流電圧を第二の負荷に出力する第二のコンバータと、を有する電源と、を備えた画像形成装置において、前記第一のコンバータは、前記第一のスイッチング手段のスイッチング周波数を、前記第一の直流電圧を出力している際のスイッチング周波数よりも低いスイッチング周波数に低下させて、前記第二の直流電圧よりも低い第三の直流電圧を出力し、前記第二のコンバータは、前記第二のスイッチング手段の動作を制御することにより、入力された前記第三の直流電圧を前記第二の負荷に出力することを特徴とする画像形成装置。
本実施例の電源装置は、第一のDCDCコンバータにおいて、特に、バーストモードやオフ時間制御等の駆動方式のような、待機モード時(軽負荷時)にスイッチング周波数が低下する制御および制御用のICを用いた構成を前提としている。
図1において、125、126は抵抗、127はトランジスタである。本電源装置は搭載される機器の状態に従って通常モードと待機モードの2つの状態に備えており、この2つの状態を切り替え可能である。
通常モード時、CPU746はトランジスタ127をオンすると、シャントレギュレータ750の制御端子−アノード間には抵抗724と抵抗125が並列接続される。シャントレギュレータ750は制御端子−アノード間の電圧をあらかじめ定められた基準電圧値にするようにカソード−アノード間の電流を流す。このため第一のDCDCコンバータの出力電圧Voutは抵抗723と制御端子−アノード間の抵抗で分圧した結果が基準電圧値Vrefとなるような電圧になるようにFET707を制御する。出力電圧Voutは以下の式によって示される。
Vout=[(抵抗723+R)/R]×Vref
ここでRは抵抗724と抵抗125の並列接続による抵抗値であり、以下の式で示される。
R=抵抗724×抵抗125/(抵抗724+抵抗125)
省エネルギー状態である待機モード時、CPU746はトランジスタ127をオフする。トランジスタ127がオフするとシャントレギュレータ750の制御端子−アノード間の抵抗は抵抗724のみとなる。前述したようにシャントレギュレータ750は制御端子−アノード間電圧を予め定められた基準電圧値とするよう動作するため、出力電圧Vout3は
Vout3=[(抵抗723+抵抗724)/抵抗724]×Vref
とするように動作する。シャントレギュレータの制御端子−アノード間の抵抗が通常モード時より高くなるため、出力電圧は低下する。
Vout2>Vout3
という関係になる。
従って抵抗742、抵抗743、Vref2と抵抗723、抵抗724、Vrefの関係は以下の関係式で示される。
[(抵抗742+抵抗743)/抵抗743]×Vref2>[(抵抗723+抵抗724)/抵抗724]×Vref
次に待機モードから通常モード、また、通常モードから待機モードへの状態移行について説明する。
二のDCDCコンバータからの出力電圧は第三の直流電圧から第二の直流電圧へとスムーズに移行している。これは待機モードから通常モードへの移行時に第一のDCDCコンバータの出力電圧が第二の直流電圧よりも大きくなると第二のDCDCコンバータが動作して出力電圧の制御を行うためである。図で示されているように、コンデンサ741の両端電圧が第三の直流電圧から第二の直流電圧に移行するとともにFET707、FET732が動作し、コンデンサ728の両端電圧が第1の直流電圧にスムーズに移行する。
図では、通常モードから待機モードに移行する際の、第一のDCDCコンバータ出力電圧と第一のDCDCコンバータにおけるFET707および第二のDCDCコンバータにおけるFET732のゲート電圧と第二のDCDCコンバータの出力電圧を示す。
本実施例の電源装置は、第一のDCDCコンバータにおいて、特に、RCC方式や周波数制御方式のような、待機モード時(軽負荷時)にスイッチング周波数が上昇する制御、および制御用ICを用いた構成を前提としている。なおRCC(Ringing Choke Converter)方式とは、フライバック型コンバータの一種で、自励発振によってスイッチング動作を行うコンバータのことである。
実施例1、2では、第二のDCDCコンバータの制御用ICとしてオンデューティを100%にすることができるICを用いることを前提としている。本実施例では、第二のDCDCコンバータの制御用ICとしてオンデューティを100%にすることができないようなICを使用した場合の構成を前提としており、第二のDCDCコンバータのFETをオンするための外部回路を設けることを特徴としている。
、その他、コンデンサ551、572、530、抵抗536、549、ダイオード529、インダクタ528から構成される。この回路の基本的な動作は、従来例の構成で説明したものと略同様であるため説明は省略し、本実施例の外部回路D1の構成、動作のみを説明する。
815のカソード側の電圧が降下し、逆方向に電圧が発生する。
二次巻線Nsにはダイオード820が導通する方向に電流が流れ、コンデンサ821の電圧とダイオード820の順方向電圧の和以上の電圧となったときにコンデンサ821を充電する。同時に補助巻線Nbに現れた電圧はコンデンサ818を放電する。ダイオード819はトランジスタ810のベース−エミッタ間の逆方向耐圧以上に電圧が印加されないよう保護のために接続されている。抵抗816、ダイオード815はコンデンサ818を放電する方向に電流を流し、抵抗817による放電よりも高速に放電するために接続している。このようになるとトランジスタ810はオフするため、スイッチング素子807のゲート電圧はこの後、起動抵抗805により供給される電流と、抵抗811とコンデンサ812を介して供給される補助巻線Nbに流れ込む電流により決まるようになる。スイッチング素子807のオフを高速化するために抵抗841とダイオード842を接続している。
フォトカプラの受光側のトランジスタ814−aは、抵抗813とトランジスタ810のベースに接続されており、フォトカプラ814のLEDが発光するとフォトトランジスタ814−aのインピーダンスが低下する。このため、トランジスタ810がオンしてスイッチング素子807をオフする。このようにして抵抗825の両端電圧がシャントレギュレータ823の基準電圧となるようにコンデンサ821の両端電圧は制御される。
コンパレータ833は−入力端子に出力電圧を抵抗835、抵抗834により分圧した電圧を入力する。また+入力端子には抵抗836によりバイアスされたツェナダイオード838の基準電圧を入力する。コンパレータ833は入力電圧を基準電圧と比較し、ツェナダイオード838の電圧よりも抵抗834の電圧が高い場合に出力端子をLowとする。コンパレータ833の出力端子がLowとなるとフォトカプラのフォトダイオード806−bが点灯する。するとフォトカプラのトランジスタ806−aのインピーダンスが低下しトランジスタ850がオフとなる。抵抗851は起動抵抗805よりも高い抵抗としているため、起動時のゲート電圧が低下してスイッチング素子807はオンできなくなる。抵抗851は高抵抗のため、少なくとも2つ以上の複数の抵抗を直列接続している。起動抵抗805も同様である。このままではNb巻線の電圧によってスイッチング素子807がオンしてしまう場合がある。このためにコンパレータ833の出力により、フォトカプラのLED814−bも点灯させて、フォトカプラのトランジスタ814−aのインピーダンスを低下させ、スイッチ素子807を確実にオフする構成としても良い。
実施例1ではシャントレギュレータに入力する抵抗の分圧比を待機/通常モードで切り替える構成であった。しかしながらRCC方式で同様に構成すると待機モード時の周波数がはるかに高い周波数になってしまう。するとスイッチング損失が大きくなり、かえって効率を低下させていた。
図9は、本実施例のレーザビームプリンタにおける、第一のDCDCコンバータおよび第二のDCDCコンバータの構成を示す回路図である。図9において、FET927より左側が第一のDCDCコンバータ部分であり、FET927を含む右側が第二のDCDCコンバータ部分である。
図9において、927は第二のDCDCコンバータのメインスイッチングFET、928はインダクタ、929は回生ダイオード、930はコンデンサ、926、934〜937は抵抗、938はツェナダイオードである。また、939は抵抗、932および933はコンパレータである。
端子184をHighにすることで、トランジスタ175をオンし、コンパレータ933による起動抵抗805とFET907の制御が停止し、第一のDCDCコンバータ出力電圧が第一の直流電圧(+24V)に向かって上昇を始める。ステップ22で第一のDCDCコンバータ出力電圧が第一の直流電圧に達する頃まで数ms待ち合わせた後に、ステップ23で出力トランジスタ188をオンする。すると、ロードスイッチであるFET270がオンして端子171から駆動系の負荷に第一の直流電圧が供給される。なお駆動系の負荷で中途半端な電圧が加わって誤動作するような素子が無ければロードスイッチであるFET270も無くして第一の直流電圧をオンオフしないようにしても良い。
703 一次平滑コンデンサ
711 スイッチングトランス
720 二次整流ダイオード
728 二次平滑コンデンサ
732 スイッチング素子
746 CPU
Claims (13)
- 入力される直流電圧を第一のスイッチング手段でスイッチングすることにより、前記入力される直流電圧を第一の直流電圧に変換し、変換した前記第一の直流電圧を第一の負荷に出力する第一のコンバータと、
前記第一のコンバータから出力される前記第一の直流電圧が入力され、入力された前記第一の直流電圧を、第二のスイッチング手段によりスイッチングすることにより、前記第一の直流電圧よりも低い第二の直流電圧に変換し、変換した前記第二の直流電圧を第二の負荷に出力する第二のコンバータと、を有する電源装置において、
前記第一のコンバータは、前記第一のスイッチング手段のスイッチング周波数を、前記第一の直流電圧を出力している際のスイッチング周波数よりも低いスイッチング周波数に低下させて、前記第二の直流電圧よりも低い第三の直流電圧を出力し、
前記第二のコンバータは、入力された前記第三の直流電圧を前記第二の負荷に出力することを特徴とする電源装置。 - 前記第一のコンバータの前記第一のスイッチング手段のスイッチング周波数を制御する制御手段を有し、
前記制御手段は、前記第一のスイッチング手段のスイッチング周波数を第一の周波数から前記第一の周波数より低い第二の周波数に切り替えることにより、前記第一のコンバータから出力される直流電圧を前記第一の直流電圧から前記第三の直流電圧に切り替えることを特徴とする請求項1に記載の電源装置。 - 前記第二のコンバータは、前記第一のコンバータが前記第三の直流電圧を出力している場合に、前記第二のスイッチング手段をオン状態にして、前記第三の直流電圧を前記第二の負荷に出力することを特徴とする請求項1または2に記載の電源装置。
- 前記第一のコンバータからの前記第一の直流電圧を前記第一の負荷へ供給または停止するスイッチを有し、
前記スイッチをオフして前記第一の負荷への前記第一の直流電圧の供給を停止した後に、前記第一のコンバータから出力される電圧を前記第一の直流電圧から前記第三の直流電圧に変更させることを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。 - 前記第一のコンバータからの前記第一の直流電圧を前記第一の負荷へ供給または停止するスイッチを有し、
前記スイッチをオンする際に、前記第一のコンバータから出力される電圧が前記第三の直流電圧から前記第一の直流電圧に変更した後に前記スイッチをオンすることを特徴とする請求項1乃至4のいずれか1項に記載の電源装置。 - 前記第一のコンバータから前記第三の直流電圧を出力する場合における消費電力は、前記第一のコンバータから前記第一の直流電圧を出力する場合における消費電力より小さいことを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。
- 画像を形成するための画像形成手段と、
前記画像形成手段によって画像形成を行うために、入力される直流電圧を第一のスイッチング手段でスイッチングすることにより、前記入力される直流電圧を第一の直流電圧に変換し、変換した前記第一の直流電圧を第一の負荷に出力する第一のコンバータと、前記第一のコンバータから出力される前記第一の直流電圧が入力され、入力された前記第一の直流電圧を、第二のスイッチング手段によりスイッチングすることにより、前記第一の直流電圧よりも低い第二の直流電圧に変換し、変換した前記第二の直流電圧を第二の負荷に出力する第二のコンバータと、を有する電源と、を備えた画像形成装置において、
前記第一のコンバータは、前記第一のスイッチング手段のスイッチング周波数を、前記第一の直流電圧を出力している際のスイッチング周波数よりも低いスイッチング周波数に低下させて、前記第二の直流電圧よりも低い第三の直流電圧を出力し、
前記第二のコンバータは、前記第二のスイッチング手段の動作を制御することにより、入力された前記第三の直流電圧を前記第二の負荷に出力することを特徴とする画像形成装置。 - 前記第二のコンバータは、前記第一のコンバータが前記第三の直流電圧を出力している場合に、前記第二のスイッチング手段をオン状態にして、前記第三の直流電圧を前記第二の負荷に出力することを特徴とする請求項7に記載の画像形成装置。
- 前記画像形成装置の省エネルギーモードにおいて、前記第一のコンバータは、前記第三の直流電圧を前記第二のコンバータを介して前記第二の負荷に出力することを特徴とする請求項7または8に記載の画像形成装置。
- 前記第一のコンバータからの前記第一の直流電圧を前記第一の負荷へ供給または停止するスイッチを有し、
前記スイッチをオフして前記第一の負荷への前記第一の直流電圧の供給を停止した後に、前記第一のコンバータから出力される電圧を前記第一の直流電圧から前記第三の直流電圧に変更させることを特徴とする請求項7乃至9のいずれか1項に記載の画像形成装置。 - 前記第一のコンバータからの前記第一の直流電圧を前記第一の負荷へ供給または停止するスイッチを有し、
前記スイッチをオンする際に、前記第一のコンバータから出力される電圧が前記第三の直流電圧から前記第一の直流電圧に変更した後に前記スイッチをオンすることを特徴とする請求項7乃至10のいずれか1項に記載の画像形成装置。 - 画像を形成するために駆動する駆動手段を有し、
前記第一の負荷は、前記駆動手段を含むことを特徴とする請求項7乃至11のいずれか1項に記載の画像形成装置。 - 前記画像形成手段の動作を制御する制御手段を有し、
前記第二の負荷は、前記制御手段を含むことを特徴とする請求項7乃至12のいずれか1項に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015025361A JP6053840B2 (ja) | 2015-02-12 | 2015-02-12 | 電源装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015025361A JP6053840B2 (ja) | 2015-02-12 | 2015-02-12 | 電源装置および画像形成装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013029413A Division JP2013102689A (ja) | 2013-02-18 | 2013-02-18 | 電源装置および画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015128372A JP2015128372A (ja) | 2015-07-09 |
JP6053840B2 true JP6053840B2 (ja) | 2016-12-27 |
Family
ID=53838097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015025361A Active JP6053840B2 (ja) | 2015-02-12 | 2015-02-12 | 電源装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6053840B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101993228B1 (ko) * | 2017-05-29 | 2019-06-26 | 엘지전자 주식회사 | 대기 전력 기능을 가지는 전원 장치 및 이를 포함하는 공기 조화기 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001178117A (ja) * | 1999-12-17 | 2001-06-29 | Pfu Ltd | 電源回路 |
JP2006067699A (ja) * | 2004-08-26 | 2006-03-09 | Sanken Electric Co Ltd | スイッチング電源装置 |
JP2006101597A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 電源回路 |
JP2006180629A (ja) * | 2004-12-22 | 2006-07-06 | Canon Inc | スイッチング電源装置 |
-
2015
- 2015-02-12 JP JP2015025361A patent/JP6053840B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015128372A (ja) | 2015-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5268615B2 (ja) | 電源装置および画像形成装置 | |
US9331583B2 (en) | Switch mode power supply, control circuit and associated control method | |
JP4481879B2 (ja) | スイッチング電源装置 | |
JP4687958B2 (ja) | Dc−dcコンバータ | |
JP5477699B2 (ja) | スイッチング電源装置 | |
US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
JP4632023B2 (ja) | 電力変換装置 | |
JP2013031307A (ja) | 電流型絶縁コンバータ | |
KR101265799B1 (ko) | 가변모드 컨버터 제어회로 및 이를 구비한 하프-브리지컨버터 | |
JP2010124573A (ja) | スイッチング電源装置、及びそれに用いる半導体装置 | |
US8437151B2 (en) | Self-excited switching power supply circuit | |
JP2023070340A (ja) | 集積回路及び電源回路 | |
JP2012143134A (ja) | スイッチング電源装置 | |
JP5203444B2 (ja) | スイッチング電源装置 | |
JP6053840B2 (ja) | 電源装置および画像形成装置 | |
US7729136B2 (en) | Isolated DC-DC converter | |
JP6239242B2 (ja) | 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源 | |
JP2013102689A (ja) | 電源装置および画像形成装置 | |
JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
JP5042882B2 (ja) | スイッチング電源装置 | |
JP6682930B2 (ja) | 電源装置 | |
JP2007068327A (ja) | 同期整流型フォワードコンバータ | |
JP2010057207A (ja) | スイッチング電源装置 | |
JP2008178177A (ja) | 同期整流型dc−dcコンバータ。 | |
JP2006121819A (ja) | 同期整流スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150428 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161129 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6053840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |