JP2009100557A - 電源装置及びこの電源装置のスイッチング方法 - Google Patents

Abstract

【課題】スイッチングのタイミングを、低コストかつ汎用性を保って制御する電源装置及びそのスイッチング方法を提供する。
【解決手段】一次巻線、二次巻線及びコントロール巻線を有するトランスと、一次巻線への入力をスイッチングするスイッチング素子と、二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源装置において、アノードが接地され、カソードがコントロール巻線の一方の端子に接続されたダイオードと、一方の端子がダイオードのアノードに接続され、他方の端子がコントロール巻線の他方の端子に接続された抵抗とを有する回路を備え、さらに、ダイオードのカソード側の電圧値を検出するゼロ点検出部と、該ゼロ点検出部による検出結果に基づいて、スイッチング素子をＯＮさせるタイミングを制御する制御部とを有する制御装置を備える。
【選択図】図１

Description

本発明は、電力損失が少ないスイッチングを可能とする電源装置及びこの電源装置のスイッチング方法に関する。

従来から、出力が１５０Ｗ程度のスイッチング電源としては、フライバックコンバータの一種である、リンギングチョークコンバータが多く用いられている。この回路構成の一例を図４に示す。このような回路では、トランスの１次巻線の一端に１次電源が供給され、他方の端子は、スイッチング素子Ｑｓを介してＧＮＤに接続される。そして、スイッチング素子Ｑｓを所定のタイミングでＯＮ／ＯＦＦすることにより、トランスの２次巻線に電気エネルギーを供給する。そして、２次巻線の出力を整流、平滑し、出力電圧を生成する。前記スイッチング素子Ｑｓとしては、ＭＯＳＦＥＴが使用される場合が多い。また、この場合、前記ＭＯＳＦＥＴと並列に、キャパシタＣｒが接続され、いわゆるスナバ回路を構成するのが一般的である。

この図４に示すようなスイッチング電源においては、「スイッチＯＮ」のタイミングは、ゼロ電流検出回路によって決定され、「スイッチＯＦＦ」のタイミングは、フィードバック回路の出力電圧とドレイン電流検出電圧によって決定される。

スイッチのＯＮ／ＯＦＦ時におけるドレイン電圧（Ｖｄｓ）、コントロール巻き線から制御手段に出力される信号（Ｖｃ）、２次側電流（Ｉｓ）及びドレイン電流（Ｉｄ）の各波形を図６に示す。

スイッチＯＮ時は、トランス１次側のインダクタンスＬｐを通してドレイン電流（Ｉｄ）が供給される。図中のドレイン電流（Ｉｄ）は、電流−電圧変換抵抗Ｒｄにより電圧に変換されて、ドレイン電流検出電圧として制御手段内に取り込まれる。この制御手段内では、トランス２次側に接続されたフィードバック回路からの信号と比較され、制御手段がスイッチ（ＭＯＳＦＥＴ）のＯＦＦのタイミングを決定し、スイッチをＯＦＦにする（ｔ１）。スイッチがＯＦＦにされた瞬間から、トランス２次側のインダクタンスＬｓが放電を開始し、２次側のダイオード（Ｄｏｕｔ）を通して電流が供給される。この間、ドレイン電圧（Ｖｄｓ）は、図６のｔ１〜ｔ２で示されるように、ノイズが乗っているものの、ほぼ一定に保たれる。

トランス２次側の放電が終了する時点（ｔ２）から、スナバコンデンサＣｒ内に蓄積された電荷が放出され始める。すると、ＬｐとＣｒによる共振が発生し、図６のｔ２以降の波形に示されるように、ドレイン電圧（Ｖｄｓ）がゆっくりと減少を始める。

このときのＬｐとＣｒによる共振の周波数ｆは、
ｆ＝１／（２π・（Ｌｐ・Ｃｒ）^１／２）
で表される。

また、トランス１次側のコントロール巻き線では、図中のＶｃで示すような波形が出力される。制御手段では、この電圧Ｖｃがゼロになったときに、トランス２次側のインダクタンスＬｓが放電を完了したと判断して次のスイッチング動作（スイッチＯＮ）に移行する（ｔ３）。

なお、前記スイッチＯＮ（ｔ３）の時点におけるドレイン電圧が、図中Ｖｄｓに示されるようにまだ高い状態であった場合、Ｉｄ×Ｖｄｓのスイッチング損失が大きくなってしまうという問題がある。

このような問題を解決する方法として、例えば、図４中に示すように遅延回路が設置されている。これは、トランス１次側のコントロール巻き線と制御手段との間に遅延回路を設け、前記コントロール巻き線から制御手段に出力される信号（Ｖｃ）に遅延をかけることにより、ドレイン電圧（Ｖｄｓ）が十分に低くなった状態で、次のスイッチング動作（スイッチＯＮ）を行わせるというものである。

一方、例えば、特許文献１には、図５にその構成の一例を示すような電源装置が記載されている。この特許文献１に係る電源装置１１０には、一次巻線１１２Ａ、二次巻線１１２Ｂ及び制御巻線１１２Ｃを有したトランス１１２が備えられており、該トランス１１２の一次巻線１１２Ａの一方の端子は入力電源１１４の一方の端子に接続されている。さらに、前記電源装置１１０は入力電源１１４による一次巻線１１２Ａへの所定電圧の印加／非印加を切り換えて、スイッチングするトランジスタからなるスイッチング素子１１８を備えている。

また、該スイッチング素子１１８のコレクタは、一次巻線１１２Ａの他方の端子に接続されており、エミッタは入力電源１１４の他方の端子に接続されている。一方、トランス１１２における制御巻線１１２Ｃの双方の端子には上記スイッチング素子１１８のスイッチング動作の制御等を行う制御回路１１６が接続されており、該制御回路１１６の一方の出力端子はスイッチング素子１１８のベースに、他方の出力端子はスイッチング素子１１８のエミッタに、各々接続されている。

また、スイッチング素子１１８のコレクタとエミッタとの間には、直列接続されたスナバコンデンサ１２０及び電流検出回路１２２が並列に接続されている。ここで、前記電流検出回路１２２は、抵抗によって構成されており、この抵抗の両端子は制御回路１１６に接続されている。

そして、抵抗の両端を利用して、例えば、出力電流レベルの検出を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる電源装置が提供されるとしている。

なお、特許文献２にも同様な構成について記載されている。
特開２００１−６１２７２号公報 特許第３４５８３６９号公報

しかし、この図４に示す回路では、
１）遅延回路が付加され、コストアップ要因となる
２）スナバコンデンサやトランス１次側のインダクタンスＬｐを変更した場合、遅延の定数が変化してしまうため、電源回路としての汎用性が失われる
という問題点がある。

また、上記特許文献１及び２には、スイッチング素子におけるスイッチＯＮのタイミングを決定することに関しては、何ら記載も示唆もされていない。

そこで本発明は、スイッチング素子におけるスイッチングのタイミングを、低コストで、かつ、汎用性を保って制御することを可能とする電源装置及びこの電源装置のスイッチング方法を提供することを目的とする。

上記目的を達成するために、本発明は以下のような特徴を有する。
［１］本発明に係る電源装置は、一次巻線、二次巻線及びコントロール巻線を有するトランスと、上記一次巻線への入力をスイッチングするスイッチング素子と、上記二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源装置において、
アノードが接地され、カソードが前記コントロール巻線の一方の端子に接続されたダイオードと、一方の端子が前記ダイオードのアノードに接続され、他方の端子が前記コントロール巻線の他方の端子に接続された抵抗とを有する回路を備え、
さらに、上記ダイオードのカソード側の電圧値を検出するゼロ点検出部と、該ゼロ点検出部による検出結果に基づいて、上記スイッチング素子をＯＮさせるタイミングを制御する制御部とを有する制御装置を備える。
［２］本発明に係る電源装置は、上記［１］に記載の電源装置であって、前記ゼロ点検出部が、前記カソード側の電圧値の微分値を示す信号を生成する微分回路と、該微分値を示す信号がゼロとなるタイミングを検出するゼロ点検出回路とを備える。
［３］本発明に係る電源装置は、上記［１］又は［２］に記載の電源装置であって、上記ゼロ点検出部による検出結果に基づく制御に対し、上記スイッチング素子をＯＮした後の所定時間、マスキング処理を行うマスキング処理部を備える。
［４］本発明に係る電源装置のスイッチング方法は、上記［１］に記載の電源装置を用いたスイッチング方法であって、スイッチング素子がＯＦＦし、二次巻線からの放電が終了した後に、ゼロ点検出部が、上記カソード側の電圧値の微分値がゼロとなるタイミングを検出し、該検出したタイミングに基づいて、制御部が上記スイッチング素子をＯＮさせるための制御信号を生成する。
［５］本発明に係る電源装置のスイッチング方法は、上記［４］において、ゼロ点検出部による検出結果に基づく制御に対し、スイッチング素子をＯＮした後の所定時間、上記入力される電圧信号にマスキング処理を行う。

本発明によれば、スイッチング素子におけるスイッチングのタイミングを低コストで、かつ、汎用性を保って制御することを可能とする電源装置及びこの電源装置のスイッチング方法が提供される。

以下、本発明を実施するための最良の形態の一例を説明する。

図１に、本発明に係る電源装置の回路構成の一例を示す。また、図２に、本発明に係る電源装置の回路構成の他の一例を示す。図１と図２は、後述するゼロ点検出部２２ａをダイオード１８ｂのカソードに接続する構成が異なっている。なお、図１及び図２において、同一の部分には同一の番号を付している。

図１及び図２に示すように、本発明に係る電源装置１０は、トランス１２の一次巻線１２ａの一方の端子が入力電源２４に接続されており、前記一次巻線１２ａの他方の端子は、この一次巻線１２ａへの入力をスイッチングするスイッチング素子１４のドレインに接続されている。さらに、このスイッチング素子１４のソースは、直列に接続された抵抗２６を介してＧＮＤに接続されている。この抵抗２６は、スイッチング素子１４に流れるドレイン電流を電圧に変換し、制御装置２２に取り込むために使用される。

前記トランス１２の一次巻線１２ａの他方の端子には、また、容量素子１６の一方の端子が接続されている。そして、前記容量素子１６の他方の端子は、スイッチング素子１４のソースに接続されている。

また、前記トランス１２は、コントロール巻線１２ｃを備えている。このコントロール巻線１２ｃの一方の端子は、整流平滑回路２８に接続され、この整流平滑回路２８で整流されたＤＣ出力は、制御装置２２の電源（Ｖｃｃ）等に利用される。図１及び図２に示す場合において、この整流平滑回路２８は、ダイオード２８ａと容量素子２８ｂとを有している。前記ダイオード２８ａのアノードはコントロール巻線１２ｃの一方の端子に接続され、そのカソードは前記容量素子２８ｂの一方の端子に接続されている。また、前記容量素子２８ｂの他方の端子はＧＮＤに接続されている。そして、前記ダイオード２８ａのカソード側の電圧が制御装置２２の電源（Ｖｃｃ）等に利用される。

前記コントロール巻線１２ｃの他方の端子には、ダイオード１８ｂのカソードが接続されている。また、前記ダイオード１８ｂのアノードには抵抗１８ａの一方の端子が接続され、それぞれＧＮＤに接続されている。また、前記抵抗１８ａの他方の端子はコントロール巻線１２ｃの一方の端子に接続されている。前記ダイオード１８ｂのカソード側には制御装置２２を構成するゼロ点検出部２２ａが接続されており、ダイオード１８ｂのカソード側の電圧値の検出が行われる。

前記ゼロ点検出部２２ａで検出されたダイオード１８ｂのカソード側における電圧値の変化の情報は、同じく制御装置２２を構成する制御部２２ｂに送られる。この制御部２２ｂにおいては、前記ゼロ点検出部２２ａで検出された電圧値の変化に基づいて、前記スイッチング素子１４をＯＮさせるタイミングを制御する。

また、図１及び図２において、前記入力電源２４として、ＡＣ／ＤＣコンバータの場合を図示しているが、電源としての回路構成はこれに限定されるものではなく、トランス１２の一次巻線１２ａの一方の端子に所定の電源を供給できるものであればどのような構成のものでも用いることができる。

前記トランス１２における二次巻線１２ｂの一方の端子は、ダイオード３０ａのアノードに接続されており、このダイオード３０ａのカソードはコンデンサ３０ｂの一方の端子に接続されている。さらに、前記コンデンサ３０ｂの他方の端子は、前記二次巻線１２ｂの他方の端子に接続されている。すなわち、ダイオード３０ａ及びコンデンサ３０ｂによって二次巻線１２ｂからの出力に対する整流平滑回路３０が構成されている。ここで、コンデンサ３０ｂの双方の端子は、負荷３２に接続され、本電源装置１０の外部出力端子として構成されている。

なお、フィードバック回路３４については、従来技術の場合と同様であり、詳細な説明は省略する。

上述した構成の電源装置１０において、図４に示した従来の電源回路の場合と同様に、二次巻線１２ｂからの放電が終了した後に、トランスの１次巻線１２ａのインダクタンスＬｐと、スイッチング素子１４に並列となるように接続された容量素子１６とにより、前記スイッチング素子１４両端での電圧共振が発生する。本発明においては、この電圧共振による電圧の変化をコントロール巻線１２ｃから出力される電圧の変化として検出する。そして、前記コントロール巻線１２ｃから出力される電圧の変化を、前記ダイオード１８ｂのカソード側の電圧値として、ゼロ点検出部２２ａで検出する。

ここで、前記ダイオード１８ｂのカソード側の電圧値を検出する方法としては特に限定されない。電圧値の検出が可能であれば、図１に示すように、ダイオード１８ｂのカソード側のノードＡにゼロ点検出部２２ａを直接接続し、電圧値を取り込むようにしてもよい。

また、図２に示すように、前記ダイオード１８ｂのカソード側からの出力を抵抗１８ｃ及び１８ｄにより抵抗分割を行い、前記抵抗１８ｃと１８ｄの間に設けたノードＡからの出力として電圧値を取り込むようにしてもよい。ここでは、前記ダイオード１８ｂのカソードは抵抗１８ｃ及び１８ｄを介してＧＮＤに接続されている。抵抗分割した電圧値を取り込むように構成することにより、取り込む電圧の大きさを、分割比を変えて任意に調整することができるため、汎用性が拡がる。

前記ゼロ点検出部２２ａでは、前記ダイオード１８ｂのカソード側の電圧値を取り込み、その電圧値の微分値を算出する。ここでは、前記ゼロ点検出部２２ａを、例えば微分回路で構成することで微分値を算出できる。そして、前記ダイオード１８ｂのカソード側の電圧値が極大値となるタイミング、つまり、電圧値の微分値がゼロとなるタイミングを検出し、この検出信号を制御部２２ｂに伝達する。

前記制御部２２ｂでは、ゼロ点検出部２２ａからの電圧値の微分値ゼロの検出信号を受け取ると、その信号に基づいて、スイッチング素子１４をＯＮさせるための制御信号を生成し、スイッチング素子１４をＯＮさせる。

以下、図２及び図３を用いて本発明に係るスイッチング方法について、さらに詳細に説明する。なお、図３は、抵抗分割した電圧値を取り込むように構成した図２に示した回路構成において、スイッチング素子１４の両端（ソース・ドレイン間）の電圧であるドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、ノードＡでの電圧Ｖａ、２次側電流Ｉｓ、ドレイン電流Ｉｄ、ドライブ出力Ｄｒのそれぞれの波形の一例を示した図である。また、Ｖｉｎは、入力されるＡＣ電源のピーク電圧値を示し、Ｖｏｕｔは出力される直流電圧を示す。さらに、Ｎｐ、Ｎｓ及びＮｃは、トランス１２の一次巻線、二次巻線及びコントロール巻線の巻数を、各々示す。

図２に示した回路構成において、スイッチング素子１４をＯＦＦにした瞬間（図３のｔ１）から、トランスの２次巻線１２ｂから放電が始まり、２次側のダイオード３０ａを通して電流が供給される。この間、スイッチング素子１４の両端（ソース・ドレイン間）の電圧Ｖｄｓは、図３（Ａ）のｔ１〜ｔ２間で示されるように、ノイズが乗っているものの、ほぼ一定となっている。

トランスの２次巻線１２ｂからの放電が終了する（図３のｔ２）と、スナバコンデンサ１６内に蓄積された電荷が放出され始める。このとき、トランスの一次巻線１２aのインダクタンスＬｐとスナバコンデンサ１６の容量Ｃｒによる電圧共振が発生し、その結果、図３（Ａ）におけるｔ２以降の波形（ｔ３以降は破線で表示される波形）で示されるように、ゆっくりとしたドレイン電圧Ｖｄｓの振動が始まる。

スイッチング素子１４をＯＦＦにした瞬間（図３のｔ１）以降において、コントロール巻線１２ｃ両端には図３（Ｂ）に示すような電圧Ｖｃの波形が出力される。ここで、コントロール巻線１２ｃ両端の電圧Ｖｃは、Ｖｄｓの電圧変動に伴って発生する電流共振を電圧に変換したときの波形を表したものでもある。つまり、図３（Ｂ）のｔ２以降の波形（ｔ３以降は破線で表示される波形）は、スナバコンデンサ１６での放電、蓄積の様子を示している。スナバコンデンサ１６では、Ｖｄｓが下がり始めると同時に放電を開始し、共振の半周期の時間で放電を終了する。すなわち、スナバコンデンサ１６の放電が終了した時点（共振の半周期）において、Ｖｄｓは最小（電圧共振のボトム）となる。

本発明においては、図３（Ｂ）で示されるコントロール巻線１２ｃ両端の電圧Ｖｃの出力に対して、図２中に示す抵抗１８ａ、ダイオード１８ｂ、抵抗１８ｃ及び抵抗１８ｄにより構成される回路１８を付加する。これにより、ノードＡで検出される電圧Ｖａは、図３（Ｃ）に実線で示すような波形となる。

このように、前記回路１８を付加することで、電圧共振のボトム（図３のｔ３）の信号を正（プラス）の電圧信号として取得することが可能となる。例えば半導体装置（所謂、ＩＣ製品）では、負（マイナス）の信号を取り込むことで誤動作が頻発する場合がある。従って、本発明においては、正の電圧信号として、電圧共振のボトムの波形を制御装置２２に取り込むことにより、誤動作を防止した正確な制御が可能となる。

ノードＡから出力される図３（Ｃ）に示すような電圧波形は、制御装置２２を構成するゼロ点検出部２２ａに取り込まれる。上記ゼロ点検出部２２ａは、例えば、微分回路とゼロ点検出回路とからなり、上述したように、上記微分回路では、取り込んだ電圧値の微分値を示す信号を生成し、上記ゼロ点検出回路では、その微分値を示す信号のゼロ点を検出する。つまり、図３（Ｃ´）に示すように、上記電圧値の微分値がゼロとなるタイミング、即ち、電圧共振のボトム（図３のｔ３）となるタイミングを、上記ゼロ点検出部２２ａは検出する。

この電圧共振のボトム（図３のｔ３）となるタイミングを検出したゼロ点検出部２２ａは、その検出信号を制御部２２ｂに伝達する。前記制御部２２ｂでは、ゼロ点検出部２２ａからの前記検出信号を受け取ると、上述したように、その信号に基づいて、スイッチング素子１４をＯＮさせるための制御信号を生成し、スイッチング素子１４をＯＮさせる。

なお、図３（Ａ）、（Ｂ）及び（Ｃ）の右端に破線で描かれた曲線は、スイッチング素子１４がＯＮしなかった場合の電圧（Ｖｄｓ、Ｖｃ及びＶａ）を示し、図３（Ｃ）の中程に破線で描かれた直線及び曲線は、ダイオード１８ｂが無かった場合の電圧（Ｖａ）を示す。

このように、本発明においては、電圧共振のボトム（図３のｔ３）となるタイミングを確実に検出し、それに基づきスイッチング素子１４をＯＮさせる。つまり、Ｖｄｓが最小となる位置でスイッチング素子１４をＯＮさせることが可能となる。そのため、スイッチングに伴う電力損失を大幅に少なくすることが可能となり、電力損失の少ないスイッチングを可能とする電源装置及びこの電源装置のスイッチング方法が提供される。また、このタイミングでスイッチングを行うことにより、低ノイズ、高効率のスイッチングが可能となる。

さらに、本発明においては、ノードＡでの電圧値の変化に基づいてスイッチング素子１４をＯＮさせるタイミングを制御するため、従来技術（図４参照）に示すような遅延回路を付加する必要も無く、また電圧共振の周波数が変動しても、すなわち、トランスの１次巻線１２ａのインダクタンスＬｐ、スナバコンデンサ１６の容量Ｃｒを変更しても、確実にドレイン電圧（Ｖｄｓ）がもっとも低いときにスイッチングを行うことができる。

また、本発明に係る電源装置１０のスイッチング方法においては、ゼロ点検出部２２ａに入力される電圧信号、つまり図３の（Ｃ）に示すノードＡでの波形信号に対し、スイッチング素子１４をＯＮした後の所定時間、前記入力される電圧信号にマスキング処理を行うことが好ましい。ここで、マスキング処理とは、具体的には、「ゼロ点検出部２２ａが、ノードＡにおける電圧値Ｖａの微分値のゼロ点を検出し、その検出信号が制御部に伝達されても、所定の時間内においては、検出信号を無視する」処理を意味する。

図３には極端な場合の一例を示しているが、スイッチング素子１４をＯＮした時点（図３のｔ３）において、電源装置１０内の回路内部における配線容量等の影響で、図３（Ｃ）における一点鎖線の丸で囲った部分のように、ノードＡでの波形にノイズ的な波形が認められる場合がある。このようなノイズ的な波形は、本スイッチング方法においては、誤動作の要因となる場合があるため、マスキング処理により除去することが好ましい。

マスキング処理の具体的な一例としては、例えば、スイッチング素子１４をＯＮした後の０．２μｓｅｃから１．０μｓｅｃ程度の間が好ましい。なお、マスキングの時間は上記に限定されるものではなく、電源装置１０の回路構成、使用状況等により適宜変更され得るものである。

本発明に係る電源装置の回路構成の一例を示す図である。 本発明に係る電源装置の回路構成の他の一例を示す図である。 図２に示した回路構成において、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、ノードＡでの電圧Ｖａ、電圧Ｖａの微分値、２次側電流Ｉｓ、ドレイン電流Ｉｄ、ドライブ出力Ｄｒのそれぞれの波形の一例を示した図である。 従来技術に係る電源装置であるリンギングチョークコンバータの回路構成の一例を示す図である。 従来技術に係る他の電源装置の回路構成の一例を示す図である。 図４に示した回路構成において、ドレイン電圧Ｖｄｓ、コントロール巻線１２ｃ両端の電圧Ｖｃ、２次側電流Ｉｓ、ドレイン電流Ｉｄのそれぞれの波形の一例を示した図である。

符号の説明

１０ 電源装置
１２ トランス
１２ａ 一次巻線
１２ｂ 二次巻線
１２ｃ コントロール巻線
１４ スイッチング素子
１６ 容量素子（スナバコンデンサ）
１８ 回路
１８ａ，１８ｃ，１８ｄ 抵抗
１８ｂ ダイオード
２２ 制御装置
２２ａ ゼロ点検出部
２２ｂ 制御部
２４ 入力電源
２６ 抵抗
２８ 整流平滑回路
２８ａ ダイオード
２８ｂ コンデンサ
３０ 整流平滑回路
３０ａ ダイオード
３０ｂ コンデンサ
３２ 負荷
３４ フィードバック回路

Claims (5)

1. 一次巻線、二次巻線及びコントロール巻線を有するトランスと、前記一次巻線への入力をスイッチングするスイッチング素子と、前記二次巻線の出力を整流、平滑して出力電圧を生成する整流平滑回路とを備えたスイッチング電源装置において、
   アノードが接地され、カソードが前記コントロール巻線の一方の端子に接続されたダイオードと、一方の端子が前記ダイオードのアノードに接続され、他方の端子が前記コントロール巻線の他方の端子に接続された抵抗とを有する回路を備え、
   さらに、前記ダイオードのカソード側の電圧値を検出するゼロ点検出部と、該ゼロ点検出部による検出結果に基づいて、前記スイッチング素子をＯＮさせるタイミングを制御する制御部とを有する制御装置を備えることを特徴とする電源装置。
2. 前記ゼロ点検出部が、前記カソード側の電圧値の微分値を示す信号を生成する微分回路と、該微分値を示す信号がゼロとなるタイミングを検出するゼロ点検出回路とを備えることを特徴とする請求項１に記載の電源装置。
3. 前記ゼロ点検出部による検出結果に基づく制御に対し、前記スイッチング素子をＯＮした後の所定時間、マスキング処理を行うマスキング処理部を備えたことを特徴とする請求項１又は２に記載の電源装置。
4. 請求項１に記載の電源装置を用いたスイッチング方法であって、
   スイッチング素子がＯＦＦし、二次巻線からの放電が終了した後に、ゼロ点検出部が、前記カソード側の電圧値の微分値がゼロとなるタイミングを検出し、該検出したタイミングに基づいて、制御部が前記スイッチング素子をＯＮさせるための制御信号を生成することを特徴とする電源装置のスイッチング方法。
5. ゼロ点検出部による検出結果に基づく制御に対し、スイッチング素子をＯＮした後の所定時間、マスキング処理を行うことを特徴とする請求項４に記載の電源装置のスイッチング方法。

Images