従来、上述のような小型高効率のスイッチング電源として、複合共振型の直列コンバータ回路が知られ、特許文献1など多くの公知技術が示されている。図10にその従来技術による主回路構成を、図11に主な部位の波形を示す。
このスイッチング電源装置では、直流入力電源Eの両端子間に、スイッチング素子Q1とQ2(以下、パワーMOSFETで記述)との直列回路が接続されるとともに、コンデンサC0が接続される。そして、前記パワーMOSFETQ1,Q2の接続点と前記直流入力電源Eの一端との間に、インダクタLと出力トランスTの1次巻線L11とコンデンサC1との直列共振回路を形成し、前記パワーMOSFETQ1またはQ2の何れかと並列にコンデンサC2が接続される(図10では、直流入力電源Eの一端は低圧側に、コンデンサC2はパワーMOSFETQ2に並列に接続した例を示している)。また、パワーMOSFETQ1,Q2には、それぞれ逆並列にダイオードD1,D2が接続される(パワーMOSFETQ1,Q2のボデイダイオードで兼用される場合が多い)。
さらに前記出力トランスTの出力巻線に中間タップを設けて2分割(L21,L22)し、それらの出力を整流するダイオードD3,D4で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサC3および直流負荷Loadが接続される。前記のパワーMOSFETQ1,Q2は、ブロックで示した制御部1によって、複合共振条件を加味して予め設定された周波数で交互にON/OFFされる。したがって、制御部1には、高周波発振機能、2つのパワーMOSFETQ1,Q2を交互に駆動する機能、および2つのパワーMOSFETQ1,Q2を共にOFFするデットタイム期間を設定する機能、必要に応じて入出力電圧や電流、電力を制御する為のフィードフォワードやフィードバック制御機能ならびに出力可変機能などが備えられる。
図11を参照して、Vg1,Vg2は制御部1によって予め設定されたパワーMOSFETQ1,Q2の駆動信号を示す。交互にON/OFFさせるとともに、両方共にOFFするデットタイム期間が設定されている。VQ1,IQ1およびVQ2,IQ2は、パワーMOSFETQ1,Q2のドレイン−ソース間電圧およびドレイン電流を示す。駆動信号Vg1がHighの時、パワーMOSFETQ1にはドレイン電流IQ1が流れ、Lowの時は略直流入力電源Eに等しい電圧VQ1が印加される(パワーMOSFETQ2の場合も同様)。なお、デットタイム期間においては、コンデンサC2とインダクタLおよび出力トランスTの励磁インダクタンスとによる効果から、ドレイン−ソース間電圧VQ1,VQ2は任意の傾斜を持った立上がり、立下り波形となる。また、ドレイン電流IQ1,IQ2は、略インダクタLとコンデンサC1とで設定される直列共振電流波形となり、これらの合成電流がインダクタLと出力トランスTの1次巻線L11とコンデンサC1との直列共振回路の電流となる。VC1はコンデンサC1の電圧波形を表しており、前記の直列共振回路の電流より位相の遅れた波形となる。ID3,ID4は出力整流のダイオードD3,D4の電流波形を示すもので、前記のパワーMOSFETQ1,Q2の駆動周波数と、インダクタLおよびコンデンサC1の直列共振周波数との関係を、「共振周波数>駆動周波数」の条件を満足させることによって、ダイオードD3,D4の一方の電流が流れ終わった後に他方の電流が流れ始めるように設定が可能で、両方のダイオード電流が流れない期間は出力側へ電力が伝達されない。すなわち、前記ダイオードD3,D4の電流が流れない期間では、出力トランスTの2次側は無負荷と考えられ、1次側の直列共振回路にトランスTの1次側励磁インダクタンスLが直列に挿入されて直列共振条件が切り替わる結果、ドレイン電流IQ1およびIQ2の波形にも変曲点が見られる。
このような複合共振型直列コンバータでは、ZVS(ゼロ電圧スイッチング)、すなわちスイッチング素子Q1,Q2の印加電圧が低下した後に電流が流れ始めるような条件設定が可能とされ、スイッチング損失が極めて少ないこと、および2次側整流ダイオードD3,D4のリカバリ損失を回避できることから、高効率で高周波化が可能となる。また、スイッチング時の電圧・電流波形が安定しているとともに、2次側整流ダイオードD3,D4のリンギングも抑制できることから、雑音面でも優れている。
上述の従来技術は、このような数々の特徴を有しながらも、周波数を予め発振器で設定し、2つのスイッチング素子Q1,Q2を駆動する所謂他励式のスイッチング電源装置であり、その場合、高電位側のスイッチング素子Q1,Q2へのレベルシフタが必要で、その周波数追従性や損失の観点から、高周波化に対する技術課題を有し、またコスト面での課題などから、たとえば特許文献2〜4で示すような自励式の検討もなされている。
図12は、電流帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献2に示されたものである。主回路構成は概ね図10と同様であるが、入力電源は商用電源を全波整流にて用いるとともに、出力トランスT02の2次側は整流ブリッジDBによる全波整流回路としている。スイッチング素子TR1,TR2はバイポーラトランジスタで構成し、その駆動は電流帰還トランスT01の2次巻線LB1およびLB2を利用し、逆バイアス手段によるデットタイムの確保や駆動条件の改善がなされている。
一方、図13は、電圧帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献3に示されたものである。スイッチング素子であるバイポーラトランジスタTR1,TR2への帰還信号を出力トランスPITに帰還巻線NB2を設けて得るものとし、負荷変動対策や出力安定化の為のフィードバック制御を付加している。
これら図12および図13で示す自励式複合共振直列コンバータの従来例は、駆動回路の簡易化の可能性を示唆するものであるが、図10を基に説明した他励式複合共振直列コンバータの数々の特徴を同様に実現するのは、下記の点から難しいと考えられる。先ず、駆動周波数を決定するのは帰還回路の時定数や遅延要素であり、負荷変動など外部要因の変動に対して、前記ZVSなど最適なスイッチング条件の維持が難しいと思われる。次に、スイッチング素子としてバイポーラトランジスタが想定され、高周波化には適しないと思われる。
そこで、図14はパワーMOSFETを用いた電圧帰還型の自励他励式複合共振直列コンバータの公知例を示すブロック図であり、前記特許文献4に示されたものである。この従来技術では、スイッチング素子としてパワーMOSFETQ1,Q2を使用し、出力トランスT’の補助巻線L12から主制御回路4および副制御回路5の電源を確保するとともに、この巻線電圧を信号源として、負荷Loadへの供給電圧が一定になるように主制御回路4は低圧側のパワーMOSFETQ2のON/OFFを制御し、副制御回路5は高圧側のパワーMOSFETQ1の端子間電圧が基準電圧より低下したときにONさせ、該高圧側パワーMOSFETQ1のZVSを維持するものである。
特許第2734296号公報
特許第3371595号公報
特開2002−262568号公報
特開2006−129548号公報
上述の従来技術では、副制御回路5には、図15に示すような具体例が示され、前記パワーMOSFETQ1のドレイン−ソース間電圧を抵抗r01とr02とで分圧し、コンパレータ7にて基準電圧8と比較して、積分回路のコンデンサc1の充放電によってパワーMOSFETQ1をONさせている。このような構成では、高圧側のパワーMOSFETQ1のドレイン−ソース間電圧を直接判別しながらONのタイミングを決定するので、前記ZVSが実現される可能性はあるが、下記のような課題を有すると考えられる。先ず、パワーMOSFETQ1のドレイン−ソース間電圧を分圧する必要があり、前記抵抗r01,r02による損失が懸念される。一方、これらの抵抗r01,r02を高抵抗で構成する場合は、コンパレータ7の入力容量による遅延時間が想定され、高周波化が難しいと思われる。次に、駆動制御回路4,5が複雑化し、他励方式に対する優位性が認められない。
本発明の目的は、電圧帰還型の自励式複合共振直列コンバータにおいて、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるスイッチング電源装置を提供することである。
本発明のスイッチング電源装置は、直流入力電源の両端子間に第1および第2のスイッチング素子から成る直列回路が接続され、前記第1および第2のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの1次巻線から成る直列回路が接続され、前記第1および第2のスイッチング素子のスイッチングにより得られたトランスの2次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、第1および第2の制御回路が前記トランスの第1および第2の補助巻線に誘起された電圧で前記第1および第2のスイッチング素子をそれぞれON/OFFすることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、前記第1および第2の制御回路は、前記第1および第2のスイッチング素子をそれぞれOFFさせるための第3および第4のスイッチング素子と、前記第1および第2の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第3および第4のスイッチング素子をONして前記第1および第2のスイッチング素子をそれぞれOFFさせる比較器とを備えて構成されることを特徴とする。
上記の構成によれば、直流入力電源の両端子間に第1および第2のスイッチング素子から成る直列回路が接続され、前記第1および第2のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの1次巻線から成る直列回路が接続され、第1および第2の補助巻線の誘起電圧を前記スイッチング素子のON/OFF駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、その補助巻線の誘起電圧からスイッチング素子のON/OFF駆動を行う第1および第2の制御回路を、前記第1および第2のスイッチング素子をそれぞれOFFさせるための第3および第4のスイッチング素子と、前記第1および第2の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第3および第4のスイッチング素子をONして前記第1および第2のスイッチング素子をそれぞれOFFさせる比較器とを備えて構成する。
したがって、前記第1および第2の制御回路は、2次側平滑コンデンサの充電完了によって2次側誘起電流が流れなくなったことを、前記第1および第2の補助巻線の内、一方の電圧低下から検知して前記第1および第2のスイッチング素子の内のONしていた側をOFF駆動するとともに、他方の電圧上昇で検知して前記第1および第2のスイッチング素子の内のOFFしていた側をONさせることで前記スイッチングを継続させる。こうして、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる。また、より高周波化し、小型・高効率化にも適応できる。
また、本発明のスイッチング電源装置では、前記第3および第4のスイッチング素子は、バイポーラトランジスタから成ることを特徴とする。
上記の構成によれば、前記第3および第4のスイッチング素子としてバイポーラトランジスタを用いることで、該バイポーラトランジスタのベース電流によって前記ピークホールド回路のホールド電荷を放電することができ、別途に放電手段が必要とならず、また前記第3および第4のスイッチング素子が一瞬ONしても、少数キャリアの消滅時間を適度の遅延時間に利用することができ、デッドタイム調整用の遅延回路として機能させることもできる。
好ましくは、前記ピークホールド回路は、前記第1および第2の補助巻線に生じる前記第1および第2のスイッチング素子をONする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から成り、前記第1および第2の制御回路は、前記比較器が第3および第4のスイッチング素子をONさせた後、前記コンデンサの電荷を放出するためのスイッチ手段をさらに備えることを特徴とする。
さらにまた、本発明のスイッチング電源装置では、前記トランスの第1および第2の補助巻線は、ゲート抵抗を介して前記第1および第2のスイッチング素子に接続されるとともに、前記第1および第2の制御回路のピークホールド回路および比較器に接続されることを特徴とする。
上記の構成によれば、前記トランスの第1および第2の補助巻線に誘起された電圧は、ゲート抵抗を介して前記第1および第2のスイッチング素子に与えられてそれらをONさせ、前記第1および第2の制御回路のピークホールド回路および比較器にも前記トランスの第1および第2の補助巻線に誘起された電圧が前記ゲート抵抗を介して与えられる。
したがって、第1および第2のスイッチング素子のゲート電圧の立上がりを緩やかにすることができ、該第1および第2のスイッチング素子が共にOFFするデットオフタイムを形成するのに好適である。
また、本発明のスイッチング電源装置では、前記比較器は、MOSFETから成ることを特徴とする。
上記の構成によれば、前記第1および第2の補助巻線に生じた誘起電圧がピークホールド回路によるホールド電圧より予め定めるレベル以上低下したことを、MOSFETのゲートスレシホールド電圧を利用して検知することができる。
さらにまた、本発明のスイッチング電源装置では、前記平滑コンデンサの端子間に接続される負荷が、LEDであることを特徴とする。
上記の構成によれば、LEDの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、LED負荷着脱時などに発生するLEDへのラッシュ電流を抑制する効果がある。
本発明のスイッチング電源装置は、以上のように、補助巻線の誘起電圧をスイッチング素子のON/OFF駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、第1および第2の補助巻線の誘起電圧からスイッチング素子のON/OFF駆動を行う第1および第2の制御回路を、第1および第2のスイッチング素子をそれぞれOFFさせるための第3および第4のスイッチング素子と、前記第1および第2の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第3および第4のスイッチング素子をONして前記第1および第2のスイッチング素子をそれぞれOFFさせる比較器とを備えて構成する。
それゆえ、前記第1および第2の制御回路は、2次側平滑コンデンサの充電完了によって2次側誘起電流が流れなくなったことを、前記第1および第2の補助巻線の内、一方の電圧低下から検知して前記第1および第2のスイッチング素子の内のONしていた側をOFF駆動するとともに、他方の電圧上昇で検知して前記第1および第2のスイッチング素子の内のOFFしていた側をONさせることで前記スイッチングを継続させる。こうして、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる。また、より高周波化し、小型・高効率化にも適応できる。
また、本発明のスイッチング電源装置は、前記第3および第4のスイッチング素子を、バイポーラトランジスタとする。
それゆえ、該バイポーラトランジスタのベース電流によって前記ピークホールド回路のホールド電荷を放電することができ、別途に放電手段が必要とならず、また前記第3および第4のスイッチング素子が一瞬ONしても、少数キャリアの消滅時間を適度の遅延時間に利用することができ、デッドタイム調整用の遅延回路として機能させることもできる。
さらにまた、本発明のスイッチング電源装置は、以上のように、前記トランスの第1および第2の補助巻線に誘起された電圧は、ゲート抵抗を介して前記第1および第2のスイッチング素子に与えられてそれらをONさせ、前記第1および第2の制御回路のピークホールド回路および比較器にも前記トランスの第1および第2の補助巻線に誘起された電圧が前記ゲート抵抗を介して与えられる。
それゆえ、第1および第2のスイッチング素子のゲート電圧の立上がりを緩やかにすることができ、該第1および第2のスイッチング素子が共にOFFするデットオフタイムを形成するのに好適である。
また、本発明のスイッチング電源装置は、以上のように、前記比較器は、MOSFETから成る。
それゆえ、前記第1および第2の補助巻線に生じた誘起電圧がピークホールド回路によるホールド電圧より予め定めるレベル以上低下したことを、MOSFETのゲートスレシホールド電圧を利用して検知することができる。
さらにまた、本発明のスイッチング電源装置は、以上のように、負荷をLEDとする。
それゆえ、LEDの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、LED負荷着脱時などに発生するLEDへのラッシュ電流を抑制する効果がある。
図1は、本発明の実施の一形態に係るスイッチング電源装置11の電気的構成を示すブロック図である。このスイッチング電源装置11は、改良された電圧帰還型の自励式複合共振直列コンバータであり、本来の特徴であるスイッチング素子Q1,Q2の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化を可能とするものである。
図1において、直流入力電源Eの両端子間に、第1および第2の前記スイッチング素子Q1とQ2(以下、パワーMOSFETで記述)との直列回路が接続されるとともに、コンデンサC0が接続される。そして、前記パワーMOSFETQ1,Q2の接続点と前記直流入力電源Eの一端との間に、インダクタLと出力トランスT1の1次巻線L11とコンデンサC1との直列共振回路を形成し、前記パワーMOSFETQ1,Q2の何れかと並列にコンデンサC2が接続される(図1では、直流入力電源Eの一端は低圧側に、コンデンサC2はパワーMOSFETQ2に並列に接続した例を示している)。また、パワーMOSFETQ1,Q2には、それぞれ逆並列にダイオードD1,D2が接続される。なお、コンデンサC2は、パワーMOSFETQ1,Q2の接合容量で代用される場合もあり、ダイオードD1,D2も、前記パワーMOSFETQ1,Q2のボデイダイオードで兼用される場合もある。
さらに前記出力トランスT1の出力巻線に中間タップを設けて2分割(L21,L22)し、それらの出力を整流するダイオードD3,D4で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサC3および直流負荷Loadが接続される。また、前記出力トランスT1に補助巻線L12を設け、1次の主巻線L11と逆極性側をゲート抵抗R12を介してパワーMOSFETQ2のゲートに接続し、補助巻線L12に生じる電圧でパワーMOSFETQ2を駆動できるように構成する。高圧側のパワーMOSFETQ1のゲート駆動についても同様に、出力トランスT1に第2の補助巻線L13を設け、1次の主巻線L11と同一極性側をゲート抵抗R11を介して前記パワーMOSFETQ1のゲートに接続し、第2の補助巻線L13に生じる電圧でパワーMOSFETQ1を駆動できるように構成する。こうして、2つの補助巻線L13,L12からの帰還電圧によって、パワーMOSFETQ1,Q2が交互にON/OFFして自励発振する。
ここで、注目すべきは、本発明では、各パワーMOSFETQ1,Q2には、そのOFFタイミングを設定するための制御回路Cont1,Cont2が設けられることである。なお、これらの制御回路Cont1,Cont2は同一構成であり、図面の簡略化のために、図1では制御回路Cont2についてのみ、具体的構成を示している。これらの制御回路Cont1,Cont2は、前記パワーMOSFETQ1,Q2のゲート−ソース間を短絡し、該パワーMOSFETQ1,Q2をOFFさせるための第3および第4のスイッチング素子であるスイッチ素子SW1と、ダイオードD5とコンデンサC4とで構成したピークホールド回路と、前記ダイオードD5の逆電圧を検出し、前記スイッチ素子SW1をONさせるための比較器Compと、次のサイクルに備えてコンデンサC4の電荷を放電するための遅延回路12およびスイッチSW2とを備えて構成される。これらの制御回路Cont1,Cont2は、以下のような自励動作を行う。
図2および図3に基づいて回路動作を説明する。図中VQ1,VQ2はパワーMOSFETQ1,Q2のドレイン−ソース間電圧、IQ1,IQ2はパワーMOSFETQ1,Q2のドレイン電流、VC1はコンデンサC1の電圧、ID3,ID4は出力整流ダイオードD3,D4のダイオード電流、VL11は出力トランスT1の1次巻線L11の電圧、VL12,VL13は出力トランスT1の補助巻線L12,L13の電圧、cont1,cont2は制御回路Cont1,Cont2内で前記スイッチ素子SW1を駆動するための信号をそれぞれ表している。ただし、図2は、図1で示す本実施の形態の自励式複合共振直列コンバータの動作波形図ではなく、前述の図10で示す他励式複合共振直列コンバータの図11で示す動作波形図に、前記巻線L11,L12の電圧VL11,VL12を詳しく示すものである。
図2を参照して、出力トランスT1の1次巻線L11に印加される電圧波形は、VL11のような波形となり、その相似した波形が補助巻線L12,L13に発生する。電流帰還の場合は正弦波状の共振電流が帰還されるのに対して、出力トランスT1からの電圧帰還においては前記VL11のような矩形波の電圧が帰還されるので、パワーMOSFETQ1,Q2の駆動に適することが理解される。しかしながら、VL11には2次側ダイオードD3,D4の電流ID3,ID4が途切れる区間に対応して、参照符号Pで示すような段差が存在する。本発明はこの段差Pに着目したものであり、スイッチング素子Q1,Q2をOFFさせるタイミングをこの段差Pの発生時とすることによって、下記の効果を狙ったものである。
すなわち、段差Pの発生までの期間はインダクタLとコンデンサC1との直列共振周波数に依存し、安定した動作周波数設計が可能である。また、段差Pの発生は、出力側のダイオード電流ID3,ID4が途切れた結果であり、まさに他励式において理想とされるスイッチングOFFの動作ポイントで、出力ダイオードD3,D4のリカバリを抑制することが可能である。さらにまた、段差Pを検出する検出手段として用いる整流平滑回路によって、適度のデットオフタイムが生成可能で、ZVS動作実現に利用できる。これらの効果を以下に詳しく説明する。
図3は、本実施の形態に係る電圧帰還型の自励式複合共振直列コンバータの動作波形図である。図3を参照して、VL12は補助巻線L12に生じる帰還電圧波形を示し、VC4はピークホールド用のコンデンサC4の電圧を示しており、帰還電圧VL12が正の間にコンデンサC4はダイオードD5のON電圧だけ低い電圧まで充電・保持される。VL12に段差が発生した瞬間、VC4>VL12の状態が発生してダイオードD5に逆電圧が印加される。時刻t1において、比較器Compでこの逆電圧をある閾値δで検出し、該比較器Compの出力でパワーMOSFETQ2のゲート−ソース間に接続されたスイッチ素子SW1をONさせることで、前記パワーMOSFETQ2がOFFする。その後、次のONサイクルに備えて遅延回路12で時間t3だけ遅延した後、コンデンサC4の電荷をスイッチ素子SW2によって放電させる結果、VC4はゼロにリセットされる。
こうして、補助巻線電圧VL12に段差が発生した時点(前記時刻t1)でパワーMOSFETQ2のゲート−ソース間に設けたスイッチ素子SW1をONさせて該パワーMOSFETQ2をOFFさせる結果、補助巻線電圧VL12は、時刻t2から速やかに低下し、適度なデットオフタイムを経て補助巻線L13の電圧VL13が立上がり、ゲート抵抗R11を介してパワーMOSFETQ1をONさせ、インダクタLとコンデンサC1との共振周波数で決まる一定期間後に段差を生じて、同様な動作を繰返すことによって、自励式であっても、パワーMOSFETQ1のドレイン−ソース間電圧VQ1、ドレイン電流IQ1およびパワーMOSFETQ2のドレイン−ソース間電圧VQ2、ドレイン電流IQ2、ならびにダイオード電流ID3,ID4は、前記図11で示す他励式と極めて近似した波形が得られることが理解される。これによって、前述のように、スイッチング素子Q1,Q2の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化(たとえば500kHz)を可能とすることができる。
以下、順次本発明の具体的な展開例を示す。図1の構成に対応する部分には同一の参照符号を付して示す。図4のスイッチング電源装置11aの制御回路Cont1a,Cont2aは、図1におけるパワーMOSFETQ1,Q2のゲート−ソース間を短絡するスイッチSW1として、npn型のトランジスタQ11を用いた具体回路である。このトランジスタQ11と直列に逆電流阻止用のダイオードD11が接続され、またトランジスタQ11のベース−エミッタ間には、前記比較器Compからの駆動信号cont1,cont2による該トランジスタQ11の誤動作を防止するコンデンサC11が接続されている。
このように構成されるスイッチング電源装置11aの動作は、前述の図1で示すスイッチング電源装置11とほぼ同様であるが、段差発生時にスイッチSW1となるトランジスタQ11をコンデンサC4の電荷でONさせたときに、同時に該コンデンサC4の電荷を放出するように構成した例である。
これに対して、図5のスイッチング電源装置11bの制御回路Cont1b,Cont2bは、図1におけるパワーMOSFETQ1,Q2のゲート−ソース間を短絡するスイッチSW1として、pnp型のトランジスタQ12を用いた具体回路である。このトランジスタQ12と直列に逆電流阻止用の前記ダイオードD11が接続され、トランジスタQ12のベース−エミッタ間には、前記比較器Compからの駆動信号cont1,cont2による該トランジスタQ12の誤動作を防止する前記コンデンサC11が接続されている。
また、前記スイッチSW1がpnp型のトランジスタQ12であることから、ピークホールド回路を構成するダイオードD5とコンデンサC4とが相互に入換えられている。これによってもまた、段差発生時にスイッチSW1となるトランジスタQ12をコンデンサC4の電荷でONさせたときに、同時に該コンデンサC4の電荷を放出することができる。
図6のスイッチング電源装置11cは、制御回路Cont1,Cont2にゲート抵抗R11,R12を介して補助巻線L13,L12の電圧を与えるようにした例であり、そのゲート抵抗R11,R12とピークホールド回路のコンデンサC4による積分回路の効果により、パワーMOSFETQ1,Q2のゲート電圧の立上がりを緩やかにすることができ、該パワーMOSFETQ1,Q2が共にOFFするデットオフタイムを形成するのに適している。主な動作は、図4および図5と略同様である。
図7のスイッチング電源装置11dは、図6における制御回路Cont1d,Cont2dにおいて、パワーMOSFETQ1,Q2のゲート−ソース間を短絡するスイッチSW1として、MOSFETQ21を用いた例であり、概ね、前述の図4および図5と同様な動作となるが、MOSFETは電圧駆動型の素子であるために、前記比較器Compからの駆動信号cont1,cont2によってこのMOSFETQ21が直接駆動されるとともに、前記スイッチSW2でコンデンサC4の電荷が直接放電されている。
図8のスイッチング電源装置11eは、図4におけるパワーMOSFETQ1,Q2のゲート駆動を、前記ゲート抵抗R11,R12と、制御回路Cont1e,Cont2e内のダイオードD5とを介して行うもので、高周波化に伴ってコンデンサC4をパワーMOSFETQ1,Q2のゲート容量Cissで代用できる可能性を含んでいる。
図9は、前記図1の制御回路Cont1,Cont2の具体的な他の構成例である制御回路Conta,Contbの回路図である。図9(a)で示す制御回路Contaでは、端子P11−P13;P21−P23間に入力される電圧帰還信号を、抵抗r1,r2で分圧し、その分圧された電圧をコンパレータICの−端子へ供給している。またこの分圧電圧で、ダイオードd5およびツエナーダイオードzdを介してコンデンサc2を充電するとともに、その充電電圧を前記コンパレータICの+端子に供給している。このような構成によって、帰還電圧が所定値以下に低下した場合、前記分圧点の電位も低下し、−端子の電位が+端子の電位以下となってコンパレータICの出力がハイレベルとなり、これによってMOSFETq1がONし、端子P12−P13;P22−P23間を短絡、すなわちパワーMOSFETQ1,Q2をOFFさせることができる。図中、ダイオードd2とコンデンサc1とは、コンパレータICの電源を形成し、またダイオードd3,d4および抵抗r3は、コンデンサc2の電荷を引き抜く回路を形成している。このようなダイオードd5およびツエナーダイオードzdによって、前記コンパレータICの閾値設定の自由度が高くなっている。
また、図9(b)で示す制御回路Contbでは、前記端子P11−P13;P21−P23間に入力される電圧帰還信号を、抵抗r11とダイオードd11とを介してコンデンサc11に蓄積し、前記帰還電圧がMOSFETq11のゲートスレシホールド電圧以上に低下した場合に前記MOSFETq11をONさせて、該コンデンサc11の電荷を放出させるとともに、その放電電流でpnp型のバイポーラトランジスタから成るスイッチ素子q12をONさせ、端子P12−P13;P22−P23間を短絡、すなわちパワーMOSFETQ1,Q2をOFFさせている。なお、各端子P11〜P13;P21〜P23の対応関係は、図1に示す。
以上の説明において入力電源を直流電源Eとして説明したが、商用電源を整流・平滑化して用いてもよい。また出力トランスT1の2次側はセンタータップを設けて整流回路を構成する例で説明したが、整流ブリッジによる方法でも動作などは同じである。さらに、複合共振回路を形成するキャパシタC2については、第1および第2のスイッチング素子Q1,Q2の少なくとも一方に設けるものとするが、動作周波数が高い場合は、パワーMOSFETQ1,Q2の寄生容量(Crss)で代用することが可能である。
前記負荷Loadは、LEDであることが好ましい。それは、LEDの順方向電圧Vf以上の電圧(直列構成の場合はそのn倍)が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、LED負荷着脱時などに発生するLEDへのラッシュ電流を抑制する効果があるためである。