JP3063755B1 - 圧電トランスインバ―タ - Google Patents

圧電トランスインバ―タ

Info

Publication number
JP3063755B1
JP3063755B1 JP11101699A JP10169999A JP3063755B1 JP 3063755 B1 JP3063755 B1 JP 3063755B1 JP 11101699 A JP11101699 A JP 11101699A JP 10169999 A JP10169999 A JP 10169999A JP 3063755 B1 JP3063755 B1 JP 3063755B1
Authority
JP
Japan
Prior art keywords
piezoelectric transformer
voltage
frequency
output
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11101699A
Other languages
English (en)
Other versions
JP2000295861A (ja
Inventor
隆嗣 野間
靖之 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11101699A priority Critical patent/JP3063755B1/ja
Priority to TW089104142A priority patent/TW456159B/zh
Priority to US09/526,961 priority patent/US6184631B1/en
Priority to CNB001064363A priority patent/CN1179477C/zh
Application granted granted Critical
Publication of JP3063755B1 publication Critical patent/JP3063755B1/ja
Publication of JP2000295861A publication Critical patent/JP2000295861A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
    • H05B41/2822—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using specially adapted components in the load circuit, e.g. feed-back transformers, piezoelectric transformers; using specially adapted load circuit configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/36—Controlling
    • H05B41/38—Controlling the intensity of light
    • H05B41/39—Controlling the intensity of light continuously
    • H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
    • H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
    • H05B41/3925—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by frequency variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【要約】 【課題】 制御回路の簡略化を果たすことができ、圧電
トランスを用いて負荷を安定に駆動することができ、か
つ低コスト化を図り得る圧電トランスインバータを得
る。 【解決手段】 スイッチングトランジスタ及び環流素子
を有し、入力電圧を矩形波交流電圧に変換する入力電圧
制御手段１に、誘導性素子を含み、入力電圧制御手段１
から出力される交流電圧よりも低い略一定周波数の交流
電圧を出力する圧電トランス駆動手段４が接続されてお
り、圧電トランス６に接続された放電管７を流れる負荷
電流が負荷電流検出手段８により検出され、該負荷電流
検出手段の出力に応じて負荷電流が略一定の目標電流値
となるように、入力電圧制御手段１の矩形波パルスデュ
ーティーが、デューティー比制御手段３により制御さ
れ、それによって、圧電トランスに入力される交流電圧
の平均電圧が制御される、圧電トランスインバータ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、圧電トランスを用
いて負荷を駆動するための圧電トランスインバータに関
し、例えば、放電管の点灯回路、特に液晶バックライト
用冷陰極管の点灯に好適に用いられる圧電トランスイン
バータに関する。
【０００２】
【従来の技術】従来、液晶表示装置のバックライト用光
源として、小型の冷陰極管が用いられている。この冷陰
極管の駆動に際し、小型化及び低コスト化が容易である
ため、電磁型トランスに代えて圧電トランスが用いられ
ている。
【０００３】特開平７−２２０８８８号公報には、圧電
トランスを用いたバックライト用冷陰極管の駆動装置が
開示されている。ここでは、直流電源と圧電トランスを
駆動するインバータとの間に、チョッパ回路が接続され
ている。また、圧電トランスに冷陰極管が接続されてお
り、冷陰極管を流れる電流が管電流検出回路により検出
されている。この管電流が一定となるように、チョッパ
回路のデューティー比を制御することにより、冷陰極管
の輝度が一定に保たれている。
【０００４】また、特開平９−１０７６８４号公報に
は、圧電トランスの周波数−ゲイン特性を利用して管電
流を所望の値に制御する、圧電トランス駆動回路が開示
されている。ここでは、入力端と圧電トランスとの間
に、平滑整流用部品を有しない駆動電圧制御回路及び昇
圧回路が接続されており、駆動電圧制御回路により、昇
圧回路に入力される平均入力電圧が一定化されている。
また、圧電トランスには冷陰極管が接続されており、か
つ冷陰極管に流れる電流を検出し、該管電流に基づき、
圧電トランスの周波数−ゲイン特性を利用して管電流を
所望の値に制御する周波数制御回路が備えられている。
【０００５】圧電トランスの周波数−ゲイン特性を利用
する制御方法において、駆動電圧制御回路がない場合に
は、昇圧回路に入力される入力電圧が増加すると、入力
電圧増加を相殺するように圧電トランスの駆動周波数が
圧電トランスの昇圧比の小さい高周波数側に変化する。
しかし、昇圧比の小さい周波数領域では圧電トランスの
変換効率が低下する。この先行技術では、駆動電圧制御
回路を設け昇圧回路への平均電圧を一定化することによ
り、圧電トランスの駆動周波数を効率のよい周波数に一
定化することができる。このため、広い入力電圧範囲に
対しても比較的高い効率を維持することができるとされ
ている。
【０００６】
【発明が解決しようとする課題】特開平７−２２０８８
８号公報に記載の先行技術では、上記チョッパ回路の出
力は直流電圧であり、該チョッパ回路はＤＣ−ＤＣコン
バータと考えられる。従って、チョッパ回路をＤＣ−Ｄ
Ｃコンバータとするには、平滑整流用のインダクタ及び
コンデンサが必要となる。従って、部品点数が多くな
り、かつ損失が大きくなるという問題があった。
【０００７】他方、特開平９−１０７６８４号公報に記
載の圧電トランス駆動回路では、平滑整流回路を必要と
しないため、平滑整流回路による損失の増大を避けるこ
とができる。
【０００８】しかしながら、特開平９−１０７６８４号
公報に記載の先行技術では、周波数制御回路により、
管電流を一定に保つための周波数制御と、昇圧回路へ
の入力電圧を一定に保つための駆動電圧制御回路による
パルス幅デューティー制御の２種類のフィードバック制
御が必要であった。従って、制御回路が複雑になり、コ
ストが増大するという問題があった。
【０００９】本発明の目的は、上述した従来技術の欠点
を解消し、平滑整流用回路を必要とせず、しかも、制御
回路の簡略化を果たすことができ、圧電トランスを用い
て負荷を安定に駆動することができ、しかも低コスト化
を図り得る、圧電トランスインバータを提供することに
ある。
【００１０】
【００１１】
【００１２】
【課題を解決するための手段】 本発明の広い局面によれ
ば、圧電トランスを用いて負荷を駆動するための圧電ト
ランスインバータであって、スイッチングトランジスタ
及び環流素子を有し、直流入力電圧を矩形波交流電圧に
変換する入力電圧制御手段と、前記入力電圧制御手段と
圧電トランスとの間に接続されており、誘導性素子を含
み、入力電圧制御手段から出力される交流電圧よりも低
い略一定周波数の交流電圧を前記圧電トランスに出力す
る圧電トランス駆動手段と、前記入力電圧制御手段の動
作周波数を決定する第１の発振器と、前記圧電トランス
駆動手段の動作周波数を決定する第２の発振器と、入力
電極と出力電極とを有し、入力電極が前記圧電トランス
駆動手段に接続されており、出力電極が負荷に接続され
る圧電トランスと、負荷に接続されて、負荷電流を検出
する負荷電流検出手段と、前記負荷電流検出手段に接続
されており、負荷電流検出手段の出力に応じて、負荷電
流が略一定の目標電流値となるように入力電圧制御手段
の矩形波パルスデューティー比を制御するデューティー
比制御手段とを備え、前記第２の発振器の発振周波数
が、前記圧電トランスの出力が無負荷の状態の場合に、
圧電トランスの昇圧比が最大となる周波数以下であり、
かつ前記圧電トランスに負荷を接続して駆動した場合に
圧電トランスの昇圧比が最大となる周波数以上である圧
電トランスインバータが提供される。
【００１３】
【００１４】好ましくは、前記第２の発振器が前記第１
の発振器の周波数を分周する分周回路を備え、第１の発
振器の周波数を分周した信号が第２の発振器の出力とさ
れ、それによって第１，第２の発振器が単一の発振器で
構成される。
【００１５】
【００１６】また、好ましくは、本発明においては、第
２の発振器の発振周波数の周囲温度に対する依存性を入
力電圧制御部の必要平均出力電圧の温度依存性を抑制す
るように補償するための温度補償回路がさらに備えられ
る。上記温度補償回路は、好ましくは、サーミスタまた
は温度補償用コンデンサを備える。
【００１７】本発明の別の特定の局面では、外部から印
加される第１の調光信号に応じて、前記目標電流値を変
化させるための目標電流値可変手段がさらに備えられ
る。好ましくは、前記第１の調光信号に応じて、第１ま
たは第２の発振器の発振周波数をフィードバック制御を
用いることなく変化させ得る発振周波数可変回路がさら
に備えられる。このとき、第１の発振器の周波数を変化
させ、その周波数を分周して用いることにより、第２の
発振器の発振周波数を可変してもよい。
【００１８】本発明の別の特定の局面によれば、負荷の
駆動を間欠的にオン・オフし、オン時間比率を外部から
印加する第２の調光信号によって変化させ得る負荷駆動
時間制御手段がさらに備えられる。
【００１９】また、本発明のさらに別の特定の局面で
は、前記負荷電流検出手段から得られる負荷電流を整流
し、該負荷電流に応じた直流電圧を出力する整流手段を
さらに備え、前記負荷がオン状態のとき、または負荷が
オン状態となるように回路が動作しているときに前記整
流手段の出力に生じる電圧と略同一の電圧が、負荷がオ
フ状態あるいは負荷がオフ状態となるように回路が動作
している期間に前記整流手段の出力端子に印加される。
【００２０】また、上記デューティー比制御手段による
制御に際しては、好ましくは、前記負荷を流れる電流及
び前記整流手段の出力電圧の値に依存せず、前記入力電
圧制御手段の矩形波パルスデューティー比が一定の値以
上とならないようにデューティー比を制御するデッドタ
イム制御手段がさらに備えられ、デッドタイム制御手段
により制約された矩形波パルスデューティー比の値が入
力電圧により変化される。
【００２１】本発明においては、好ましくは、前記負荷
を流れる電流が目標電流値とならない場合が予め定めら
れた一定期間以上継続した場合に、回路動作を停止する
ための回路動作停止手段がさらに備えられる。
【００２２】好ましくは、前記回路動作停止手段におけ
る前記異常事態発生から回路動作停止までの一定期間
が、外部に接続されている部品の定数により変化され得
るように構成される。
【００２３】また、本発明の別の特定の局面では、前記
圧電トランスの出力電圧が所望の値を超えた場合に、前
記第２の発振器の発振周波数を、高周波数側に変化さ
せ、出力電圧の過上昇を防止するように構成されてい
る。このとき、第１の発振器の周波数を変化させ、その
周波数を分周して第２の発振器の周波数としてもよい。
あるいは、圧電トランスの出力電圧が所望の値を超えた
場合に、入力電圧制御手段から出力される矩形波パルス
デューティーを狭くして、出力電圧の過上昇を防止する
ように構成される。好ましくは、起動時に、第２の発振
器の発振周波数が、高周波数側から低周波数側に掃引し
ながら起動するように構成される。
【００２４】また、本発明の別の特定の局面では、入力
電圧が所望の電圧よりも低い場合に、前記第２の発振器
の発振周波数が、通常の場合の発振周波数よりも低い周
波数にシフトされる。
【００２５】本発明に係る圧電トランスインバータは、
様々な負荷を駆動するのに用いることができるが、放電
管の点灯及び調光制御に好適に用いることができ、この
ような放電管としては、特に限定されるわけではない
が、例えば、液晶バックライト用冷陰極管などを例示す
ることができる。
【００２６】
【発明の実施の形態】以下、本発明の具体的な実施例を
挙げることにより、本発明をより詳細に説明する。
【００２７】図１は、本発明の一実施例に係る圧電トラ
ンスインバータの概略ブロック図であり、図２は、その
具体的な回路構成を示す回路図である。図１に示すよう
に、本発明に係る圧電トランスインバータでは、入力電
圧制御手段としての入力電圧制御部１に入力電圧が印加
される。入力電圧制御部１は、入力電圧を所定の周波数
で断続的にオン・オフし、入力電圧を矩形波交流電圧に
変換する。この入力電圧制御部１は、平滑整流回路を有
しない降圧チョッパ回路で構成されている。
【００２８】入力電圧制御部には、第１の発振器２がデ
ューティー比制御手段３を介して接続されている。第１
の発振器２は、入力電圧制御部１における上記所定の周
波数を与えるために設けられている。
【００２９】入力電圧制御部１の後段には、圧電トラン
ス駆動手段４が接続されている。圧電トランス駆動手段
４には、第２の発振器５が接続されており、圧電トラン
ス駆動手段４は、第２の発振器５で決定される周波数に
よりスイッチング動作を行う。すなわち、圧電トランス
駆動手段では、入力電圧制御部１から入力された矩形波
交流電圧が、第２の発振器５で得られる周波数を主成分
とする交流電圧に変換される。圧電トランス駆動手段４
は、誘導性素子、具体的にはインダクタや電磁トランス
を有する。
【００３０】なお、第２の発振器５の発振周波数は、第
１の発振器２の発振周波数よりも低い周波数に設定され
ている。好ましくは、第２の発振器５の発振周波数は、
第１の発振器２の発振周波数の１／４以下の周波数に設
定される。
【００３１】圧電トランス６は、公知のローゼン型圧電
トランスにより構成されており、入力端に圧電トランス
駆動手段から上記交流電圧が印加され、入力された交流
電圧が昇圧され、出力端から出力される。この圧電トラ
ンス６から出力された交流電圧が、負荷としての放電管
７に印加される。
【００３２】他方、放電管７には、電流検出手段８が接
続されており、電流検出手段８は、放電管７に流れる電
流、すなわち負荷電流を検出するように構成されてい
る。電流検出手段８の出力端には、整流手段９が接続さ
れている。整流手段９は、電流検出手段８により検出さ
れた負荷電流をある時定数で整流し、該負荷電流に応じ
た直流電圧を出力する。
【００３３】整流手段９には、デューティー比制御手段
３が接続されている。デューティー比制御手段３では、
予め定められた負荷電流の目標電流値に対応している目
標電圧値と、整流手段９の出力電圧とを比較し、両者が
一致するように、入力電圧制御部１の矩形波パルスデュ
ーティー比を制御するように構成されている。
【００３４】なお、図１の回路構成において、上記入力
電圧制御部１、第１の発振器２、デューティー比制御手
段３、圧電トランス駆動手段４、第２の発振器５、電流
検出手段８及び整流手段９が、本発明における広い意味
の電圧制御手段を構成しており、該電圧制御手段によ
り、負荷を流れる電流が予め定められた目標電流値と略
一致するように、圧電トランス６に入力される交流電圧
の平均電圧が制御される。
【００３５】次に、図１に示した圧電トランスインバー
タの動作を説明する。起動に際しては、電源から直流の
入力電圧が入力電圧制御部１に与えられ、第１の発振器
２で得られた発振周波数に基づいて入力電圧が矩形波交
流電圧に変換される。この矩形波交流電圧が圧電トラン
ス駆動手段４に与えられ、圧電トランス駆動手段４は、
第２の発振器５の発振周波数に基づいてスイッチング動
作を行い、入力された交流電圧をオン・オフする。
【００３６】第１の発振器２の発振周波数が、第２の発
振器５の発振周波数よりも高いため、圧電トランス駆動
手段４内に設けられた誘導性素子により第１の発振器２
の周波数成分が除去される。そのため、圧電トランス駆
動手段４の出力電圧には、第１の発振器２の周波数成分
はほとんど出力されず、第２の発振器５の周波数成分が
主成分となる。
【００３７】圧電トランス駆動手段４により圧電トラン
ス６が駆動され、圧電トランス６の出力端、すなわち出
力電極から出力される高電圧により、放電管７が点灯さ
れる。放電管７が点灯すると、放電管７に電流が流れ始
め、すなわち負荷電流が流れる。
【００３８】上記負荷電流が電流検出手段８により検出
され、該負荷電流の大きさに応じた直流電圧が整流手段
により出力される。デューティー比制御手段３では、目
標電流値に対応した一定の目標値電圧と、上記整流手段
９から出力された直流電圧とが比較され、両者が一致す
るように、入力電圧制御部１の矩形波パルスデューティ
ー比が制御される。従って、負荷電流が上述した目標電
流値に制御され、放電管７の輝度が一定に制御される。
【００３９】いま、例えば何らかの外乱により負荷電流
が増加した場合を考える。負荷電流が増加すると、電流
検出手段８及び整流手段９の電圧が高くなる。その結
果、目標電圧値と、整流手段９の出力である直流電圧と
に差が生じる。デューティー比制御手段３は、この差に
応じて、矩形波パルスのデューティー比を小さくする。
このデューティー比を狭くする方法については特に限定
されないが、例えば、入力電圧制御部１のスイッチング
素子のオン時間比率を小さくし、入力電圧制御部１の平
均電圧を低めることにより行い得る。
【００４０】いま、圧電トランス駆動手段６は、第２の
発振器５の発振周波数で決まる略一定の周波数で動作し
ている。従って、圧電トランス駆動手段４に入力される
電圧が低くなると、圧電トランス駆動手段４の出力電圧
もそれに応じて低下する。従って、負荷電流が減少し、
最初の外乱を抑制する方向に制御される。
【００４１】上記とは逆に、外乱により負荷電流が減少
した場合においても、逆方向の制御が加わることにな
り、同様に負荷電流を一定とすることができる。従っ
て、図１に示した実施例の圧電トランスインバータで
は、第１の発振器２で得られた発振周波数に基づいて入
力電圧を矩形波交流電圧に変換する入力電圧制御部１を
用い、デューティー比制御手段３により、目標電流値に
応じた目標値電圧と、整流手段９から出力された直流電
圧とを比較し、両者が一致するように入力電圧制御部１
の矩形波パルスデューティー比を制御して、負荷電流が
上記目標電流値に制御されている。よって、上記入力電
圧制御部１として、整流平滑回路を有しない降圧チョッ
パ回路を用いて構成することができるので、部品点数の
低減及び損失の低減を図り得る。加えて、上記デューテ
ィー比制御手段３によるフィードバック制御が必要であ
るだけであるため、制御系の回路構成の簡略化を果たす
ことができる。
【００４２】図２を参照して、上記実施例の圧電トラン
スインバータのより具体的な構成を説明する。図２に示
す回路例では、入力電圧制御部１が、スイッチング素子
としてのＰ型ＦＥＴ１ａと、環流素子としてのダイオー
ド１ｂとを有する。すなわち、ＦＥＴ１ａのソース電極
が入力端子ＩＮに接続されており、ドレイン電極が圧電
トランス駆動手段４に接続されている。また、ＦＥＴ１
ａのゲート電極が、デューティー比制御手段３に接続さ
れている。他方、ダイオード１ｂは、ＦＥＴ１ａのドレ
イン電極と圧電トランス駆動手段との間の接続点１ｃと
アース電位との間に、接続点１ｃに向かう方向が順方向
となるように接続されている。
【００４３】上記ダイオード１ｂは、ＦＥＴ１ａがオフ
状態とされたときに、圧電トランス駆動手段４のインダ
クタ電流の急変によりサージ電圧が発生しないようにす
るために設けられている。
【００４４】圧電トランス駆動手段４は、２個のインダ
クタ４ａ，４ｂと、２個のＮ型ＦＥＴ４ｃ，４ｄとを有
する。すなわち、圧電トランス駆動手段４の入力端に対
して並列にインダクタ４ａ，４ｂが接続されている。各
インダクタ４ａ，４ｂの他端には、ＦＥＴ４ｃ，４ｄの
各ドレイン電極がそれぞれ接続されている。ＦＥＴ４
ｃ，４ｄのソース電極はアース電位に接続されている。
ＦＥＴ４ｃ，４ｄのゲート電極は、第２の発振器５に接
続されている。
【００４５】また、インダクタ４ａとＦＥＴ４ｃの第１
の電極との間の接続点４ｅが圧電トランス駆動手段４の
一方出力端を構成しており、インダクタ４ｂとＦＥＴ４
ｄの第１の電極との間の接続点４ｆが第２の出力端を構
成している。すなわち、ＦＥＴ４ｃ，４ｄはプッシュプ
ル回路を構成している。
【００４６】圧電トランス６は、一対の入力電極６ａ，
６ｂと、出力電極６ｃとを有する。入力電極６ａは、接
続点４ｅに接続されており、入力電極６ｂが接続点４ｆ
に接続されている。従って、圧電トランス６は、圧電ト
ランス駆動手段４により出力される交流電圧により駆動
される。
【００４７】圧電トランス６で昇圧された電圧が出力電
極６ｃから出力される。出力電極６ｃには、放電管７の
一端が接続されている。放電管７の他端には、電流検出
手段８を構成している電流検出抵抗８ａがアース電位と
の間に接続されている。
【００４８】また、放電管７の他端と抵抗８ａとの間の
接続点８ｂに、整流手段９が接続されている。整流手段
９は、ダイオード９ａ、抵抗９ｂ及びコンデンサ９ｃを
有する。ダイオード９ａは、接続点８ｂ方向が逆方向と
なるようにその一端が接続点８ｂに接続されている。ダ
イオード９ａの他端には、アース電位との間に、抵抗９
ｂとコンデンサ９ｃが並列接続されている。
【００４９】整流手段９の出力端には、デューティー比
制御手段３が接続されている。デューティー比制御手段
３は、２個の比較器３ａ，３ｂを有する。比較器３ａの
反転入力端に、整流手段９の出力が与えられるように、
整流手段９の出力端に比較器３ａの反転入力端が抵抗３
ｃを介して接続されている。また、比較器３ａの反転入
力端と出力端との間にコンデンサ３ｄが接続されてい
る。
【００５０】他方、比較器３ａの正転入力端には、外部
から第１の調光信号入力端子３ｅを介して負荷電流目標
値に応じた第１の調光信号が入力されるように構成され
ている。第１の調光信号は、負荷電流目標値に応じた直
流電圧信号である。
【００５１】比較器３ａは、整流手段９から与えられた
負荷電流に応じた直流の出力電圧Ｖ R を、上記第１の調
光信号と比較し、電圧信号Ｖｃを出力する。比較器３ａ
の出力が、比較器３ｂの反転入力端に接続されている。
比較器３ｂの正転入力端には、第１の発振器２が接続さ
れている。また、比較器３ｂの正転入力端には、第２の
発振器５の入力も接続されている。
【００５２】第１の発振器２は、周波数固定の発振器で
あり、例えば圧電セラミックスを用いた発振子等により
構成することができる。比較器３ｂでは、第１の発振器
２の出力である三角波波形と、比較器１の出力波形とが
比較され、比較器３ａの出力電圧Ｖｃに応じたパルスデ
ューティー信号が出力される。このような構成は、パル
ス幅変調制御として、ＤＣ−ＤＣコンバータのような技
術分野で広く用いられている構成である。
【００５３】また、本実施例では、第１の発振器２の出
力が、４分周されて、第２の発振器５の出力とされてい
る。すなわち、第２の発振器５は、Ｄ−フリップフロッ
プ５ａ，５ｂを用いた分周回路により構成されている。
この第２の発振器５の出力は、２位相出力であり、デュ
ーティー比を正確に５０％とすることができるので、上
述した圧電トランス駆動手段４におけるプッシュプル駆
動のドライブに好ましく用いられる。
【００５４】次に、図２に示した回路図を参照して、本
実施例の圧電トランスインバータの動作を説明する。入
力端子ＩＮから入力電圧が入力電圧制御部１に与えられ
る。この入力電圧制御部１における動作は図１に示した
実施例の場合と同様である。すなわち、この入力電圧制
御部１により、入力電圧が矩形波交流電圧に変換され
る。入力電圧制御部１の出力電圧Ｖｉの波形を図３に示
す。
【００５５】なお、図３は、種々の電圧信号の波形を示
すために図示されているものであり、出力電圧Ｖｉは、
出力電圧Ｖｉの波形よりも下方に描かれているゲート電
圧Ｖｇよりも電圧が高いことを意味するものではない。
【００５６】圧電トランス駆動手段４では、ＦＥＴ４
ｃ，４ｄのゲート電圧Ｖｇがハイになると、ＦＥＴ４
ｃ，４ｄがオン状態となり、インダクタ４ａ，４ｂに入
力電圧制御部１から与えられた電流エネルギーが蓄積さ
れる。次に、ＦＥＴ４ｃ，４ｄがオフ状態になると、蓄
積された電流エネルギーが圧電トランス６の入力電極６
ａ，６ｂにフライバックされる。この圧電トランス駆動
手段４への出力電圧Ｖｄの波形を、図３に示す。
【００５７】このような回路構成を用いることにより、
圧電トランス駆動手段４の出力電圧Ｖｄの波高値は、入
力電圧制御部１の出力電圧Ｖｉの平均すなわち平均電圧
の約３倍の電圧に昇圧される。
【００５８】また、本実施例では、入力電圧制御部１の
動作周波数は、圧電トランス駆動手段４の動作周波数の
４倍となるように設定されている。従って、圧電トラン
ス駆動手段４のインダクタ４ａ，４ｂにより、入力電圧
制御部１の出力電圧の周波数が平均化され、圧電トラン
ス駆動手段４には該周波数成分はほとんど現れない。上
記のようにして、圧電トランス６が駆動され、圧電トラ
ンス６の出力により放電管７が点灯される。
【００５９】次に、図２に示す回路により、負荷電流が
ほぼ一定に制御されることを説明する。図２の回路にお
いて、何らかの外乱により負荷電流が過大になったとす
る。負荷電流は、電流検出手段８により電流−電圧変換
され、負荷電流に応じた電圧Ｖ FBが得られる。
【００６０】電圧ＶFBは、整流手段９によりある時定数
で整流される。この時定数については、ダイオード９
ａ、抵抗９ｂ及びコンデンサ９ｃの値を調整することに
より調整され得る。整流手段９で整流されて、出力電圧
ＶR が得られる。
【００６１】いま、負荷電流が過大であるため、外部か
ら加えられる第１の調光信号よりも整流手段９の出力電
圧ＶR の方が大きくなる。従って、比較器３ａは、整流
手段９と比較器３ａの反転入力端間に接続された抵抗３
ｃと、比較器３ａの出力−反転入力端間に接続されたコ
ンデンサ３ｄによって定められる時定数で、比較器３ａ
の出力電圧Ｖｃを低下させる。
【００６２】比較器３ａの出力電圧Ｖｃが、第２の比較
器３ｂにおいて、第１の発振器２の出力ＶOSC すなわち
三角波形と比較される。比較器３ａの出力は、比較器３
ｂの反転入力端に接続されているので、比較器３ａの出
力電圧が低くなる程、比較器３ｂの出力がハイ状態とさ
れている比率が高くなる。
【００６３】入力電圧制御部１のスイッチング素子はＰ
型ＦＥＴ１ａであり、そのゲート電圧がローのときにオ
ン状態とされる。従って、比較器３ｂの出力がハイとさ
れている比率が高くなると、ＦＥＴ１ａがオフ状態とさ
れている比率が高くなる。
【００６４】従って、入力電圧制御部１の出力電圧Ｖｉ
の平均電圧が低下し、圧電トランス駆動手段４及び圧電
トランス６の出力がそれぞれ低下し、負荷電流が小さく
なり、元の外乱を抑制する方向に制御される。
【００６５】次に、図３を参照して、第１の調光信号の
電圧を変化させると、負荷電流が制御されることを説明
する。図３において、時刻Ｔ＝０の時点では、第１の調
光信号電圧は高く保たれている。Ｔ＝Ｔ１の時点で、調
光信号電圧が低下すると、それに応じて比較器３ａの出
力電圧Ｖｃ、入力電圧制御部１の出力電圧Ｖｉの平均電
圧及び圧電トランス駆動手段４の出力電圧Ｖｄの波高値
がそれぞれ低下し、負荷電流が低下する。そして、整流
手段９の出力電圧ＶR の平均電圧が、第１の調光信号の
電圧と一致するまで低下すると、制御が安定する。
【００６６】上記のように、本実施例では、負荷電流が
一定の目標電流値に制御され、かつ外部から印加する電
圧、すなわち第１の調光信号の電圧を変化させることに
より負荷電流の目標電流値を変化させることもできる。
【００６７】また、本実施例では、フィードバック制御
は、デューティー比制御手段３において行われているだ
けであり、従って、制御に必要な回路構成を簡略化する
ことができる。また、入力電圧制御部１の出力が、直流
ではなく交流であるため、平滑整流部品による不要損失
を低減することができる。
【００６８】本実施例では、第１の調光信号として、図
３に示されているような直流電圧信号を用いた場合を示
したが、調光信号として、デジタルの多ビット信号を用
いてもよく、その場合には、デジタルデータをインバー
タ内部でＤ／Ａ変換すればよい。
【００６９】図４は、負荷抵抗１００ｋΩのときの上記
圧電トランス６の周波数ゲイン特性及び周波数変換効率
特性を示し、図１２は負荷抵抗が１００ｋΩから１０Ｍ
Ωに変化する場合の圧電トランスの昇圧特性を説明する
ための図である。
【００７０】圧電トランス６の出力インピーダンスと負
荷としての放電管７のインピーダンスマッチングが十分
でない場合には、負荷電流が脈動したり、間欠的に放電
管７が点灯したりすることが知られている。このような
負荷電流脈動現象は、回路では制御することができな
い。従って、圧電トランス６の種類や動作条件をうまく
選択することが望ましい。
【００７１】本願発明者らのこれまでの検討結果によれ
ば、放電管７を消灯した際、すなわち圧電トランス６の
負荷が開放されている場合の昇圧比最大周波数、すなわ
ち図１２では５７．５ｋＨｚ以下で、かつ放電管７の通
常点灯時の昇圧比最大の周波数、図１２では５６ｋＨｚ
以上の周波数を選択すれば、このような負荷電流脈動現
象を最小に抑え得ることがわかった。
【００７２】また、図４に示されているように、上記周
波数領域では、圧電トランス６の変換効率が最も高くな
る。従って、上記周波数領域において圧電トランスを駆
動することが、圧電トランスインバータの特性を高める
上で好ましいことがわかる。
【００７３】もっとも、特開平９−１０７６８４号公報
では、負荷電流を一定に制御するために駆動周波数を変
化させていたので、上記周波数領域で動作させることを
確保することができなかった。また、特開平７−２２０
８８８号公報に記載の先行技術では、圧電トランスが自
励発振しているため、負荷状態によらず、常に昇圧比最
大の周波数で駆動されているにすぎない。
【００７４】図４から明らかなように、圧電トランスの
効率が最大である周波数は、昇圧比最大の周波数よりも
やや高い周波数領域にあり、従って、特開平７−２２０
８８８号公報に記載の先行技術では、圧電トランス６の
効率を最大とすることができないことがわかる。
【００７５】これに対して、本実施例の圧電トランスイ
ンバータでは、圧電トランス駆動手段４の動作周波数は
略一定とされており、製造時の調整により、上記周波数
範囲、すなわち最適周波数領域で圧電トランス６を駆動
することができる。従って、安定であり、かつ高効率の
圧電トランスインバータを実現し得ることがわかる。
【００７６】図５は、本発明の第２の実施例に係る圧電
トランスインバータの回路構成を示す回路図である。第
２の実施例の圧電トランスインバータでは、圧電トラン
ス駆動手段１４が、１個のＮ型ＦＥＴ１４ａと、オート
トランス１４ｂとを有する。すなわち、圧電トランス６
を駆動する回路構成が、第１の実施例では２個のＦＥＴ
を用いたプッシュプル回路で構成されていたが、本実施
例では、シングルエンド構成が採用されている。オート
トランス１４ｂは、圧電トランス６の昇圧不足を補うた
めに設けられており、オートトランス１４ｂにより、圧
電トランス駆動手段１４に入力された交流電圧が予備昇
圧される。
【００７７】すなわち、オートトランス１４ｂの一次巻
線の一端が入力電圧制御部１に接続されており、該一次
巻線の他端がＦＥＴ１４ａのドレイン電極に接続されて
いる。また、オートトランス１４ｂの二次巻線の一端が
圧電トランス６の入力電極６ａに接続されている。二次
巻線の他端は、ＦＥＴ１４ａのドレイン電極に接続され
ている。ＦＥＴ１４ａのソース電極がアース電位に接続
されており、ゲート電極が第２の発振器５に接続されて
いる。
【００７８】上記のような構成を有する圧電トランス駆
動手段１４では、オートトランス１４ｂが用いられてお
り、オートトランス１４ｂの寸法が大きくならざるを得
ないため、小型化及び薄型化の面では、第１の実施例に
比べて劣ることになる。しかしながら、部品点数を低減
することができるため、圧電トランスインバータのコス
トを低減することができる。
【００７９】もっとも、圧電トランス駆動手段の回路構
成については、第１，第２の実施例に示したものに限定
されず、適宜変形し得るものであることを指摘してお
く。また、第２の実施例では、第１の発振器１２の発振
周波数の温度特性を補償するために、温度補償用コンデ
ンサ１２ａが設けられている。すなわち、第１の発振器
１２とアース電位との間にコンデンサ１２ａが接続され
ている。従って、第１の発振器１２の周囲温度に依存し
た発振周波数の変動を補償することができる。
【００８０】他方、第２の発振器５については、第１の
実施例と同様に構成されている。すなわち、第１の発振
器１２の出力信号を４分周することにより第２の発振器
の出力が得られているので、第２の発振器の発振周波数
もまた上記温度補償回路により温度補償されることにな
る。
【００８１】なお、入力電圧制御部１は、その動作周波
数が若干変化したとしても、特性に影響は現れないた
め、このような回路構成を採用することにより、第１の
実施例と同様に発振器の数を低減することができる。
【００８２】また、第１の実施例では、第１の調光信号
の電圧を低くすると、すなわち負荷電流の目標電流値が
小さくなるように設定すると、入力電圧制御部１のＯＮ
−デューティーが狭くなり、入力電圧制御部１の平均出
力電圧が小さくなるように制御される。しかしながら、
ＰＷＭ制御において、ＯＮ−デューティーがあまり狭く
なるような領域では、制御系のゲインが大きくなりす
ぎ、安定性を確保することが難しくなる。従って、第１
の調光信号電圧が低くなった場合には、圧電トランス６
の昇圧ゲインが低下し、入力電圧制御部１のＯＮ−デュ
ーティーがあまり狭くなりすぎないようにすることが望
ましい。
【００８３】そこで、第２の実施例では、第１の調光信
号入力端子３ｅに抵抗Ｒ２０の一端が接続されており、
該抵抗Ｒ２０の他端が、第１の発振器１２と、周波数設
定用の抵抗Ｒ２１との間の接続点１２ｂに接続されてい
る。なお、この接続点１２ｂの電圧をＶOSC とする。そ
の他の構成については、第１の実施例と同様であるた
め、同様の部分については、同一の参照番号を付するこ
とにより、その説明は省略する。
【００８４】次に、第２の実施例に係る圧電トランスイ
ンバータの動作を説明する。いま、第１の調光信号電圧
が低くなると、抵抗Ｒ２０を介して第１の発振器１２の
周波数設定抵抗接続点１２ｂに流れ込む電流が減少す
る。他方、接続点１２ｂにおける電圧ＶOSC は一定に保
たれるため、第１の発振器１２から抵抗Ｒ２１に流出す
る電流が増加する。
【００８５】すなわち、第１の発振器１２から見ると、
周波数設定抵抗Ｒ２１が小さくなったかのように見え、
発振周波数が高められる。第１の発振器１２の発振周波
数は、４分周され、第２の発振器５の出力とされる。従
って、第２の発振器５の発振周波数も高められることに
なる。
【００８６】ところが、本発明においては、前述したよ
うに、周波数が高くなると、圧電トランス６の昇圧ゲイ
ンが低下するような周波数領域内の周波数を用いている
ため、第２の発振器５の発振周波数が高くなると、圧電
トランス６の昇圧ゲインが低下し、入力電圧制御部１の
ＯＮ−デューティーはあまり狭くならない。
【００８７】逆に、第１の調光信号電圧が上昇した場合
には、負荷電流が増加し、さらに第２の発振器５の発振
周波数が低下するため、圧電トランス６の昇圧ゲインが
大きくなる。従って、やはり、入力電圧制御部１のＯＮ
−デューティーの変化幅が抑制される。
【００８８】このように、第１の調光信号電圧の大きさ
に応じて、圧電トランス６のゲインを大まかに調整して
おき、そのばらつき分のみを、入力電圧制御部１で制御
することにより、制御系の安定性を高めることができ、
ひいては信頼性を確保することができる。
【００８９】本実施例においても、フィードバック制御
は、デューティー比制御手段３のみであるため、第１の
実施例と同様に、制御系回路部分を簡略化することがで
きる。
【００９０】図６は、本発明の第３の実施例の圧電トラ
ンスインバータを示す回路図である。本実施例の圧電ト
ランスインバータでは、圧電トランス駆動手段２４が、
第１の実施例と同様に、２個のＦＥＴ４ｃ，４ｄを有す
るプッシュプル回路構成を有する。ただし、コイル４
ａ，４ｂに代えて、絶縁トランス２４ａ，２４ｂが用い
られている。すなわち、絶縁トランス２４ａ，２４ｂの
一次巻線の一端が、入力電圧制御部１に接続されてお
り、該一次巻線の他端が、それぞれ、ＦＥＴ４ｃ，４ｄ
のドレイン電極に接続されている。また、絶縁トランス
２４ａの二次巻線の一端が圧電トランス６の入力電極６
ａに接続されており、他端がアース電位に接続されてい
る。また、絶縁トランス２４ｂの二次巻線の一端は圧電
トランス６の第２の入力電極６ｂに接続されており、他
端がアース電位に接続されている。
【００９１】本実施例では、絶縁トランス２４ａ，２４
ｂで入力電圧制御部１から与えられる入力電圧が予備昇
圧され、圧電トランス６で本昇圧される。従って、大出
力の圧電トランスインバータを構成することができる。
【００９２】また、デューティー比制御手段２３におい
ては、比較器３ａの正転入力端に、第１の調光信号入力
端子３ｅが接続されているが、該第１の調光信号電圧入
力端子３ｅと比較器３ａの正転入力端との間に、ダイオ
ードＤ２及び抵抗Ｒ１０が挿入されている。さらに、抵
抗Ｒ１０と、正転入力端との間の接続点２３ａとアース
電位との間に抵抗Ｒ１０′が接続されている。
【００９３】上記ダイオードＤ２は、抵抗Ｒ１０方向が
順方向となるように接続されている。他方、整流手段９
は第１の実施例と同様に構成されており、ダイオード９
ａを有する。本実施例では、上記ダイオードＤ２がデュ
ーティー比制御手段２３に接続されているので、ダイオ
ード９ａの順方向電圧降下の温度特性がダイオードＤ２
により温度補償される。
【００９４】また、本実施例では、第２の発振器２５
が、第１の発振器２とは別の発振器を用いて構成されて
いる。従って、第２の発振器２５の発振周波数は、第１
の発振器２と独立に定められる。
【００９５】また、第２の発振器２５と、アース電位と
の間にコンデンサ２５ｂが接続されている。また、第２
の発振器２５とアース電位との間に、抵抗２５ｃが接続
されている。さらに、抵抗２５ｃと第２の発振器２５と
の間の接続点２５ｄとアース電位との間に抵抗２５ｅ及
びＰＴＣサーミスタ素子２５ｆが接続されている。さら
に、抵抗２５ｇが、抵抗２５ｅとＰＥＴサーミスタ素子
２５ｆとの間の接続点とアース電位との間に接続されて
いる。
【００９６】上記コンデンサ２５ｂ、抵抗２５ｃ，２５
ｅ，２５ｇ及びサーミスタ素子２５ｆは、第２の発振回
路２５ａの温度補償を行うために接続されている。この
温度補償回路については、後述の図７（ｄ）に示す構造
と同一であるため、図７を参照して、後程詳細に説明す
る。
【００９７】本実施例では、第２の発振器２５が、第１
の発振器２とは別の第２の発振回路２５ａを用いて構成
されていたが、第１の実施例と同様に、第１の発振器２
の出力を分周することにより第２の発振器を構成しても
よい。
【００９８】さらに、本実施例では、第３の発振器２６
ａが用いられており、第３の発振器２６ａが第３の比較
器２６ｂの正転入力端に接続されている。第３の比較器
２６ｂの反転入力端は、第２の調光信号入力端子２６ｃ
に接続されている。第３の発振器２６ａは、１００〜１
０００Ｈｚの三角波を生成する。この三角波と、外部か
ら入力される第２の調光信号電圧とが、比較器２６ｂで
比較され、１００〜１０００Ｈｚの矩形波パルスが生成
される。
【００９９】この矩形波パルスが、圧電トランス駆動手
段２４のＦＥＴ２４ｃ，２４ｄのゲート電極に接続され
ている。すなわち、上記矩形波パルスにより、ＦＥＴ２
４ｃ，２４ｄのゲート電極を強制的にアース電位に落と
すことにより、１００〜１０００Ｈｚ毎に放電管７を点
灯あるいは消灯させることが可能とされている。
【０１００】さらに、第２の調光信号の電圧を変化させ
ると、放電管７の点灯時間比率を変化させることができ
るため、バースト調光を実現することができる。なお、
本実施例では、第２の調光信号が直流電圧である場合を
示したが、１００〜１０００Ｈｚの矩形波、すなわち比
較器２６ｂの出力と同様の信号を、第２の調光信号とし
て外部から入力してもよい。
【０１０１】また、本実施例では、デューティー比保持
手段２７が整流手段９に接続されている。デューティー
比保持手段２７は、スイッチング素子としてのＰＮＰ形
トランジスタ２７ａを有する。トランジスタ２７ａのエ
ミッタが基準電圧に接続されており、コレクタがダイオ
ード２７ｂの一端に接続されている。ダイオード２７ｂ
は、トランジスタ２７ａに向かう方向が逆方向となるよ
うに接続されている。ダイオード２７ｂの他端は抵抗Ｒ
１１に接続されている。抵抗Ｒ１１は、整流手段９の出
力端に接続されている。
【０１０２】また、トランジスタ２７ａのベース電極に
は、抵抗Ｒ２７が接続されている。抵抗Ｒ２７の他端
は、スイッチング素子としてのＮＰＮ形トランジスタ２
７ｃのコレクタに接続されている。トランジスタ２７ｃ
のエミッタがアース電位に接続されており、ベース電極
が抵抗２７ｄを介して比較器２６ｂの出力端に接続され
ている。
【０１０３】上記デューティー比保持手段２７の動作
を、デューティー比保持手段２７が設けられていない場
合に生じる問題を説明することにより明らかにする。バ
ーストオフの期間、すなわち放電管７が消灯している期
間には、負荷電流が０となるので、整流手段９の出力も
０となる。このため、バーストオフの期間中、比較器３
ａの出力電圧が高くなり、入力電圧制御部１のオンデュ
ーティーが広くなる。このため、バーストオフからバー
ストオンに切り替わった際には、入力電圧制御部１の出
力電圧の平均電圧が高くなり、放電管７に過大な電流が
流れ、調光できないという問題が生じる。
【０１０４】本実施例では、バーストオン時に、整流手
段９の出力に発生している電圧と略同一の電圧が、バー
ストオフの期間にも、抵抗Ｒ１１を介してデューティー
比保持手段２７により整流手段の出力に注入される。従
って、比較器３ａの出力電圧、ひいては入力電圧制御部
１のオンデューティーの変動を抑制することができる。
【０１０５】上記のように、第３の実施例の圧電トラン
スインバータでは、第２の調光電圧信号を入力し、バー
スト調光を行うことができるので、第１の実施例に比べ
て、より広い範囲で調光することができる。また、上記
デューティー比保持手段２７を備えているので、バース
トオフ期間のデューティー比の変化を抑制することがで
きる。また、上記デューティー比保持手段２７は、整流
手段９の出力に適当な電圧を注入するように構成されて
いるにすぎないため、安価にバーストオフ期間のデュー
ティー比の変化を抑制することが可能とされている。
【０１０６】第３の実施例では、第２の発振器２５にコ
ンデンサ２５ｂなどが接続されて第２の発振器２５の温
度補償が行われていたが、この温度補償及び周波数設定
方法については、適宜変形することができる。
【０１０７】このような第２の発振器における周波数設
定方法の変形例を図７（ａ）〜（ｄ）に示す。図７
（ａ）では、第２の発振器２５に、外付けのコンデンサ
Ｃ１及び抵抗Ｒ１が接続されている。ここでは、第２の
発振器２５から抵抗Ｒ１に流れ出す電流Ｉ OSC に対応し
た電流値で、コンデンサＣ１が充放電する。従って、そ
れによって一定の周波数が発生される。
【０１０８】すなわち、抵抗Ｒ１の抵抗値を小さくすれ
ば、電流ＩOSC が大きくなり、コンデンサＣ１の充放電
が速くなり、発振周波数が高められる。また、コンデン
サＣ１の静電容量を小さくすると、同じ電流ＩOSC でコ
ンデンサＣ１が充放電したとしても、コンデンサＣ１の
両端の電圧が速く上昇するため、やはり発振周波数が上
昇する。
【０１０９】ところで、周囲温度が変化すると、第２の
発振器内部の部品の温度特性により、電圧ＶOSC が変化
し、発振周波数が変化するおそれがある。この発振周波
数の変化の問題点を、図１３を参照して説明する。
【０１１０】図１３は、第２の発振器における発振周波
数変化率と周囲温度との関係を示す図であり、○は温度
補償を行っていない場合の結果を示す。周波数固定型の
発振器では、周囲温度が上昇すると発振周波数が上昇す
る特性が見られる。すなわち、周囲温度が上昇するにつ
れて、圧電トランス６の昇圧ゲインが低下することにな
る。このような発振器を第２の発振器２５として用いる
と、例えば放電管７として冷陰極管を用い、ＬＣＤパネ
ルを一定の負荷電流で点灯させた場合、入力電圧制御部
１の平均出力電圧は図１４に示す通りとなる。
【０１１１】図１４に○の記号で示されているように、
入力電圧制御部１の出力電圧もまた、周囲温度が高くな
るにつれて大きく変化することになる。すなわち、温度
補償を行わないと、圧電トランス６の昇圧ゲイン低下を
補うために、周囲温度が高くなるにつれて、入力電圧制
御部１の平均出力が上昇することがわかる。
【０１１２】本実施例では、周囲温度変化に伴い、入力
電圧制御部の平均出力変化率が０．８〜１．５の範囲で
変化しており、従って圧電トランスインバータの設計が
困難となることがわかる。
【０１１３】ところが、図１３及び図１４に●の記号で
示すように、第２の発振器２５の発振周波数温度特性を
温度補償すれば、発振周波数の温度依存性が低減され、
入力電圧制御部１の平均出力電圧の温度依存性をほぼ平
坦化し得ることがわかる。
【０１１４】なお、図１３では、温度補償により発振周
波数が温度上昇に伴い若干上昇しているのに対し、図１
４では、温度補償が行われると、入力電圧制御部１の平
均出力が温度上昇にもかかわらずほぼ一定となる理由
は、ＬＣＤパネルの管電圧が高温で低下するため、高温
ほど昇圧ゲインが小さくてよいことによる。
【０１１５】従って、図１３に示すように、第２の発振
器２５の発振周波数が正の温度特性を示す場合には、図
７（ｂ）に示すように、コンデンサＣ1 に代えて、正の
容量温度特性を有する温度補償型コンデンサＣ1Aを用い
ればよい。このように、正の容量温度特性を有する温度
補償型のコンデンサＣ1Aを用いることにより、上記のよ
うに入力電圧制御部１の平均出力電圧の温度依存性を抑
制し得ることがわかる。
【０１１６】また、図７（ｃ）に示すように、外部基準
電圧と、発振周波数設定抵抗Ｒ１と第２の発振器２５と
の間の接続点との間に、負特性サーミスタＴＣ及び抵抗
Ｒ２を接続し、かつ負特性サーミスタＴＣに並列に抵抗
Ｒ３を接続し、外部基準電圧から第２の発振器２５の抵
抗接続端子に電流を流し込み、電流値が高温となるほど
小さくなるようにして温度補償を行ってもよい。
【０１１７】さらに、図７（ｄ）に示すように、第２の
発振回路の周波数温度特性が負の温度特性である場合に
は、抵抗Ｒ１に並列に抵抗Ｒ２′及び負特性サーミスタ
素子ＴＣ′を基準電位との間に接続し、高温になるほど
第２の発振回路の抵抗接続端子から流れ出す電流を多く
すればよい。
【０１１８】図７（ｃ）及び（ｄ）のいずれにおいて
も、抵抗Ｒ１、Ｒ２、Ｒ３及び負特性サーミスタ素子Ｔ
Ｃあるいは抵抗Ｒ１、抵抗Ｒ２′、抵抗Ｒ３及び負特性
サーミスタ素子ＴＣ′の各抵抗値を適宜選ぶことによ
り、常温における発振周波数は図７（ａ）の場合と同一
とすることができる。また、上述した図７（ｃ）及び
（ｄ）に示した温度補償回路では、負特性サーミスタを
用いたが、回路構成を変更し、正特性サーミスタを用い
てもよい。
【０１１９】上述したように、第２の発振器２５の温度
特性などの様々な点を考慮し、種々の回路で温度補償を
実現することができる。また、これらの温度補償回路を
用いることにより、第２の発振器２５の発振周波数の温
度特性を所望の特性とすることができ、結果として入力
電圧制御部１の平均出力電圧の温度依存性を抑制するこ
とができる。入力電圧制御部１の出力の温度依存性が大
きい場合には、常温では余裕度を見て出力電圧を低く設
計しなければならないので、圧電トランス６として、昇
圧比が過大なものを用いる必要があり、経済性が低下す
る。しかしながら、本実施例のように、上記温度補償回
路を用いれば、このような問題を解決することができ、
圧電トランスインバータのコストを低減することができ
る。
【０１２０】図８は、本発明の第４の実施例に係る圧電
トランスインバータを説明するための回路図である。第
３の実施例の圧電トランスインバータでは、バーストオ
フを実現するために、圧電トランス駆動手段２４のスイ
ッチング素子としてのＦＥＴ２４ａ，２４ｂをオフ状態
としていたが、本実施例では、ＯＲゲート３１を用いる
ことにより、入力電圧制御部１の駆動が停止されるよう
に構成されている。
【０１２１】すなわち、本実施例では、第３の比較器２
６ｂの出力端が、ＯＲゲート３１の一方入力端に接続さ
れている。ＯＲゲート３１の他方入力端には、第２の比
較器３ｂの出力端が接続されている。ＯＲゲート３１の
出力端は入力電圧制御部１のＦＥＴ１ａのゲート電極に
接続されている。その他の点については、第３の実施例
と同様であるため、同一部分については、同一の参照番
号を付することにより詳細な説明は省略する。
【０１２２】ＯＲゲート３１は、比較器３ｂの出力また
は比較器２６ｂの出力のいずれかがハイの状態にあると
きにＦＥＴ１ａの駆動を停止する信号をＦＥＴ１ａに与
える。バーストオフの場合には、ＯＲゲート３１から出
力される停止信号により、ＦＥＴ１ａの動作が停止され
る。このように、バーストオフを実現するための構成に
ついては、ＯＲゲート３１を用いた回路など、適宜変形
することができる。
【０１２３】また、第３の実施例では、バーストオフに
なる瞬間に、絶縁トランス２４ａ，２４ｂのインダクタ
ンス分に蓄えられたエネルギーがサージ電圧となり、Ｆ
ＥＴ２４ｃ，２４ｄのドレイン−ソース間に発生する。
従って、このようなサージ電圧に対してＦＥＴ２４ｃ，
２４ｄを保護するために、ツェナーダイオード２４ｆ，
２４ｇを接続しなければならなかったのに対し、第４の
実施例では、上記のようなサージ電圧が発生しない。従
って、回路構成をより簡略化することができると共に、
信頼性をより一層高め得る。
【０１２４】図９は、本発明の第５の実施例に係る圧電
トランスインバータを説明するための回路図である。本
実施例では、第２の比較器３３ｂが、３つの入力端、す
なわち２つの反転入力端と１つの正転入力端とを有す
る。また、この２つの反転入力端のうち一方の反転入力
端にデッドタイム生成回路３１が接続されている。
【０１２５】さらに、第３の比較器２６ｂの出力端が、
整流手段９に接続されているだけでなく、デッドタイム
生成回路３１にも接続されている。また、デッドタイム
生成回路は、入力端子ＩＮにも接続されている。
【０１２６】デッドタイム生成回路３１は、デッドタイ
ム機能を果たすために設けられている。ここで、デッド
タイム機能とは、管電流の値に応じた出力電圧ＶFBの値
に依存せずに、第２の比較器３３ｂの出力である矩形波
パルスデューティー比が一定以上の値にならないように
制限する機能をいうものとする。
【０１２７】すなわち、本実施例では、デッドタイム生
成回路３１からの出力信号が第２の比較器３３ｂに入力
され、それによって第２の比較器３３ｂの出力パルスデ
ューティー比を制御し得るように構成されている。
【０１２８】いま、デッドタイム機能を有しない場合に
は、以下のような問題が生じる。例えば、入力電圧が７
〜２１Ｖのような仕様の圧電トランスインバータでは、
最大定格出力時に入力電圧制御部１の平均出力電圧が
６．５Ｖ程度となるように設計すると、経済的である。
この場合、負荷電流の一定制御が正常に動作している状
態、すなわちフィードバック制御時においては、入力電
圧の値によらず、入力電圧制御部１の平均出力電圧は
６．５Ｖに維持される。このとき、圧電トランス駆動手
段４の準Ｅ級動作の昇圧効果により、圧電トランス駆動
手段の出力電圧は６．５Ｖ×３＝約２０Ｖピークの電圧
となる。従って、圧電トランス駆動手段のＦＥＴ２４
ｃ，２４ｄとしては、耐圧が６０Ｖ程度のものを用いる
ことができる。
【０１２９】次に、起動直後のように、フィードバック
制御が動作していない期間を考える。例えば、２１Ｖの
電圧を入力した状態で、圧電トランスインバータを起動
した場合を考えると、起動直後には負荷電流が０である
ため、第１の実施例では、比較器３ａ，３ｂは、入力電
圧制御部１のデューティー＝１００％となるように制御
を行う。すると、入力電圧制御部１の平均出力電圧が２
１Ｖとなり、圧電トランス駆動手段４のＦＥＴには２１
Ｖ×３＝６３Ｖピークの電圧が加わる。従って、耐圧が
６０ＶのＦＥＴを用いることができないので、寸法、性
能及びコスト面で不利である、より高い耐圧のＦＥＴを
用いなければならない。
【０１３０】これに対して、本実施例では、デッドタイ
ム生成回路３１に、入力電圧端子ＩＮから入力電圧が印
加され、デッドタイム生成回路３１の出力電圧が入力電
圧に応じて変化するように構成されている。本実施例の
入力電圧制御部１の平均出力電圧を図１５に示す。
【０１３１】図１５において、一点鎖線Ｘはフィードバ
ック制御時の入力電圧制御部１の平均出力電圧を示し、
その場合には、入力電圧の変動に関わらず、入力電圧制
御部１の平均出力電圧がほぼ一定であることがわかる。
これに対して、実線Ｙで示すように、フィードバック制
御が外れた場合であって、デッドタイム回路を有しない
場合には、入力電圧が高くなるにつれて、入力電圧制御
部１の平均出力電圧が高くなることがわかる。
【０１３２】ところが、本実施例では、破線Ｚで示すよ
うに、上記デッドタイム回路３１が設けられているの
で、入力電圧が高くなった場合であっても、入力電圧制
御部１の平均出力電圧がほぼ一定となり、１２Ｖ以下に
抑制される。従って、上記デッドタイム回路３１を用い
ることにより、耐圧が６０ＶのＦＥＴを用いて圧電トラ
ンス駆動手段を構成し得ることがわかる。
【０１３３】さらに、本実施例では、バーストオフを実
現するためにも、上記デッドタイム機能が用いられてい
る。比較器２６ｂの出力が、デッドタイム生成回路３１
に与えられる。比較器２６ｂの出力がＨとなったとき、
フィードバック電圧の値によらず、比較器３３ｂの出力
のデューティー＝０％となるように設定しておく。これ
により、入力電圧制御部１の出力が０となり、バースト
オフを実現することができる。
【０１３４】バーストオフの期間には、トランジスタＱ
２７ａもまた同時にオン状態となるため、抵抗Ｒ１０の
抵抗値を抵抗Ｒ１１の抵抗値と等しくし、かつ抵抗Ｒ１
０′の抵抗値と抵抗９ｂの抵抗値を等しくしておくこと
により、第３，第４の実施例の場合と同様に、バースト
オフ期間に入力電圧制御部のオンデューティーが過大に
なる問題を防止することができる。すなわち、上記デッ
ドタイム制御機能を用いることにより、より簡単な回路
構成でバースト調光を実現することができる。
【０１３５】さらに、本実施例では、短絡・保護回路３
２が設けられている。短絡・保護回路３２は、第１の比
較器３ａの出力端に接続されており、フィードバック電
圧を受け得るように構成されている。
【０１３６】上記短絡・保護回路３２は、例えば汎用Ｐ
ＷＭＩＣのタイマーラッチ回路などにより構成すること
ができる。短絡・開放保護回路３２の動作につき説明す
る。何らの理由で、整流手段９の出力電圧、すなわちフ
ィードバック電圧（ＶFB）がＨとなる。ＶFBが予め定め
られた一定電圧を上回ると、短絡・保護回路３２の時定
数設定端子に接続さたコンデンサＣ１０２に充電し始
め、時定数設定端子の電圧が一定電圧以上になると、圧
電トランスインバータ全体の動作が停止される。
【０１３７】圧電トランスの出力が開放状態となった
り、ＧＮＤに短絡した場合のような異常事態において
は、負荷電流が０となり、かつ整流手段９の出力も０と
なる。従って、本機能を用いることにより、異常事態が
一定時間以上継続した場合には圧電トランスインバータ
動作を停止する、回路保護動作を実現することができ
る。
【０１３８】また、圧電トランスインバータでは、暗黒
点灯（完全に真っ暗な場所では冷陰極管が点灯し難い状
態）対策として、出力開放の場合にはすぐに動作を停止
せず、点灯可能電圧以上の電圧を一定時間出力し続ける
機能が求められる。この「一定時間」は、ユーザーやセ
ットの使用状況により左右され、具体的には、１秒程度
から無限大時間まで大きく変化する。従って、この一定
時間については外部から可変し得ることが望ましい。
【０１３９】本実施例では、コンデンサＣ１０２として
は、必要最低限の容量が接続されており、さらに時定数
設定端子には、外部コンデンサ接続端子が接続されてい
る。外部コンデンサ接続端子に、必要に応じてコンデン
サを接続し、該コンデンサの容量定数を変えることによ
り、上記一定時間の調整を容易に行うことができる。
【０１４０】なお、上述した異常時の保護動作は、本発
明に係る圧電トランス駆動周波数を略固定したことによ
り、初めて実現し得るものであることを説明する。上述
した方法で保護動作を行うと、必然的に、圧電トランス
６の出力開放異常も短絡異常も同一の時定数で保護され
ることになる。前述したように、開放異常の場合には、
異常発生から保護動作まで１秒以上程度の遅延時間が要
求されることが多い。従って、短絡異常時にも、１秒以
上経過した後に、初めて保護動作が行われる。
【０１４１】圧電トランス６の出力を短絡した場合に
は、通常よりも低い周波数に共振周波数（圧電トランス
６の入力インピーダンスが最小となる周波数）が存在
し、図４に示した周波数−ゲイン特性の圧電トランスの
場合には、５４〜５５ｋＨｚで入力インピーダンスが最
小となる。この周波数で圧電トランス６を駆動すると、
非常に大きなエネルギーが入力されることになり、圧電
トランス６が破断するような問題が発生する。
【０１４２】しかしながら、特開平７−２２０８８８号
公報に記載の先行技術では、圧電トランス６は常に共振
周波数で駆動されるため、トランスの破断は免れ得な
い。また、特開平９−１０７６８４号公報に記載の先行
技術においても、圧電トランス６の出力が短絡される
と、負荷電流が目標値に達しないため、周波数掃引手段
が圧電トランスの駆動周波数を低下させることになる。
そのため、入力インピーダンスが最小である共振周波数
を通過し、より低い周波数に移動し、異常保護の遅延時
間が１秒以上と大きいので、やはり圧電トランス６の破
断が生じる。
【０１４３】これに対して、本発明に係る圧電トランス
インバータでは、圧電トランスの駆動周波数が固定され
ているので、短絡異常発生時に共振周波数では動作しな
い。従って、圧電トランス６への入力エネルギーが制限
されて１秒以上短絡状態が継続したとしても、圧電トラ
ンス６の破断には至らない。
【０１４４】次に、出力開放時の保護について説明す
る。出力開放時にも、短絡・開放保護回路３２が動作す
るまでの一定期間は電圧が出力され続ける。いま、圧電
トランス６の動作周波数（第２の発振器の発振周波数）
が固定であり、かつ図１２に示したように開放時のゲイ
ンの大きな領域で使用しているため、トランスの出力が
過大に大きくなり、不要な放電やトランスの破壊といっ
た問題が生じるおそれがある。
【０１４５】そこで、本実施例では、抵抗Ｒ１１０，Ｒ
１１１により、圧電トランス６の出力が分圧され、その
分圧電圧でトランジスタＱ１０１が駆動される。従っ
て、開放時の出力電圧が抑制される。
【０１４６】圧電トランジスタ６の出力が、抵抗Ｒ１１
０，Ｒ１１１の分圧比で定められる一定電圧以上に上昇
すると、トランジスタＱ１０１がオン状態となり、抵抗
Ｒ１０９の片端がアース電位に接続される。その結果、
第１の発振器２の抵抗接続端子から流出する電流が大き
くなるため、第１の発振器２の発振周波数が高くなる。
従って、高くなった発振周波数を４分周することにより
得られたトランス駆動周波数も高くなる。
【０１４７】図１２に示したように、駆動周波数を高く
すると、圧電トランスのゲインは減少し、出力電圧が低
下する。すなわち、圧電トランス出力開放異常時には、
抵抗Ｒ１１０，Ｒ１１１の分圧比で定められる一定電圧
に出力電圧が維持され、不要な放電や圧電トランスの破
断といった問題を防止することができる。
【０１４８】さらに、分圧接続点とトランジスタ１０１
のベース電極との間には、ダイオードＤ３及び抵抗Ｒ１
１２が直列に接続されており、かつ抵抗Ｒ１１２とダイ
オードＤ３との間の接続点とアース電位との間には、コ
ンデンサＣ１０３が接続されている。また、トランジス
タ１０１のコレクタ電極が、抵抗Ｒ１０９及びコンデン
サＣ１０１内の接続点に接続されている。抵抗Ｒ１０９
及びコンデンサＣ１０１は、接続点１２ｂとアース電位
との間に接続されている。
【０１４９】定常状態では、第１の発振器２の設計によ
り定められる一定電圧ＶOSC がコンデンサＣ１０１の両
端に印加される。しかしながら、起動前には、コンデン
サＣ１０１に印加される電圧は０である。従って、起動
時の一定期間のみ、コンデンサＣ１０１を充電する電流
が抵抗Ｒ１０９を流れる。よって、起動時には定常時の
周波数よりも高い周波数から低周波数側に掃引しながら
起動・点灯することになる。この機能を有するため、起
動時に負荷に大きな電流が流れるという問題を解決する
ことができる。
【０１５０】図１０は、本発明の第６の実施例に係る圧
電トランスインバータを説明するための回路図である。
本実施例は、出力開放時の保護動作以外の点では図９と
同様であるため、出力開放保護にかかわる部分以外につ
いては説明を省略する。
【０１５１】図１０では、トランジスタＱ１０１のコレ
クタは抵抗Ｒ１１３の片端に接続され、抵抗Ｒ１１３の
他端はトランジスタＱ１０２のベースに接続される。ま
た、Ｑ１０２のエミッタは基準電圧に接続され、コレク
タはデッドタイム生成回路３１に接続される。デッドタ
イム生成回路３１の入力端子は、トランジスタＱ１０２
のコレクタ電圧がハイ、つまり基準電圧になるとデュー
ティー０％になるように設定されているものとする。
【０１５２】圧電トランスインバータの出力が何らかの
要因で開放、つまり無負荷になった場合には、図９の場
合と同様に、圧電トランスの出力電圧が上昇していく。
それに伴い、Ｄ３のアノード電圧が上昇し、Ｄ３が導通
してトランジスタＱ１０１がオンする。するとＲ１１３
を介してトランジスタＱ１０２がオンし、デッドタイム
生成回路にはハイ信号が入力される。これにより入力電
圧制御回路のデューティーが０％となり、圧電トランス
への入力電圧が低下するために圧電トランス出力電圧も
低下する。つまり初期の圧電トランス出力電圧の過上昇
が抑制できる。圧電トランス出力電圧が低下するとトラ
ンジスタＱ１０２，Ｑ１０２がオフするため、再び入力
電圧制御回路のデューティーは広がり始める。このよう
に入力電圧制御回路の平均出力電圧はオン／オフを繰り
返しながら、過大電圧が出力されることを防止する。
【０１５３】上記説明においては、トランジスタＱ１０
２が完全にオンし、入力電圧制御回路スイッチング素子
のデューティーが０％になる例について説明したが、必
ずしもデューティーが０％まで低下する必要はない。つ
まりトランジスタＱ１０２，Ｑ１０２ともにリニアな領
域（ハーフオンの領域）で使用して、デッドタイム生成
回路への入力電圧が０Ｖ以上、基準電圧以下の中間の電
圧になるように制御すれば、入力電圧制御回路の出力は
完全に０にはならず、略一定の電圧、つまり圧電トラン
ス出力電圧が目標開放電圧と常に一致するような電圧に
保持することもできる。いずれの場合にも、点灯可能電
圧以上の電圧を継続して出力しながら、かつ過大な電圧
が発生しないように保護動作することが可能となる。
【０１５４】図１１は、本発明の第７の実施例に係る圧
電トランスインバータを説明するための回路図である。
本実施例では、圧電トランス駆動手段５４が、２個のＦ
ＥＴ５４ａ，５４ｂを用いたハーフブリッジ構成を有す
る。すなわち、Ｐ型のＦＥＴ５４ａのソース電極に入力
電圧制御部１の出力が与えられるように接続されてい
る。また、ＦＥＴ５４ａのドレイン電極が、ＦＥＴ５４
ｂのドレイン電極と共通接続されている。ＦＥＴ５４ｂ
のソース電極がアース電位に接続されている。さらに、
ＦＥＴ５４ａ，５４ｂのゲート電極が共通接続されて第
２の発振器２５に接続されている。
【０１５５】ＦＥＴ５４ａのドレイン電極と、ＦＥＴ５
４ｂのドレイン電極とを接続してなる接続点５４ｃに、
インダクタ５４ｄの一端が接続されている。インダクタ
５４ｄの他端は圧電トランス６の第１の入力電極６ａに
接続されている。また、インダクタ５４ｄの他端と圧電
トランス６の入力電極６ａとの間の接続点５４ｅとアー
ス電位との間にコンデンサ５４ｆが接続されている。す
なわち、ＦＥＴ５４ａ，５４ｂを用いたハーフブリッジ
構成の駆動回路の出力に、インダクタ５４ｄとコンデン
サ５４ｆとからなるＬＣローパスフィルタが接続されて
いる。従って、上記ＬＣローパスフィルタにより、高周
波成分が除去された出力電圧が圧電トランス６に印加さ
れる。
【０１５６】ここで、コンデンサ５４ｆと、圧電トラン
ス６の入力容量との合成容量と、インダクタ５４ｄのイ
ンダクタンス値で決定されるＬＣフィルタの共振周波数
を、圧電トランス６の駆動周波数に略一致させると最適
な設計となる。なお、圧電トランス駆動手段の回路構成
については、特に限定されず、前述してきた各実施例の
圧電トランス駆動手段の回路構成を採用してもよく、そ
の場合においても、上記ＬＣローパスフィルタを接続す
ることにより、圧電トランスに不要高周波成分を除去し
た電圧を圧電トランスに印加することができる。
【０１５７】本実施例では、入力電圧が抵抗Ｒ２０１及
び抵抗Ｒ２０２に分圧されており、抵抗Ｒ２０１，Ｒ２
０２の間の接続点すなわち分圧点５１に、ツェナーダイ
オードＶｚが接続されており、ツェナーダイオードＶｚ
の他端が、トランジスタＱ２０１のベース電極に抵抗Ｒ
５２を介して接続されている。コンデンサＱ２０１のコ
レクタ電極は抵抗Ｒ２０３を介して第２の発振器２５の
周波数設定抵抗端子に接続されており、トランジスタＱ
２０１のエミッタ電極がアース電位に接続されている。
【０１５８】従って、入力電圧が、抵抗Ｒ２０１，Ｒ２
０２で分圧され、分圧された電圧がツェナーダイオード
Ｖｚのツェナー電圧よりも大きい場合には、ツェナーダ
イオードＶｚが導通する。その結果、トランジスタＱ２
０１がオン状態となり、第２の発振器２５の周波数が高
められる。逆に、入力電圧が低下し、トランジスタＱ２
０１がオフ状態となると、抵抗Ｒ２０３がアース電位か
ら切り離されることになる。従って、第２の発振器の発
振周波数が低下する。この機能を用いることにより、定
常使用状態では高効率の周波数領域を使用しつつ、入力
電圧が低下した特殊な状況においても点灯を維持するこ
とができる。これを、以下において説明する。
【０１５９】いま、定格入力電圧が７〜２０Ｖ、バッテ
リー駆動時の入力電圧が１０．８Ｖのノートパソコン用
の用途を例にとり説明する。図４から明らかなように、
圧電トランス６の効率が最大となる周波数は、ゲインが
最大となる周波数よりもやや高周波数側に位置してい
る。入力電圧が１０．８Ｖのときには、例えば５７．５
ｋＨｚの効率最高の周波数を用いるものとする。このと
き、圧電トランス６の昇圧ゲインは３４ｄＢであり、最
大ゲインの３９ｄＢに対し、５ｄＢのゲインの余裕があ
る。
【０１６０】いま、非常にまれなケースとして、入力電
圧が７Ｖに低下した場合を考える。周波数が５７．５ｋ
Ｈｚに固定されている場合には、圧電トランス６のゲイ
ンが固定されるため、入力電圧制御部１のオンデューテ
ィーを増加し、入力電圧制御部１の平均出力電圧をある
値に維持しなければならない。何らかのばらつきによ
り、入力電圧制御部１の必要出力電圧が８Ｖとすると、
矩形波パルスデューティーは１００％となり、ＳＣＰ機
能が動作し、インバータは停止することになる。
【０１６１】しかしながら、抵抗Ｒ２０１，Ｒ２０２，
Ｒ２０３の抵抗値を適当に選択し、入力電圧＜９Ｖでト
ランスＱ２０１がオフ状態とされ、発振周波数が５６．
５ｋＨｚに移動するように設定しておくと、入力電圧９
Ｖ以下では、圧電トランス６のゲインが３８ｄＢと大き
くなる。このため、負荷電流を維持するに必要な入力電
圧制御部１の平均電圧が低下し、入力電圧が７Ｖでも動
作が停止しないようにすることができる。
【０１６２】発振周波数が５６．６ｋＨｚでは、５７．
５ｋＨｚの場合よりも圧電トランスの効率はやや低くな
るが、入力電圧＜９Ｖという状況は、実使用状態では、
滅多に発生しない。従って、この状態で効率がやや低い
ことは、実使用上問題とはならない。
【０１６３】このように、入力電圧が所望の一定値を下
回った場合に、第２の発振器の発振周波数を通常の周波
数よりもやや低周波数側の別の周波数に変更する回路を
追加することにより、広い入力電圧範囲で点灯を維持し
つつ、かつ最も使用頻度が高い入力電圧時には、圧電ト
ランスの効率が最高となる周波数を用いて圧電トランス
を駆動することができる。
【０１６４】
【発明の効果】本願発明に係る圧電トランスインバータ
では、圧電トランスの出力電極に負荷が接続され、負荷
を流れる電流が予め定められた目標電流値と略一致する
ように、電圧制御手段により制御されるが、該電圧制御
手段が、圧電トランスに入力される交流電圧の平均電圧
を制御するように機能するものであるため、１つのフィ
ードバック制御を用いて負荷電流を安定化でき、従って
制御系回路構成を簡略化かつ低コスト化することができ
る。また、上記電圧制御手段として、スイッチングトラ
ンジスタ及び環流素子を有する入力電圧制御手段を用
い、負荷を流れる電流が目標電流値と略一致するように
入力電圧制御手段のデューティー比が制御される場合に
は、スイッチングトランジスタ及び環流素子からなる降
圧チョッパ回路が構成されるが、降圧チョッパ回路にお
いて平滑整流用のインダクタ及びコンデンサを必要とし
ないので、部品点数を低減することができる。また、入
力電圧制御手段のデューティー比を制御するだけでよい
ため、上述したように、制御系の簡略化を図ることがで
き、回路構成の簡略化及び低コスト化を図ることができ
る。
【０１６５】また、入力電圧制御手段が、スイッチング
トランジスタ及び環流素子を有し、平滑・整流手段を必
要としないので、平滑・整流手段で生じる無駄な損失を
無くすことができる。
【０１６６】また、負荷電流検出手段により負荷を流れ
る負荷電流が検出され、該負荷電流が略一定の目標電流
値となるように、デューティー比制御手段により入力電
圧制御手段の矩形波パルスデューティー比が制御される
ので、１つのフィードバック制御を用いるだけで、負荷
電流の安定化を図ることができる。すなわち、制御系を
簡略化することができ、安価でかつ信頼性に優れた圧電
トランスインバータを提供することができる。
【０１６７】上記入力電圧制御手段及び圧電トランス駆
動手段は、それぞれ、動作周波数を決定する第１，第２
の発振器により動作周波数が決定される。この場合、第
１の発振器の周波数を分周する分周回路がさらに備えら
れており、第１の発振器の周波数を分周した信号が第２
の発振器の出力とされている場合には、第１，第２の発
振器を単一の発振回路を用いて構成することができ、回
路構成の簡略化を図ることができる。
【０１６８】さらに、第２の発振器の発振周波数が、圧
電トランスの出力が無負荷の状態の場合に、圧電トラン
スの昇圧比が最大となる周波数以下であり、圧電トラン
スに負荷を接続して駆動した場合に圧電トランスの昇圧
比が最大となる周波数以上であるため、高効率であり、
かつ負荷電流が脈動する不安定な動作を抑制することが
できる。
【０１６９】第２の発振器の発振周波数の周囲温度に対
する依存性を補償するための温度補償回路が備えられて
いる場合には、温度補償により、入力電圧制御部の必要
平均出力電圧の温度依存性を抑制することができる。従
って、入力電圧制御手段の出力のばらつきが小さくな
り、不要に高い昇圧比の圧電トランスを用いる必要はな
くなり、圧電トランスインバータの低コスト化を果たす
ことができる。
【０１７０】上記温度補償回路については、サーミスタ
または温度補償用コンデンサを用いて構成することがで
き、それによって安価に温度補償回路が構成され得る。
外部から印加される第１の調光信号に応じて、目標電流
値を変化させる場合には、外部からの第１の調光信号に
応じて負荷電流を変化させ得るので、放電管の輝度など
の負荷の動作の調整を容易に行うことができる。
【０１７１】第１の調光信号に応じて、第２の発振器の
発振周波数をフィードバック制御を用いることなく変化
させ得る発振周波数可変回路を備えている場合には、第
２の発振器の周波数を第１の調光信号に応じて変化させ
ることにより、設定負荷電流の変化幅に比べて入力電圧
制御手段の平均出力の変化幅を小さくすることができ
る。従って、フィードバック制御系の安定性を高めるこ
とができ、圧電トランスインバータの信頼性をより一層
高めることができる。
【０１７２】負荷の駆動を間欠的にオン・オフし、オン
時間比率を外部から印加する第２の調光信号によって変
化させ得る負荷駆動時間制御手段をさらに備える場合に
は、第２の調光信号に応じて負荷を間欠的にオン・オフ
し得るので、例えば負荷として放電管を用いた場合に
は、バースト調光を実現でき、調光範囲を広げることが
できる。
【０１７３】また、負荷電流検出手段から得られる負荷
電流を整流し、該負荷電流に応じた直流電圧を出力する
整流手段をさらに備え、負荷がオン状態またはオン状態
となるように回路が動作しているときに整流手段の出力
に生じる電圧と略同一の電圧を、負荷がオフ状態あるい
は負荷がオフ状態となるように回路が動作している期間
に整流手段の出力端子に印加するように構成した場合に
は、バーストオフ期間におけるデューティー比制御手段
の出力矩形波パルスのデューティー比の変動を抑制する
ことができ、調光特性をより一層良好なものとすること
ができる。
【０１７４】負荷を流れる電流及び整流手段の出力電圧
の値に依存せず、入力電圧制御手段の矩形波パルスデュ
ーティー比が一定の値以上とならないようにデューティ
ー比を制御するデッドタイム制御手段をさらに備える場
合には、デッドタイム制御手段により制約された矩形波
パルスデューティー比の値が入力電圧により変化するの
で、入力電圧が高く、かつフィードバック制御が外れた
場合にも、入力電圧制御手段の出力の過上昇を抑制する
ことができる。従って、圧電トランス駆動手段として、
低耐圧の安価なＦＥＴなどを用いることができ、バース
ト調光を安価に実現することができる。
【０１７５】負荷を流れる電流が目標電流値とならない
場合が予め定められた一定期間以上継続した場合に、回
路動作を停止するための回路動作停止手段をさらに備え
る場合には、不要な放電や圧電トランスの破壊を抑制す
ることができ、圧電トランスインバータを確実に保護す
ることができる。
【０１７６】さらに、回路動作停止手段における異常事
態発生から回路動作停止までの一定期間が、外部に接続
されている部品の定数により変化されるように構成され
ている場合には、外部に接続する部品を選択することに
より、上記一定期間を容易に調整することができる。
【０１７７】圧電トランスの出力電圧が所望の値を超え
た場合に、第２の発振器の発振周波数を高周波数側に変
化させ、出力電圧の過上昇を防止するように構成されて
いる場合には、圧電トランスの破壊等を確実に防止する
ことができ、圧電トランスインバータを確実に保護する
ことができる。
【０１７８】あるいは、圧電トランスの出力電圧が所望
の値を超えた場合に、入力電圧制御手段のデューティー
を制御しても同様の効果が得られる。起動時に第２の発
振器の発振周波数を高周波数側から低周波数側に掃引し
ながら起動するように構成した場合には、起動時に過大
な出力電流が流れることを防止できる。
【０１７９】入力電圧が所望の電圧よりも低い場合に、
第２の発振器の発振周波数が、通常の場合の発振周波数
よりも低い周波数にシフトされる場合には、圧電トラン
スの動作周波数が低周波数側に変化されることになり、
それによって昇圧ゲインを高めることができる。従っ
て、放電管が不点灯である可能性を低くすることがで
き、より一層確実に放電管を点灯することができる。ま
た、逆に、最も頻繁に使用される入力電圧領域では、圧
電トランスの効率が最高である周波数領域を利用できる
ため、圧電トランスインバータの効率を高めることがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る圧電トランスイン
バータを説明するための概略ブロック図。
【図２】図１に示した実施例の圧電トランスインバータ
の具体的な回路構成を示す回路図。
【図３】図２に示した実施例の圧電トランスインバータ
の種々の回路部分における電圧波形を示す図。
【図４】圧電トランスの周波数−ゲイン特性を示す図。
【図５】本発明の第２の実施例に係る圧電トランスイン
バータの回路図。
【図６】本発明の第３の実施例に係る圧電トランスイン
バータの回路図。
【図７】（ａ）〜（ｄ）は、第２の周波数発振回路に接
続される温度補償回路を示す各回路図。
【図８】本発明の第４の実施例に係る圧電トランスイン
バータの回路図。
【図９】本発明の第５の実施例に係る圧電トランスイン
バータの回路図。
【図１０】本発明の第６の実施例に係る圧電トランスイ
ンバータの回路図。
【図１１】本発明の第７の実施例に係る圧電トランスイ
ンバータの回路図。
【図１２】負荷が大きい場合と小さい場合の圧電トラン
スの周波数−ゲイン特性を示す図。
【図１３】発振器の発振周波数の温度特性を示す図。
【図１４】入力電圧制御部の出力の温度特性を示す図。
【図１５】デッドタイム制御を用いた場合の入力電圧制
御部出力の入力電圧依存特性を説明するための図。
【符号の説明】
１…入力電圧制御部 １ａ…スイッチングトランジスタとしてのＦＥＴ １ｂ…環流素子としてのダイオード ２…第１の発振器 ３…デューティー比制御手段 ４…圧電トランス駆動手段 ５…第２の発振器 ６…圧電トランス ６ａ，６ｂ…入力電極 ６ｃ…出力電極 ７…負荷としての放電管 ８…電流検出手段 ９…整流手段 １２…第１の発振器 １４…圧電トランス駆動手段 １４ａ…スイッチング素子としてのＦＥＴ １４ｂ…オートトランス ２３…デューティー比制御手段 ２４…圧電トランス駆動手段 ２５…第２の発振器 ２６…圧電トランス駆動手段 ２７…デューティー比保持手段 ３１…デッドタイム生成回路 ３２…短絡・保護回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−220888（ＪＰ，Ａ) 特開 平10−247593（ＪＰ，Ａ) 特開 平４−168973（ＪＰ，Ａ) 特開 平11−67474（ＪＰ，Ａ) 特開 平８−107678（ＪＰ，Ａ) 特開 平10−127058（ＪＰ，Ａ) 特開 平10−94263（ＪＰ，Ａ) 特開 平10−174459（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42 - 7/98 H02M 3/24 H05B 41/24 - 41/29

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 圧電トランスを用いて負荷を駆動するた
    めの圧電トランスインバータであって、 スイッチングトランジスタ及び環流素子を有し、直流入
    力電圧を矩形波交流電圧に変換する入力電圧制御手段
    と、 前記入力電圧制御手段と圧電トランスとの間に接続され
    ており、誘導性素子を含み、入力電圧制御手段から出力
    される交流電圧よりも低い略一定周波数の交流電圧を前
    記圧電トランスに出力する圧電トランス駆動手段と、前記入力電圧制御手段の動作周波数を決定する第１の発
    振器と、 前記圧電トランス駆動手段の動作周波数を決定する第２
    の発振器と、 入力電極と出力電極とを有し、入力電極が前記圧電トラ
    ンス駆動手段に接続されており、出力電極が負荷に接続
    される圧電トランスと、 負荷に接続されて、負荷電流を検出する負荷電流検出手
    段と、 前記負荷電流検出手段に接続されており、負荷電流検出
    手段の出力に応じて、 負荷電流が略一定の目標電流値となるように入力電圧制
    御手段の矩形波パルスデューティー比を制御するデュー
    ティー比制御手段とを備え、前記第２の発振器の発振周波数が、前記圧電トランスの
    出力が無負荷の状態の場合に、圧電トランスの昇圧比が
    最大となる周波数以下であり、かつ前記圧電トランスに
    負荷を接続して駆動した場合に圧電トランスの昇圧比が
    最大となる周波数以上であることを特徴とする、 圧電ト
    ランスインバータ。
  2. 【請求項２】 前記第２の発振器が前記第１の発振器の
    周波数を分周する分周回路を備え、第１の発振器の周波
    数を分周した信号が第２の発振器の出力とされており、
    それによって第１，第２の発振器が単一の発振器で構成
    されている、請求項１に記載の圧電トランスインバー
    タ。
  3. 【請求項３】 第２の発振器の発振周波数の周囲温度に
    対する依存性を入力電圧制御部の必要平均出力電圧の温
    度依存性を抑制するように補償するための温度補償回路
    をさらに備えることを特徴とする、請求項１または２の
    いずれかに記載の圧電トランスインバータ。
  4. 【請求項４】 前記温度補償回路が、サーミスタまたは
    温度補償用コンデンサを備える、請求項３に記載の圧電
    トランスインバータ。
  5. 【請求項５】 外部から印加される第１の調光信号に応
    じて、前記目標電流値を変化させることを特徴とする、
    請求項１〜４のいずれかに記載の圧電トランスインバー
    タ。
  6. 【請求項６】 前記第１の調光信号に応じて、第１また
    は第２の発振器の発振周波数をフィードバック制御を用
    いることなく変化させ得る発振周波数可変回路をさらに
    備えることを特徴とする、請求項５に記載の圧電トラン
    スインバータ。
  7. 【請求項７】 負荷の駆動を間欠的にオン・オフし、オ
    ン時間比率を外部から印加する第２の調光信号によって
    変化させ得る負荷駆動時間制御手段をさらに備えること
    を特徴とする、請求項１〜６のいずれかに記載の圧電ト
    ランスインバータ。
  8. 【請求項８】 前記負荷電流検出手段から得られる負荷
    電流を整流し、該負荷電流に応じた直流電圧を出力する
    整流手段をさらに備え、 前記負荷がオン状態または負荷がオン状態となるように
    回路が動作しているときに前記整流手段の出力に生じる
    電圧と略同一の電圧を、負荷がオフ状態あるいは負荷が
    オフ状態となるように回路が動作している期間に前記整
    流手段の出力端子に印加することを特徴とする、請求項
    ７に記載の圧電トランスインバータ。
  9. 【請求項９】 前記負荷を流れる電流及び前記整流手段
    の出力電圧の値に依存せず、前記入力電圧制御手段の矩
    形波パルスデューティー比が一定の値以上とならないよ
    うにデューティー比を制御するデッドタイム制御手段を
    さらに備え、デッドタイム制御手段により制約された矩
    形波パルスデューティー比の値が入力電圧により変化す
    る、請求項１〜８のいずれかに記載の圧電トランスイン
    バータ。
  10. 【請求項１０】 前記負荷を流れる電流が目標電流値と
    ならない場合が予め定められた一定期間以上継続した場
    合に、回路動作を停止するための回路動作停止手段をさ
    らに備えることを特徴とする、請求項１〜９のいずれか
    に記載の圧電トランスインバータ。
  11. 【請求項１１】 前記回路動作停止手段における前記異
    常事態発生から回路動作停止までの一定期間が、外部に
    接続されている部品の定数により変化され得るように構
    成されている、請求項１０に記載の圧電トランスインバ
    ータ。
  12. 【請求項１２】 前記圧電トランスの出力電圧が所望の
    値を超えた場合に、前記第２の発振器の発振周波数を、
    高周波数側に変化させ、出力電圧の過上昇を防止するよ
    うに構成されている、請求項１〜１１のいずれかに記載
    の圧電トランスインバータ。
  13. 【請求項１３】 前記圧電トランスの出力電圧が所望の
    値を超えた場合に、前記入力電圧制御手段の出力矩形波
    のパルスデューティーを狭くして、出力電圧の過上昇を
    防止するように構成されている、請求項１〜１２のいず
    れかに記載の圧電トランスインバータ。
  14. 【請求項１４】 起動時に、前記第２の発振器の発振周
    波数を、高周波数側から低周波数側に掃引しながら起動
    するように構成されている、請求項１〜１３のいずれか
    に記載の圧電トランスインバータ。
  15. 【請求項１５】 入力電圧が所望の電圧よりも低い場合
    に、前記第２の発振器の発振周波数が、通常の場合の発
    振周波数よりも低い周波数にシフトされる、請求項１〜
    １４のいずれかに記載の圧電トランスインバータ。
  16. 【請求項１６】 前記負荷が、放電管である、請求項１
    〜１５のいずれかに記載の圧電トランスインバータ。
JP11101699A 1999-04-08 1999-04-08 圧電トランスインバ―タ Expired - Fee Related JP3063755B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11101699A JP3063755B1 (ja) 1999-04-08 1999-04-08 圧電トランスインバ―タ
TW089104142A TW456159B (en) 1999-04-08 2000-03-08 Piezoelectric inverter
US09/526,961 US6184631B1 (en) 1999-04-08 2000-03-16 Piezoelectric inverter
CNB001064363A CN1179477C (zh) 1999-04-08 2000-04-07 压电逆变器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11101699A JP3063755B1 (ja) 1999-04-08 1999-04-08 圧電トランスインバ―タ

Publications (2)

Publication Number Publication Date
JP3063755B1 true JP3063755B1 (ja) 2000-07-12
JP2000295861A JP2000295861A (ja) 2000-10-20

Family

ID=14307580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11101699A Expired - Fee Related JP3063755B1 (ja) 1999-04-08 1999-04-08 圧電トランスインバ―タ

Country Status (4)

Country Link
US (1) US6184631B1 (ja)
JP (1) JP3063755B1 (ja)
CN (1) CN1179477C (ja)
TW (1) TW456159B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2783995B1 (fr) * 1998-09-30 2000-12-08 St Microelectronics Sa Circuit de balayage d'un tube cathodique a correction de geometrie independante de la frequence de balayage
US6900600B2 (en) * 1998-12-11 2005-05-31 Monolithic Power Systems, Inc. Method for starting a discharge lamp using high energy initial pulse
KR100683519B1 (ko) * 1999-12-23 2007-02-15 엘지.필립스 엘시디 주식회사 액정 패널의 충전 특성 보상회로 및 충전 특성 보상방법
TW569481B (en) * 2000-06-05 2004-01-01 Matsushita Electric Ind Co Ltd Driving method and driving circuit for piezoelectric transformer, cold cathode tube emission device, liquid crystal panel and liquid crystal panel built-in apparatus
US6294883B1 (en) * 2000-09-07 2001-09-25 Visteon Global Technologies, Inc. Method and apparatus for fast heating cold cathode fluorescent lamps
US6720706B2 (en) * 2001-02-12 2004-04-13 Gareth J. Knowles Reduced component drive circuit
JP2002305881A (ja) * 2001-04-02 2002-10-18 Nec Tokin Corp インバータ回路
WO2003003555A1 (en) * 2001-06-27 2003-01-09 Matsushita Electric Industrial Co., Ltd. Cold-cathode driver and liquid crystal display
JP4267883B2 (ja) * 2001-09-21 2009-05-27 ミネベア株式会社 液晶表示ユニット
US6853153B2 (en) * 2002-02-26 2005-02-08 Analog Microelectronics, Inc. System and method for powering cold cathode fluorescent lighting
JP4344791B2 (ja) 2002-10-21 2009-10-14 日本電気株式会社 海底ケーブルシステム及び海底給電分岐装置
US6700249B1 (en) * 2002-11-19 2004-03-02 Aerotech, Inc. Direct drive vertical lift and rotation stage
US6791239B2 (en) * 2002-11-19 2004-09-14 Shin Jiuh Corp. Piezoelectric transformation driving apparatus
TW200425628A (en) * 2002-11-25 2004-11-16 Matsushita Electric Ind Co Ltd Driving method and driving circuit for piezoelectric transformer, cold-cathode tube light-emitting apparatus, liquid crystal panel and device with built-in liquid crystal panel
KR100940563B1 (ko) 2002-12-06 2010-02-03 삼성전자주식회사 액정 표시 장치용 백라이트 어셈블리
CN1726743A (zh) * 2002-12-20 2006-01-25 皇家飞利浦电子股份有限公司 用于高压灯的供电装置
KR101021202B1 (ko) * 2004-04-16 2011-03-11 엘지디스플레이 주식회사 저온 온도보상 구동회로를 구비한 에프에스씨 모드액정표시장치 및 그 구동방법
KR100662469B1 (ko) * 2004-10-04 2007-01-02 엘지전자 주식회사 인버터 및 인버터 구동 방법
JP4632023B2 (ja) * 2004-10-26 2011-02-16 富士電機システムズ株式会社 電力変換装置
KR101110132B1 (ko) * 2004-11-24 2012-02-10 엘지디스플레이 주식회사 램프 오픈 감지회로와 감지방법 및 그 디스플레이 장치
JP4720372B2 (ja) * 2005-08-24 2011-07-13 富士ゼロックス株式会社 電源装置
JP4783605B2 (ja) 2005-08-31 2011-09-28 株式会社リコー 電源装置
KR100735461B1 (ko) * 2006-04-11 2007-07-03 삼성전기주식회사 Ｐｗｍ 제어 ｉｃ간 동기기능 갖는 ｌｃｄ 백라이트구동회로
CN200969528Y (zh) * 2006-06-16 2007-10-31 Bcd半导体制造有限公司 充电器电路及其pwm控制器
EP2040516A1 (en) * 2006-06-29 2009-03-25 Tamura Corporation Dimmer noise reducing circuit of piezoelectric transformer
US20090322244A1 (en) * 2006-07-26 2009-12-31 Seiji Namiki Piezoelectric transformer light adjusting noise reduction circuit
US20080169725A1 (en) * 2007-01-12 2008-07-17 Shan-Yi Yu Piezoelectric actuation system
JP4489090B2 (ja) 2007-01-30 2010-06-23 シャープ株式会社 イオン発生装置及び電気機器
DE102008061586B4 (de) * 2008-12-11 2015-08-20 Continental Automotive Gmbh Verfahren und Vorrichtung zur Ansteuerung eines Festkörperaktuators
DE102009023505A1 (de) * 2009-06-02 2010-12-09 Austriamicrosystems Ag Schaltungsanordnung für einen Piezotransformator und dazugehörendes Verfahren
JP2012191834A (ja) * 2011-02-23 2012-10-04 Oki Data Corp 高圧電源装置および画像形成装置
TWI458234B (zh) * 2011-03-28 2014-10-21 Delta Electronics Shanghai Co 直流對直流轉換器、電力變換器及其控制方法
JP5864383B2 (ja) * 2012-08-30 2016-02-17 株式会社沖データ 電源装置、およびこれを備える画像形成装置
CN107962821A (zh) * 2013-06-08 2018-04-27 杭州跟策科技有限公司 转盘式手挽成型装置及手挽成型方法
KR102095064B1 (ko) * 2013-08-12 2020-03-30 솔루엠 (허페이) 세미컨덕터 씨오., 엘티디. 파워 스위치 구동회로, 전원공급장치 및 파워 스위치 구동 방법
CN104470039B (zh) * 2013-09-17 2017-03-22 欧普照明股份有限公司 一种led驱动器
TWI556203B (zh) * 2015-01-30 2016-11-01 友達光電股份有限公司 顯示器與控制轉換器的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04168973A (ja) 1990-10-31 1992-06-17 Toshiba Corp 電源回路及びこれを用いた駆動回路
JPH07220888A (ja) 1994-01-27 1995-08-18 Hitachi Metals Ltd 放電管の駆動装置
EP0665600B1 (en) * 1994-01-27 1999-07-21 Hitachi Metals, Ltd. Discharge tube driving device and piezoelectric transformer therefor
JP2751842B2 (ja) 1994-10-05 1998-05-18 日本電気株式会社 圧電トランスの駆動回路および駆動方法
JP2778554B2 (ja) * 1995-10-12 1998-07-23 日本電気株式会社 圧電トランス駆動回路
JP2842526B2 (ja) * 1996-08-01 1999-01-06 日本電気株式会社 圧電トランスの駆動回路
JP3412736B2 (ja) 1996-09-11 2003-06-03 松下電器産業株式会社 圧電トランス駆動装置、圧電トランスおよび液晶表示装置
JP3063645B2 (ja) 1996-10-24 2000-07-12 日本電気株式会社 圧電トランスの駆動回路
JP2923873B2 (ja) * 1996-12-03 1999-07-26 日本電気株式会社 圧電トランスの制御方法及び駆動回路
JPH10247593A (ja) 1997-03-05 1998-09-14 Nec Corp インバータおよびその駆動方法
JP3216572B2 (ja) * 1997-05-27 2001-10-09 日本電気株式会社 圧電トランスの駆動回路
JP3577904B2 (ja) 1997-08-13 2004-10-20 松下電工株式会社 放電灯点灯装置

Also Published As

Publication number Publication date
JP2000295861A (ja) 2000-10-20
CN1179477C (zh) 2004-12-08
US6184631B1 (en) 2001-02-06
CN1270441A (zh) 2000-10-18
TW456159B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
JP3063755B1 (ja) 圧電トランスインバ―タ
KR100233192B1 (ko) 압전 트랜스 구동 회로
US6927989B2 (en) DC-AC converter and controller IC for the same
JP3257505B2 (ja) 圧電トランスインバータ
US7236377B2 (en) DC-AC converter and controller IC therefor
US7589981B2 (en) DC-AC converter and method of supplying AC power
US7560879B2 (en) Method and apparatus for DC to AC power conversion for driving discharge lamps
JP3696604B2 (ja) 直流−交流変換装置、及び交流電力供給方法
US6317347B1 (en) Voltage feed push-pull resonant inverter for LCD backlighting
EP0763966B1 (en) Cold cathode tube lighting device using piezoelectric transformer
WO2006051854A1 (ja) コントローラｉｃ、直流－交流変換装置、及び直流－交流変換装置の並行運転システム
JP2007018960A (ja) 放電灯点灯回路
WO2004047279A1 (ja) 直流−交流変換装置、及びそのコントローラｉｃ
KR100919717B1 (ko) 인버터 구동 장치 및 그 방법
JP3905868B2 (ja) 放電管用インバータ回路
EP2222141A1 (en) Discharge lamp lighting circuit for AC-driving a discharge lamp
JP3272218B2 (ja) 照明装置
WO2002039570A1 (en) Switching mode power supply
JP3746673B2 (ja) 圧電トランスの制御回路
JP2000133484A (ja) 放電管駆動回路
WO2008019531A1 (fr) Générateur haute fréquence
JP2001314091A (ja) 電源装置
WO2002034014A1 (en) Centrally-controlled electronic ballast with enhanced power savings
JP2000030883A (ja) 放電灯点灯装置
JP2000354378A (ja) 圧電トランスインバータ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees