JP5042882B2

JP5042882B2 - スイッチング電源装置

Info

Publication number: JP5042882B2
Application number: JP2008043151A
Authority: JP
Inventors: 博之西野; 英二塩濱
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2008-02-25
Filing date: 2008-02-25
Publication date: 2012-10-03
Anticipated expiration: 2028-02-25
Also published as: JP2009201326A

Description

本発明は、入力電源側と絶縁された直流安定化電圧・電流を出力するスイッチング電源装置に関し、特にスイッチング素子の損失低減、および小型・低コスト化を図るものに関する。

従来、上述のような小型高効率のスイッチング電源として、複合共振型の直列コンバータ回路が知られ、特許文献１など多くの公知技術が示されている。図７にその従来技術による主回路構成を、図８に主な部位の波形を示す。

このスイッチング電源装置では、直流入力電源Ｅの両端子間に、スイッチング素子Ｑ１とＱ２（以下、パワーＭＯＳＦＥＴで記述）との直列回路が接続されるとともに、コンデンサＣ０が接続される。そして、前記パワーＭＯＳＦＥＴＱ１，Ｑ２の接続点と前記直流入力電源Ｅの一端との間に、インダクタＬと出力トランスＴの１次巻線Ｌ１１とコンデンサＣ１との直列共振回路を形成し、前記パワーＭＯＳＦＥＴＱ１またはＱ２の何れかと並列にコンデンサＣ２が接続される（図７では、直流入力電源Ｅの一端は低圧側に、コンデンサＣ２はパワーＭＯＳＦＥＴＱ２に並列に接続した例を示している）。また、パワーＭＯＳＦＥＴＱ１，Ｑ２には、それぞれ逆並列にダイオードＤ１，Ｄ２が接続される（パワーＭＯＳＦＥＴＱ１，Ｑ２のボデイダイオードで兼用される場合が多い）。

さらに前記出力トランスＴの出力巻線に中間タップを設けて２分割（Ｌ２１，Ｌ２２）し、それらの出力を整流するダイオードＤ３，Ｄ４で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサＣ３および直流負荷Ｌｏａｄが接続される。前記のパワーＭＯＳＦＥＴＱ１，Ｑ２は、ブロックで示した制御部１によって、複合共振条件を加味して予め設定された周波数で交互にＯＮ／ＯＦＦされる。したがって、制御部１には、高周波発振機能、２つのパワーＭＯＳＦＥＴＱ１，Ｑ２を交互に駆動する機能、および２つのパワーＭＯＳＦＥＴＱ１，Ｑ２を共にＯＦＦするデットタイム期間を設定する機能、必要に応じて入出力電圧や電流、電力を制御する為のフィードフォワードやフィードバック制御機能ならびに出力可変機能などが備えられる。

図８を参照して、Ｖｇ１，Ｖｇ２は制御部１によって予め設定されたパワーＭＯＳＦＥＴＱ１，Ｑ２の駆動信号を示す。交互にＯＮ／ＯＦＦさせるとともに、両方共にＯＦＦするデットタイム期間が設定されている。ＶＱ１，ＩＱ１およびＶＱ２，ＩＱ２は、パワーＭＯＳＦＥＴＱ１，Ｑ２のドレイン−ソース間電圧およびドレイン電流を示す。駆動信号Ｖｇ１がＨｉｇｈの時、パワーＭＯＳＦＥＴＱ１にはドレイン電流ＩＱ１が流れ、Ｌｏｗの時は略直流入力電源Ｅに等しい電圧ＶＱ１が印加される（パワーＭＯＳＦＥＴＱ２の場合も同様）。なお、デットタイム期間においては、コンデンサＣ２とインダクタＬおよび出力トランスＴの励磁インダクタンスとによる効果から、ドレイン−ソース間電圧ＶＱ１，ＶＱ２は任意の傾斜を持った立上がり、立下り波形となる。また、ドレイン電流ＩＱ１，ＩＱ２は、略インダクタＬとコンデンサＣ１とで設定される直列共振電流波形となり、これらの合成電流がインダクタＬと出力トランスＴの１次巻線Ｌ１１とコンデンサＣ１との直列共振回路の電流となる。ＶＣ１はコンデンサＣ１の電圧波形を表しており、前記の直列共振回路の電流より位相の遅れた波形となる。ＩＤ３，ＩＤ４は出力整流のダイオードＤ３，Ｄ４の電流波形を示すもので、前記のパワーＭＯＳＦＥＴＱ１，Ｑ２の駆動周波数と、インダクタＬおよびコンデンサＣ１の直列共振周波数との関係を、「共振周波数＞駆動周波数」の条件を満足させることによって、ダイオードＤ３，Ｄ４の一方の電流が流れ終わった後に他方の電流が流れ始めるように設定が可能で、両方のダイオード電流が流れない期間は出力側へ電力が伝達されない。すなわち、前記ダイオードＤ３，Ｄ４の電流が流れない期間では、出力トランスＴの２次側は無負荷と考えられ、１次側の直列共振回路にトランスＴの１次側励磁インダクタンスＬが直列に挿入されて直列共振条件が切り替わる結果、ドレイン電流ＩＱ１およびＩＱ２の波形にも変曲点が見られる。

このような複合共振型直列コンバータでは、ＺＶＳ（ゼロ電圧スイッチング）、すなわちスイッチング素子Ｑ１，Ｑ２の印加電圧が低下した後に電流が流れ始めるような条件設定が可能とされ、スイッチング損失が極めて少ないこと、および２次側整流ダイオードＤ３，Ｄ４のリカバリ損失を回避できることから、高効率で高周波化が可能となる。また、スイッチング時の電圧・電流波形が安定しているとともに、２次側整流ダイオードＤ３，Ｄ４のリンギングも抑制できることから、雑音面でも優れている。

上述の従来技術は、このような数々の特徴を有しながらも、周波数を予め発振器で設定し、２つのスイッチング素子Ｑ１，Ｑ２を駆動する所謂他励式のスイッチング電源装置であり、その場合、高電位側のスイッチング素子Ｑ１，Ｑ２へのレベルシフタが必要で、その周波数追従性や損失の観点から、高周波化に対する技術課題を有し、またコスト面での課題などから、たとえば特許文献２〜４で示すような自励式の検討もなされている。

図９は、電流帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献２に示されたものである。主回路構成は概ね図７と同様であるが、入力電源は商用電源を全波整流にて用いるとともに、出力トランスＴ０２の２次側は整流ブリッジＤＢによる全波整流回路としている。スイッチング素子ＴＲ１，ＴＲ２はバイポーラトランジスタで構成し、その駆動は電流帰還トランスＴ０１の２次巻線ＬＢ１およびＬＢ２を利用し、逆バイアス手段によるデットタイムの確保や駆動条件の改善がなされている。

一方、図１０は、電圧帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献３に示されたものである。スイッチング素子であるバイポーラトランジスタＴＲ１，ＴＲ２への帰還信号を出力トランスＰＩＴに帰還巻線ＮＢ２を設けて得るものとし、負荷変動対策や出力安定化の為のフィードバック制御を付加している。

これら図８および図９で示す自励式複合共振直列コンバータの従来例は、駆動回路の簡易化の可能性を示唆するものであるが、図４を基に説明した他励式複合共振直列コンバータの数々の特徴を同様に実現するのは、下記の点から難しいと考えられる。先ず、駆動周波数を決定するのは帰還回路の時定数や遅延要素であり、負荷変動など外部要因の変動に対して、前記ＺＶＳなど最適なスイッチング条件の維持が難しいと思われる。次に、スイッチング素子としてバイポーラトランジスタが想定され、高周波化には適しないと思われる。

そこで、図１１はパワーＭＯＳＦＥＴを用いた電圧帰還型の自励他励式複合共振直列コンバータの公知例を示すブロック図であり、前記特許文献４に示されたものである。この従来技術では、スイッチング素子としてパワーＭＯＳＦＥＴＱ１，Ｑ２を使用し、出力トランスＴ’の補助巻線Ｌ１２から主制御回路４および副制御回路５の電源を確保するとともに、この巻線電圧を信号源として、負荷Ｌｏａｄへの供給電圧が一定になるように主制御回路４は低圧側のパワーＭＯＳＦＥＴＱ２のＯＮ／ＯＦＦを制御し、副制御回路５は高圧側のパワーＭＯＳＦＥＴＱ１の端子間電圧が基準電圧より低下したときにＯＮさせ、該高圧側パワーＭＯＳＦＥＴＱ１のＺＶＳを維持するものである。
特許第２７３４２９６号公報特許第３３７１５９５号公報特開２００２−２６２５６８号公報特開２００６−１２９５４８号公報

上述の従来技術では、副制御回路５には、図１２に示すような具体例が示され、前記パワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧を抵抗ｒ０１とｒ０２とで分圧し、コンパレータ７にて基準電圧８と比較して、積分回路のコンデンサｃ１の充放電によってパワーＭＯＳＦＥＴＱ１をＯＮさせている。このような構成では、高圧側のパワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧を直接判別しながらＯＮのタイミングを決定するので、前記ＺＶＳが実現される可能性はあるが、下記のような課題を有すると考えられる。先ず、パワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧を分圧する必要があり、前記抵抗ｒ０１，ｒ０２による損失が懸念される。一方、これらの抵抗ｒ０１，ｒ０２を高抵抗で構成する場合は、コンパレータ７の入力容量による遅延時間が想定され、高周波化が難しいと思われる。次に、駆動制御回路４，５が複雑化し、他励方式に対する優位性が認められない。

本発明の目的は、電圧帰還型の自励式複合共振直列コンバータにおいて、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるスイッチング電源装置を提供することである。

本発明のスイッチング電源装置は、直流入力電源の両端子間に第１および第２のスイッチング素子から成る直列回路が接続され、前記第１および第２のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの１次巻線から成る直列回路が接続され、前記第１および第２のスイッチング素子のスイッチングにより得られたトランスの２次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、第１および第２の制御回路が前記トランスの第１および第２の補助巻線に誘起された電圧で前記第１および第２のスイッチング素子をそれぞれＯＮ／ＯＦＦすることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、前記第１の制御回路は、前記第１のスイッチング素子をＯＦＦさせるための第３のスイッチング素子と、前記第１の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３のスイッチング素子をＯＮさせて前記第１のスイッチング素子をＯＦＦさせる第１の比較器とを備えて構成され、前記第２の制御回路は、前記第２のスイッチング素子をＯＦＦさせるための第４のスイッチング素子と、前記第２の補助巻線に誘起された電圧が対応する第２のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、可変の基準電圧を発生する基準電圧源と、前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第４のスイッチング素子をＯＮさせる第２の比較器とを備えて構成される出力調整回路から成ることを特徴とする。

上記の構成によれば、直流入力電源の両端子間に第１および第２のスイッチング素子から成る直列回路が接続され、前記第１および第２のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの１次巻線から成る直列回路が接続され、第１および第２の補助巻線の誘起電圧を前記スイッチング素子のＯＮ／ＯＦＦ駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、その補助巻線の誘起電圧からスイッチング素子のＯＮ／ＯＦＦ駆動を行う第１および第２の制御回路の内、第１の制御回路を、前記第１のスイッチング素子をＯＦＦさせるための第３のスイッチング素子と、前記第１の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３のスイッチング素子をＯＮさせて前記第１のスイッチング素子をＯＦＦさせる第１の比較器とを備えて構成し、前記第２の制御回路を、前記第２のスイッチング素子をＯＦＦさせるための第４のスイッチング素子と、前記第２の補助巻線に誘起された電圧が対応する第２のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、可変の基準電圧を発生する基準電圧源と、前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第４のスイッチング素子をＯＮさせる第２の比較器とを備えて成る出力調整回路によって構成する。

したがって、前記第１の制御回路は、２次側平滑コンデンサの充電完了によって２次側誘起電流が流れなくなったことを第１の補助巻線の電圧低下から検知して前記第３のスイッチング素子をＯＮさせ、ＯＮしていた前記第１のスイッチング素子をＯＦＦさせるとともに、第２の補助巻線に生じる順方向の誘起電圧によって、ＯＦＦしていた前記第２のスイッチング素子をＯＮさせる（ＺＶＳ動作）。一方、前記第２の制御回路は、前記基準電源を変えることによって出力の可変機能或いは出力の安定化機能を付加することができる。そして、前記出力調整回路によって第４のスイッチング素子をＯＮさせて、ＯＮしていた第２のスイッチング素子をＯＦＦすると、前記第１の補助巻線に順方向の誘起電圧が発生して、前記第１のスイッチング素子をＯＮさせ、これらの動作の繰り返しによって安定したスイッチング動作が継続される。

このような構成によって、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件（ＺＶＳ動作）を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるとともに、出力の可変機能或いは出力の安定化機能を付加することができる。また、より高周波化し、小型・高効率化にも適応できる。

また、本発明のスイッチング電源装置は、２次側負荷電流または電圧を検出する負荷検出回路と、前記負荷検出回路の検出結果を１次側へフィードバックし、前記基準電圧源の基準電圧を変化するフィードバック回路とをさらに備えることを特徴とする。

上記の構成によれば、２次側の負荷電流または出力電圧が定電流または定電圧となるようにフィードバック制御を行うことができる。

さらにまた、本発明のスイッチング電源装置では、前記ピークホールド回路は、前記第１の補助巻線に生じる前記第１のスイッチング素子をＯＮする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から成り、前記ダイオードは、複数個直列に接続され、またはツェナダイオードが直列に接続されることを特徴とする。

上記の構成によれば、前記ダイオードの段数やツェナダイオードの閾値電圧によって、前記第１の比較器の閾値設定の自由度を高めることができる。

また、本発明のスイッチング電源装置は、前記第２の比較器の出力側に、逆バイアス回路を有することを特徴とする。

上記の構成によれば、第４のスイッチング素子の誤動作や半導通状態を回避させ、動作を安定化させることができる。

さらにまた、本発明のスイッチング電源装置では、前記平滑コンデンサの端子間に接続される負荷が、ＬＥＤであることを特徴とする。

上記の構成によれば、ＬＥＤの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、ＬＥＤ負荷着脱時などに発生するＬＥＤへのラッシュ電流を抑制する効果がある。

好ましくは、前記基準電圧源は、調光器を備え、調光量に応じて前記基準電圧を変化することを特徴とする。

本発明のスイッチング電源装置は、以上のように、補助巻線の誘起電圧をスイッチング素子のＯＮ／ＯＦＦ駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、第１および第２の補助巻線の誘起電圧からスイッチング素子のＯＮ／ＯＦＦ駆動を行う第１および第２の制御回路の内、第１の制御回路を、前記第１のスイッチング素子をＯＦＦさせるための第３のスイッチング素子と、前記第１の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３のスイッチング素子をＯＮさせて前記第１のスイッチング素子をＯＦＦさせる第１の比較器とを備えて構成し、前記第２の制御回路を、前記第２のスイッチング素子をＯＦＦさせるための第４のスイッチング素子と、前記第２の補助巻線に誘起された電圧が対応する第２のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、可変の基準電圧を発生する基準電圧源と、前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第４のスイッチング素子をＯＮさせる第２の比較器とを備えて成る出力調整回路によって構成する。

それゆえ、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件（ＺＶＳ動作）を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるとともに、出力の可変機能或いは出力の安定化機能を付加することができる。また、より高周波化し、小型・高効率化にも適応できる。

また、本発明のスイッチング電源装置は、以上のように、２次側負荷電流または電圧を検出する負荷検出回路と、前記負荷検出回路の検出結果を１次側へフィードバックし、前記基準電圧源の基準電圧を変化するフィードバック回路とをさらに備える。

それゆえ、２次側の負荷電流または出力電圧が定電流または定電圧となるようにフィードバック制御を行うことができる。

さらにまた、本発明のスイッチング電源装置は、以上のように、前記ピークホールド回路を前記第１の補助巻線に生じる前記第１のスイッチング素子をＯＮする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から構成し、前記ダイオードを複数個直列に接続するか、または該ダイオードにツェナダイオードを直列に接続する。

それゆえ、前記ダイオードの段数やツェナダイオード閾値電圧によって、前記第１の比較器の閾値設定の自由度を高めることができる。

また、本発明のスイッチング電源装置は、以上のように、前記第２の比較器の出力側に、逆バイアス回路を設ける。

それゆえ、第４のスイッチング素子の誤動作や半導通状態を回避させ、動作を安定化させることができる。

さらにまた、本発明のスイッチング電源装置は、以上のように、負荷をＬＥＤとする。

それゆえ、ＬＥＤの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、ＬＥＤ負荷着脱時などに発生するＬＥＤへのラッシュ電流を抑制する効果がある。

図１は、本発明の実施の一の形態のスイッチング電源装置１１の電気的構成を示すブロック図である。このスイッチング電源装置１１は、改良された電圧帰還型の自励式複合共振直列コンバータであり、本来の特徴であるスイッチング素子Ｑ１，Ｑ２の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化を可能とするものである。

図１において、直流入力電源Ｅの両端子間に、第１および第２の前記スイッチング素子Ｑ１とＱ２（以下、パワーＭＯＳＦＥＴで記述）との直列回路が接続されるとともに、コンデンサＣ０が接続される。そして、前記パワーＭＯＳＦＥＴＱ１，Ｑ２の接続点と前記直流入力電源Ｅの一端との間に、インダクタＬと出力トランスＴ１の１次巻線Ｌ１１とコンデンサＣ１との直列共振回路を形成し、前記パワーＭＯＳＦＥＴＱ１，Ｑ２の何れかと並列にコンデンサＣ２が接続される（図１では、直流入力電源Ｅの一端は低圧側に、コンデンサＣ２はパワーＭＯＳＦＥＴＱ２に並列に接続した例を示している）。また、パワーＭＯＳＦＥＴＱ１，Ｑ２には、それぞれ逆並列にダイオードＤ１，Ｄ２が接続される。なお、コンデンサＣ２は、パワーＭＯＳＦＥＴＱ１，Ｑ２の接合容量で代用される場合もあり、ダイオードＤ１，Ｄ２も、前記パワーＭＯＳＦＥＴＱ１，Ｑ２のボデイダイオードで兼用される場合もある。

さらに前記出力トランスＴ１の出力巻線に中間タップを設けて２分割（Ｌ２１，Ｌ２２）し、それらの出力を整流するダイオードＤ３，Ｄ４で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサＣ３および直流負荷Ｌｏａｄが接続される。また、前記出力トランスＴ１に補助巻線Ｌ１２を設け、１次の主巻線Ｌ１１と逆極性側をゲート抵抗Ｒ２を介してパワーＭＯＳＦＥＴＱ２のゲートに接続し、補助巻線Ｌ１２に生じる電圧でパワーＭＯＳＦＥＴＱ２を駆動できるように構成する。高圧側のパワーＭＯＳＦＥＴＱ１のゲート駆動についても同様に、出力トランスＴ１に第２の補助巻線Ｌ１３を設け、１次の主巻線Ｌ１１と同一極性側を、ゲート抵抗Ｒ１と、コンデンサＣ４およびツェナダイオードＺＤから成る並列回路とを介して前記パワーＭＯＳＦＥＴＱ１のゲートに接続し、第２の補助巻線Ｌ１３に生じる電圧でパワーＭＯＳＦＥＴＱ１を駆動できるように構成する。また、前記パワーＭＯＳＦＥＴＱ１のゲートと直流入力電源Ｅの他端（高圧側）との間には、起動用の抵抗Ｒ４が接続される。こうして、２つの補助巻線Ｌ１３，Ｌ１２からの帰還電圧によって、パワーＭＯＳＦＥＴＱ１，Ｑ２が交互にＯＮ／ＯＦＦして自励発振する。

ここで、注目すべきは、本構成では、各パワーＭＯＳＦＥＴＱ１，Ｑ２には、そのＯＦＦタイミングを設定するための制御回路Ｃｏｎｔ１，Ｃｏｎｔ２が設けられることである。先ず、制御回路Ｃｏｎｔ１は、前記パワーＭＯＳＦＥＴＱ１のゲート−ソース間を短絡し、該パワーＭＯＳＦＥＴＱ１をＯＦＦさせるための第３のスイッチング素子であるスイッチ素子ｑ１およびダイオードｄ１と、分圧抵抗ｒ１，ｒ２，ダイオードｄ５、ツェナダイオードｚｄおよびコンデンサｃ２から成るピークホールド回路と、前記ダイオードｄ５およびツェナダイオードｚｄの逆電圧を検出し、前記スイッチ素子ｑ１をＯＮさせるための第１の比較器Ｃｏｍｐ１と、次のサイクルに備えてコンデンサｃ２の電荷を放電するためのダイオードｄ３，ｄ４および抵抗ｒ３と、制御用電源を作成するダイオードｄ２およびコンデンサｃ１とを備えて構成される。

一方、制御回路Ｃｏｎｔ２は、補助巻線Ｌ１２に誘起された電圧が、対応するスイッチング素子Ｑ２を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路２３と、可変の基準電圧ＶＴＨを発生する基準電圧源２４と、前記三角波の電圧と基準電圧ＶＴＨとを比較し、前記三角波の電圧が基準電圧ＶＴＨより高くなると対応する前記スイッチング素子Ｑ２のゲート−ソース間を短絡する比較回路２５とを備える出力調整回路から構成される。この出力調整回路２２内では、出力トランスＴ１の補助巻線Ｌ１２の非グランド側端子からダイオードＤｃ１およびコンデンサＣｃ３によって制御用電源Ｖｃを作成している。これらの制御回路Ｃｏｎｔ１，Ｃｏｎｔ２は、以下のような自励動作を行う。

図２および図３に基づいて、制御回路Ｃｏｎｔ１の回路動作を説明する。図中ＶＱ１，ＶＱ２はパワーＭＯＳＦＥＴＱ１，Ｑ２のドレイン−ソース間電圧、ＩＱ１，ＩＱ２はパワーＭＯＳＦＥＴＱ１，Ｑ２のドレイン電流、ＶＣ１はコンデンサＣ１の電圧、ＩＤ３，ＩＤ４は出力整流ダイオードＤ３，Ｄ４のダイオード電流、ＶＬ１１は出力トランスＴ１の１次巻線Ｌ１１の電圧、ＶＬ１２，ＶＬ１３は出力トランスＴ１の補助巻線Ｌ１２，Ｌ１３の電圧、ｃｏｎｔ１，ｃｏｎｔ２は制御回路Ｃｏｎｔ１，Ｃｏｎｔ２内で前記スイッチ素子ｑ１，Ｑｃ５を駆動するための信号をそれぞれ表している。ただし、図２は、図１で示す本実施の形態の自励式複合共振直列コンバータの動作波形図ではなく、前述の図７で示す他励式複合共振直列コンバータの図８で示す動作波形図に、前記巻線Ｌ１１，Ｌ１２の電圧ＶＬ１１，ＶＬ１２を詳しく示すものである。

図２を参照して、出力トランスＴ１の１次巻線Ｌ１１に印加される電圧波形は、ＶＬ１１のような波形となり、その相似した波形が補助巻線Ｌ１２，Ｌ１３に発生する。電流帰還の場合は正弦波状の共振電流が帰還されるのに対して、出力トランスＴ１からの電圧帰還においては前記ＶＬ１１のような矩形波の電圧が帰還されるので、パワーＭＯＳＦＥＴＱ１，Ｑ２の駆動に適することが理解される。しかしながら、ＶＬ１１には２次側ダイオードＤ３，Ｄ４の電流ＩＤ３，ＩＤ４が途切れる区間に対応して、参照符号Ｐで示すような段差が存在する。本構成はこの段差Ｐに着目したものであり、スイッチング素子Ｑ１をＯＦＦさせるタイミングをこの段差Ｐの発生時とすることによって、下記の効果を狙ったものである。

すなわち、段差Ｐの発生までの期間はインダクタＬとコンデンサＣ１との直列共振周波数に依存し、安定した動作周波数設計が可能である。また、段差Ｐの発生は、出力側のダイオード電流ＩＤ４が途切れた結果であり、まさに他励式において理想とされるスイッチングＯＦＦの動作ポイントで、出力ダイオードＤ４のリカバリを抑制するとともに、スイッチング素子Ｑ１のＺＶＳ動作が可能である。さらにまた、段差Ｐを検出する検出手段として用いる整流平滑回路によって、適度のデットオフタイムが生成可能で、ＺＶＳ動作実現に利用できる。これらの効果を以下に詳しく説明する。

図３は、本構成に係る電圧帰還型の自励式複合共振直列コンバータの動作波形図である。図３を参照して、ＶＬ１３は補助巻線Ｌ１３に生じる帰還電圧波形を示し、Ｖｃ２はピークホールド用のコンデンサｃ２の電圧を示しており、帰還電圧ＶＬ１３が正の間にコンデンサｃ２はダイオードｄ５のＯＮ電圧およびツェナダイオードｚｄのツェナ電圧だけ低い電圧まで充電・保持される。ＶＬ１３に段差が発生した瞬間、Ｖｃ２＞ＶＬ１３の状態が発生してダイオードｄ５およびツェナダイオードｚｄに逆電圧が印加される。時刻ｔ１において、比較器Ｃｏｍｐ１でこの逆電圧をある閾値δで検出し、該比較器Ｃｏｍｐ１の出力ｃｏｎｔ１でパワーＭＯＳＦＥＴＱ１のゲート−ソース間に接続されたスイッチ素子ｑ１をＯＮさせることで、前記パワーＭＯＳＦＥＴＱ１がＯＦＦする。その後、次のＯＮサイクルに備えて、帰還電圧ＶＬ１３が負となる時間ｔ３だけ遅延した後、コンデンサｃ２の電荷をダイオードｄ４ならびに抵抗ｒ３およびダイオードｄ３によって放電させる結果、Ｖｃ２はゼロにリセットされる。なお、抵抗ｒ３は放電抵抗であり、ダイオードｄ３はコンデンサｃ２の逆充電防止用のダイオードである。

こうして、補助巻線電圧ＶＬ１３に段差が発生した時点（前記時刻ｔ１）でパワーＭＯＳＦＥＴＱ１のゲート−ソース間に設けたスイッチ素子ｑ１をＯＮさせて該パワーＭＯＳＦＥＴＱ１をＯＦＦさせる結果、補助巻線電圧ＶＬ１３は、時刻ｔ２から速やかに低下し、適度なデットオフタイムを経て補助巻線Ｌ１２の電圧ＶＬ１２が立上がり、ゲート抵抗Ｒ２を介してパワーＭＯＳＦＥＴＱ２をＯＮさせる。前記パワーＭＯＳＦＥＴＱ２は、後述の出力調整回路である第２の制御回路Ｃｏｎｔ２によって任意のＯＮ時間後にＯＦＦされると、補助巻線Ｌ１３に順方向の誘起電圧が発生し、パワーＭＯＳＦＥＴＱ１をＯＮさせ、以下同様なスイッチング動作が継続する。この結果、パワーＭＯＳＦＥＴＱ１側は最適なタイミングでスイッチング動作が行われて低損失化を維持しながら、パワーＭＯＳＦＥＴＱ２側のＯＮ時間を任意に設定可能なＰＷＭ制御を行うことによって、自励式であっても、パワーＭＯＳＦＥＴＱ１のドレイン−ソース間電圧ＶＱ１、ドレイン電流ＩＱ１およびダイオード電流ＩＤ４は、前記図８で示す他励式と極めて近似した波形が得られることが理解される。これによって、スイッチング素子Ｑ１の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化（たとえば５００ｋＨｚ）を可能とすることができる。

これに対して、図４および図５は、前記第２の制御回路Ｃｏｎｔ２の動作を説明するための波形図である。前記三角波発生回路２３では、出力トランスＴ１の補助巻線Ｌ１２の非グランド側端子から抵抗Ｒｃ１，Ｒｃ２で分圧回路を形成し、その接続点をＦＥＴＱｃ１のゲート端子に接続する。この抵抗Ｒｃ１に並列のコンデンサＣｃ２は極性反転時のスピードアップ用である。したがって、図４で示すように、補助巻線Ｌ１２の電圧ＶＬ１２がパワーＭＯＳＦＥＴＱ２のゲートを順バイアスする方向に発生しているとき、参照符号ＶＱＣ１で示すように（ドレイン−ソース間電圧）前記ＦＥＴＱｃ１はＯＮとなり、その反転回路を形成するトランジスタＱｃ２は参照符号ＶＱＣ２で示すようにＯＦＦとなっている。

一方、前記制御用電源ＶｃからトランジスタＱｃ３，Ｑｃ４をミラー構成として、ダイオード構造のトランジスタＱｃ３に接続される抵抗Ｒｃ４に基準電流を流し、反対のトランジスタＱｃ４に接続されるコンデンサＣｃ１を充電する回路を設けるとともに、そのコンデンサＣｃ１の端子間に放電回路として前記トランジスタＱｃ２を接続する。したがって、補助巻線Ｌ１２の電圧ＶＬ１２がパワーＭＯＳＦＥＴＱ２のゲートを逆バイアスする方向に発生しているとき、すなわち前記トランジスタＱｃ２がＯＮしているときは、カレントミラー回路による充電は行われず、補助巻線Ｌ１２の電圧ＶＬ１２がパワーＭＯＳＦＥＴＱ２のゲートを順バイアスする方向に発生する、すなわち前記トランジスタＱｃ２がＯＦＦしたときには、充電が行われ、コンデンサＣｃ１の端子電圧は、参照符号ＶＣＣ１で示すように、三角波状に上昇する。

一方、前記基準電圧源２４は、前記制御電源Ｖｃから抵抗Ｒｃ５を介して、可変抵抗ＶＲとフォトカプラＰＣのフォトトランジスタＴＲ１０との並列回路に接続され、この並列回路の分圧値ＶＴＨと前記コンデンサＣｃ１の三角波電圧とを比較するためのコンパレータｃｏｍｐ２が設けられる。なお、Ｃｃ４は雑防あるいは遅延用のコンデンサである。

前記コンパレータｃｏｍｐ２は、その−入力端子の分圧電圧ＶＴＨに対して、＋入力端子に接続された前記コンデンサＣｃ１の三角波電圧が上回った時点で、参照符号ＶＣＰで示すように、その出力をハイレベルとして第４のスイッチング素子である前記ＦＥＴＱｃ５をＯＮさせ、ダイオードＤｃ２を介して前記パワーＭＯＳＦＥＴＱ２のゲート−ソース間を短絡して該パワーＭＯＳＦＥＴＱ２をターンＯＦＦさせる。前記可変抵抗ＶＲの抵抗値を変化して比較器Ｃｏｍｐ２の基準電圧ＶＴＨをΔＶＴＨの範囲で変化することで、パワーＭＯＳＦＥＴＱ２のターンＯＦＦのタイミングを、図４で示す（ＶＴＨ＝ＶＴＨ１）前記制御回路Ｃｏｎｔ２のハイレベルタイミング（フルデューティ）以降から、図５で示す（ＶＴＨ＝ＶＴＨ２）ように速めることができる。

このような第２の制御回路Ｃｏｎｔ２に対応して、前述のフィードバック信号作成用に、２次側には負荷検出回路３３が設けられる。この負荷検出回路３３では、抵抗Ｒ２１，Ｒ２２の直列回路および抵抗Ｒ２３，Ｒ２４の直列回路が出力の平滑コンデンサＣ３と並列に接続され、２つの直列回路間に電流検知抵抗Ｒ２５が設けられる。前記抵抗Ｒ２１，Ｒ２２の分圧電圧をコンパレータＣｏｍｐ３の−入力端子に入力するとともに、抵抗Ｒ２３，Ｒ２４の接続点の電圧を＋入力端子に入力することで、前記電流検出抵抗Ｒ２５による電圧降下が増幅され、コンパレータＣｏｍｐ３の出力に設けたトタンジスタＱ５を介してフォトカプラＰＣを駆動し、負荷電流が大きくなる程、フォトカプラＰＣの発光ダイオードＤ１０の輝度が大きくなる。また、前記抵抗Ｒ２３，Ｒ２４の接続点の電位は、コンデンサＣ３の出力電圧によっても変化し、出力電圧が上昇する程、フォトカプラＰＣの発光ダイオードＤ１０の輝度が大きくなる。

したがって、前記発光ダイオードＤ１０の輝度が大きくなる、すなわち負荷電流が大きい程、また無負荷時などで出力電圧が上昇する程、前記基準電圧ＶＴＨが低くなり、前記コンデンサＣｃ１に発生する三角波電圧の低い時点でコンパレータＣｏｍｐ２の出力がハイレベルとなり、ＦＥＴＱｃ５がＯＮして、その結果パワーＭＯＳＦＥＴＱ２のＯＮデューテイが小さくなって出力を低減させることができる。こうして、電流検出抵抗Ｒ２５の電圧降下が一定値になるように、また出力電圧も略一定範囲になるように、フォトカプラＰＣを介してフィードバック制御が行われる結果、簡単な構成で、パワーＭＯＳＦＥＴＱ２のＯＮ幅を変化させて出力調整を行うことができるようになっている。

このように構成することで、前記第１の制御回路Ｃｏｎｔ１は、２次側平滑コンデンサＣ３の充電完了によって２次側誘起電流が流れなくなったことを対応する第１の補助巻線Ｌ１３の電圧低下から検知して、第３のスイッチング素子をＯＮさせ、ＯＮしていた第１のスイッチング素子Ｑ１をＯＦＦさせるとともに、第２の補助巻線Ｌ１２に生じる順方向の誘起電圧によって、ＯＦＦしていた第２のスイッチング素子Ｑ２をＯＮさせることで前記スイッチングを継続させるので、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件（ＺＶＳ動作）を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる。また、より高周波化し、小型・高効率化にも適応できる。

さらに、前記第２の制御回路Ｃｏｎｔ２を、前記第２の補助巻線Ｌ１２に誘起された電圧が対応する第２のスイッチング素子Ｑ２を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路２３と、可変の基準電圧ＶＴＨを発生する基準電圧源２４と、前記三角波の電圧と基準電圧ＶＴＨとを比較して三角波の電圧が基準電圧ＶＴＨより高くなった時点で前記スイッチング素子Ｑ２のゲート−ソース間を短絡する比較回路２５とを備えて成る出力調整回路で構成するので、前記基準電圧ＶＴＨを変えることで出力の可変機能或いは出力の安定化機能を付加することができる。こうして、電圧帰還型のコンバータにおいて、簡単な構成で適切なスイッチング条件を維持しながら、出力の可変機能或いは出力の安定化機能を実現することができる。

また、２次側負荷電流を検出する負荷検出回路３３に、その検出結果を１次側へフィードバックし、前記基準電圧源２４の基準電圧ＶＴＨを変化するフィードバック回路であるフォトカプラＰＣをさらに設けるので、２次側の負荷電流が定電流となるようにフィードバック制御を行うことができる。

さらにまた、前記第１の制御回路Ｃｏｎｔ１のピークホールド回路において、コンデンサｃ２に充電電流を供給するダイオードｄ５と直列にツェナダイオードｚｄを設けるので、該ツェナダイオードｚｄの閾値電圧によって、第１の比較器ｃｏｍｐ１の閾値設定の自由度を高めることができる。なお、ダイオードｄ５を直列に複数段接続しても同様の効果を得ることができ、その場合にはダイオードｄ５の段数によって前記閾値電圧を調整することができる。

また、前記第２の制御回路Ｃｏｎｔ２の比較回路２５において、第２の比較器ｃｏｍｐ２の出力側に、コンデンサＣｃ６、抵抗Ｒｃ６，Ｒｃ７、ダイオードＤｃ３およびツェナダイオードＺＤ１から成る逆バイアス回路が設けられている。これによって、コンデンサＣｃ６にはＦＥＴＱｃ５のゲートに対して逆バイアス電圧がえられ、コンパレータｃｏｍｐ２の出力がローレベルの状態で、ノイズ等によるＦＥＴＱｃ５の半導通などの誤動作を回避でき、スイッチング動作を安定化させることができる。前記コンデンサＣｃ６に生じる逆バイアス電圧は、並列に設けたツエナダイオードＺＤ１のツエナ電圧によって調整が可能である。

さらにまた、パワーＭＯＳＦＥＴＱ１には、補助巻線Ｌ１３の誘起電圧が、抵抗Ｒ１と、コンデンサＣ４およびツェナダイオードＺＤの並列回路とから成る起動補償回路を介して与えられる。この場合、コンデンサＣ４の容量値を共振用コンデンサＣ１の容量値に対してして充分に大きく設定することによって、起動にあたって共振用コンデンサＣ１を充電するための起動抵抗が別途不要となるとともに、起動の際に補助巻線Ｌ１３に発生する微弱な帰還信号をコンデンサＣ４の充電電圧分だけ持ち上げることができ、起動し易くすることができる。

なお、ツエナダイオードＺＤは、起動時にパワーＭＯＳＦＥＴＱ１への過電圧を抑制するとともに、起動後のスイッチング動作においては、コンデンサＣ４の交流インピーダンスによるスイッチング動作への影響を防ぐ効果がある。また、起動後はコンデンサＣ４の直流電位はスイッチング素子ｑ１の動作によって毎サイクル放電されるので、スイッチング動作に影響することはない。

ここで、フィードバックするのは、上述のような負荷電流・電圧に限らず、図６（ａ）の負荷電圧検出回路３３ａや、図６（ｂ）の負荷電流検出回路３３ｂのように、それらのいずれかでもよい。フィードバックによって、図６（ａ）の負荷電圧検出回路３３ａでは定電圧制御を行うことができ、図６（ｂ）の負荷電流検出回路３３ｂでは定電流制御を行うことができる。

以上の説明において入力電源を直流電源Ｅとして説明したが、商用電源を整流・平滑化して用いてもよい。また出力トランスＴ１の２次側はセンタータップを設けて整流回路を構成する例で説明したが、整流ブリッジによる方法でも動作などは同じである。さらに、複合共振回路を形成するキャパシタＣ２については、第１および第２のスイッチング素子Ｑ１，Ｑ２の少なくとも一方に設けるものとするが、動作周波数が高い場合は、パワーＭＯＳＦＥＴＱ１，Ｑ２の寄生容量（Ｃｒｓｓ）で代用することが可能である。

本発明の実施の一形態のスイッチング電源装置の電気的構成を示すブロック図である。図７で示す従来の他励式複合共振直列コンバータの動作波形を詳しく示す図である。図１で示す構成に係る電圧帰還型の自励式複合共振直列コンバータの動作波形図である。図１で示す電圧帰還型の自励式複合共振直列コンバータにおけるＰＷＭの動作波形図である。図１で示す電圧帰還型の自励式複合共振直列コンバータにおけるＰＷＭの動作波形図である。本発明の実施の他の形態のスイッチング電源装置における２次側の構成を示すブロック図である。他励式複合共振直列コンバータの基本構成を示す回路図である。図７の動作波形図である。従来の自励（電流帰還）式複合共振直列コンバータの例を示す回路図である。従来の自励（電圧帰還）式複合共振直列コンバータの例を示す回路図である。従来の自励（電圧帰還）式複合共振直列コンバータの他の例を示す回路図である。図１１で示すコンバータの制御回路の具体例を示すブロック図である。

符号の説明

１１スイッチング電源装置
２３三角波発生回路
２４基準電圧源
２５比較回路
３３負荷検出回路
Ｃ３平滑コンデンサ
Ｃ０，Ｃ１，Ｃ２コンデンサ
Ｃｏｍｐ１，Ｃｏｍｐ２比較器
Ｃｏｍｐ３コンパレータ
Ｃｏｎｔ１，Ｃｏｎｔ２制御回路
Ｄ１，Ｄ２，Ｄ３，Ｄ４ダイオード
Ｅ直流入力電源
Ｌインダクタ
Ｌｏａｄ直流負荷
ＰＣフォトカプラ
Ｑ１，Ｑ２スイッチング素子（パワーＭＯＳＦＥＴ）
Ｒ２５電流検知抵抗
Ｔ１出力トランス

Claims

直流入力電源の両端子間に第１および第２のスイッチング素子から成る直列回路が接続され、前記第１および第２のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの１次巻線から成る直列回路が接続され、前記第１および第２のスイッチング素子のスイッチングにより得られたトランスの２次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、第１および第２の制御回路が前記トランスの第１および第２の補助巻線に誘起された電圧で前記第１および第２のスイッチング素子をそれぞれＯＮ／ＯＦＦすることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、
前記第１の制御回路は、
前記第１のスイッチング素子をＯＦＦさせるための第３のスイッチング素子と、
前記第１の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、
前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第３のスイッチング素子をＯＮさせて前記第１のスイッチング素子をＯＦＦさせる第１の比較器とを備えて構成され、
前記第２の制御回路は、
前記第２のスイッチング素子をＯＦＦさせるための第４のスイッチング素子と、
前記第２の補助巻線に誘起された電圧が対応する第２のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、
可変の基準電圧を発生する基準電圧源と、
前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第４のスイッチング素子をＯＮさせる第２の比較器とを備えて構成される出力調整回路から成ることを特徴とするスイッチング電源装置。
２次側負荷電流または電圧を検出する負荷検出回路と、
前記負荷検出回路の検出結果を１次側へフィードバックし、前記基準電圧源の基準電圧を変化するフィードバック回路とをさらに備えることを特徴とする請求項１記載のスイッチング電源装置。
前記ピークホールド回路は、前記第１の補助巻線に生じる前記第１のスイッチング素子をＯＮする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から成り、前記ダイオードは、複数個直列に接続され、またはツェナダイオードが直列に接続されることを特徴とする請求項１または２記載のスイッチング電源装置。
前記第２の比較器の出力側に、逆バイアス回路を有することを特徴とする請求項１〜３のいずれか１項に記載のスイッチング電源装置。
前記平滑コンデンサの端子間に接続される負荷が、ＬＥＤであることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング電源装置。
前記基準電圧源は、調光器を備え、調光量に応じて前記基準電圧を変化することを特徴とする請求項５記載のスイッチング電源装置。