JP3274126B2 - コネクター型半導体素子 - Google Patents

コネクター型半導体素子

Info

Publication number
JP3274126B2
JP3274126B2 JP2000156708A JP2000156708A JP3274126B2 JP 3274126 B2 JP3274126 B2 JP 3274126B2 JP 2000156708 A JP2000156708 A JP 2000156708A JP 2000156708 A JP2000156708 A JP 2000156708A JP 3274126 B2 JP3274126 B2 JP 3274126B2
Authority
JP
Japan
Prior art keywords
connector
lead
semiconductor device
semiconductor chip
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000156708A
Other languages
English (en)
Other versions
JP2001339028A (ja
Inventor
義昭 井上
Original Assignee
東芝コンポーネンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝コンポーネンツ株式会社 filed Critical 東芝コンポーネンツ株式会社
Priority to JP2000156708A priority Critical patent/JP3274126B2/ja
Publication of JP2001339028A publication Critical patent/JP2001339028A/ja
Application granted granted Critical
Publication of JP3274126B2 publication Critical patent/JP3274126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はコネクター型半導体
素子に関し、特に半導体チップと接合するコネクターの
搭載精度に改良を施したコネクター型半導体素子に関す
る。
【０００２】
【従来の技術】従来、例えば整流素子として用いられる
コネクター型半導体素子としては、図４（Ａ）〜（Ｄ）
に示す構造のものが知られている。ここで、図４（Ａ）
は同半導体素子の平面図、図４（Ｂ）は図４（Ａ）のＹ
矢視図、図４（Ｃ）は図４（Ａ）のＸ−Ｘ線に沿う断面
図、図４（Ｄ）は同半導体素子の一構成である第２のリ
ードの平面図を示す。
【０００３】図中の付番１は、第１のリードを示す。こ
の第１のリード１と離間した位置には、一部が高さ方向
に第１のリード１と段違いに配置された第２のリード２
が配置されている。ここで、第２のリード２は、図４
（Ｄ）に示すように平面形状が略「Ｈ」の形をなしてい
る。前記第１のリード上１上には、第１の半田層３を介
して半導体チップ４が搭載されている。
【０００４】前記半導体チップ４，第２のリード２上に
は、第２の半田層５，第３の半田層６を夫々介してコネ
クター７が接合されている。ここで、コネクター７の端
部（図４（Ａ），（Ｃ）の右端部）には、前記第２のリ
ード２の切欠部２ａに装着して係止するコネクター爪８
を有している。また、前記半導体チップ４との接合面の
一部に相当する前記コネクター７の一部は、エンボス加
工により突起９が形成されている。前記半導体チップ
４、コネクター７、第１のリード１の一部、及び第２の
リード２の一部は、樹脂製の外囲器１０により封止され
ている。
【０００５】ところで、こうした構成の半導体素子は次
のようにして製作する。まず、第１のリード１上に第１
の半田層３を、第２のリード２上に第３の半田層６を夫
々同時に形成する。つづいて、第１のリード１上に第１
の半田層３を介して半導体チップ４を搭載する。次に、
半導体チップ４、前記第２のリード２上に第２の半田層
５，第３の半田層６を夫々介してコネクター７を載せ
る。このとき、コネクター爪８を第２のリード２の切欠
部２ａに食い込む。ひきつづき、リフローを施し、各半
田層３，５，６を融着させた後、モールドを行い外囲器
１０を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体素子によれば、リフロー時にコネクター７が図４
（Ａ）の右方向（矢印Ｙと反対方向）に移動するという
問題があった。つまり、コネクター７のコネクター爪８
は、「Ｈ」形状をした第２のリード２の切欠部２ａに、
第２のリード２を左方向、上下方向に押すように食い込
んでいる（図４（Ａ）参照）が、右方向に対しては何ら
規制していないため、リフロー時に半田層３，５，６の
溶融によりコネクター７が図４（Ａ）の右方向に移動す
る。
【０００７】本発明はこうした事情を考慮してなされた
もので、第２のリードの内側端部と隣接するストッパー
をコネクターに設けた構成にすることにより、リフロー
時にコネクターが移動するのを回避し、もってコネクタ
ーを精度良く位置決めできるコネクター型半導体素子を
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、第１のリード
と、この第１のリードと離間するとともに、一部が高さ
方向に第１のリードと段違いに配置された第２のリード
と、前記第１のリード上に半田層を介して搭載された半
導体チップと、この半導体チップ上に半田層を介して形
成され、端部に前記第２のリードと係止するコネクター
爪を有するコネクターと、前記半導体チップを樹脂封止
する外囲器とを具備し、前記コネクターに、前記第２の
リードの内側端部と隣接するストッパーを設けたことを
特徴とするコネクター型半導体素子である。
【０００９】
【発明の実施の形態】以下、本発明について更に詳しく
説明する。
【００１０】本発明において、前記ストッパーとして
は、例えば前記コネクターの一部をカットし、折り曲げ
て成る折り曲げ部、あるいは前記コネクターの一部を押
圧して形成される突起（エンボス）が挙げられるが、こ
れに限定されない。例えば、第２のリードの端部と接す
る位置に対応するコネクターの裏面に、ストッパーとは
別体の突起部材を例えば半田付け、溶接、圧着のいずれ
かにより取り付けた場合も含む。但し、前記折り曲げ部
や突起はリードフレームからリードを形成する際の一連
の工程の中、プレス工程で作ることができるので、作業
性がよい。
【００１１】本発明によれば、コネクターの一部にスト
ッパーを設けることにより、コネクターの上下、左右方
向（図１（Ａ）参照）の位置決めが可能となり、リフロ
ー時にコネクターが移動するのを回避することができ
る。その結果、コネクターの搭載精度が改良されので、
コネクターの移動に起因する遊び代を設ける必要がな
く、製品の小型化を実現することができる。
【００１２】
【実施例】以下、本発明の各実施例に係るコネクター型
半導体素子について図面を参照して説明する。
【００１３】（実施例１）図１（Ａ）〜（Ｄ）を参照す
る。ここで、図１（Ａ）は本発明の実施例１に係るコネ
クター型半導体素子の平面図、図１（Ｂ）は図１（Ａ）
のＹ矢視図、図１（Ｃ）は図１（Ａ）のＸ−Ｘ線に沿う
断面図、図１（Ｄ）は同半導体素子の一構成である第２
のリードの平面図を示す。
【００１４】図中の付番１１は、第１のリードを示す。
この第１のリード１１と離間した位置には、一部が高さ
方向に第１のリード１１と段違いに配置された第２のリ
ード１２が配置されている。ここで、第２のリード１２
は、図１（Ｄ）に示すように平面形状が略「Ｈ」の形を
なしている。前記第１のリード上１１上には、第１の半
田層１３を介して半導体チップ１４が搭載されている。
【００１５】前記半導体チップ１４，第２のリード１２
上には、第２の半田層１５，第３の半田層１６を夫々介
してコネクター１７が接合されている。ここで、コネク
ター７の端部（図１（Ａ），（Ｃ）の右端部）には、前
記第２のリード１２の切欠部１２ａに装着して係止する
コネクター爪１８を有している。また、前記半導体チッ
プ１４との接合面の一部に相当する前記コネクター１７
の一部は、エンボス加工により突起（エンボス）１９が
形成されている。更に、前記第２のリード１２の左端部
に位置する前記コネクター１７には、ストッパーとして
の折り曲げ部２０が設けられている。
【００１６】前記折り曲げ部２０は、コネクター１７の
一部を切断し、第２のリード１２側に折り曲げることに
より形成されている。そして、その折り曲げ部２０は、
第２のリード１２の左端部１２ｂに接し、コネクター爪
１８と折り曲げ部２０により第２のリード１２の一部を
挟み込んでいる。前記半導体チップ１４、コネクター１
７、第１のリード１１の一部、及び第２のリード１２の
一部は、樹脂製の外囲器２１により封止されている。
【００１７】ところで、こうした構成の半導体素子は次
のようにして製作する。まず、第１のリード１１上に第
１の半田層１３を、第２のリード１２上に第３の半田層
１６を夫々同時に形成した。つづいて、第１のリード１
１上に第１の半田層１３を介して半導体チップ１４を搭
載した。次に、半導体チップ１４、前記第２のリード１
２上に、第２の半田層１５，第３の半田層１６を夫々介
して突起１９、折り曲げ部２０を有したコネクター１７
を載せた。このとき、コネクター爪１８が第２のリード
１２の切欠部１２ａに食い込むととももに、折り曲げ部
２０が第２のリード１２の左端部に接する為、折り曲げ
部２０とコネクター爪１８により第２のリード１２の一
部１２ｂを挟み込むことになる。ひきつづき、リフロー
を施し、各半田層１３，１５，１６を融着させ、半導体
チップ１４と第１のリード１１，第２のリード１２同士
を接合した後、モールドを行い外囲器２１を形成した。
【００１８】上記実施例１によれば、コネクター１７の
一部を切断して第２のリード１２側に折り曲げることに
より折り曲げ部２０を形成し、この折り曲げ部２０とコ
ネクター爪１８とにより第２のリード１２の一部を左右
から挟み込む構成となっているため、リフロー時にも半
田層１３，１５，１６の溶融によりコネクター１７が平
面的に見て左右、上下のいずれの向きに移動することを
回避できる。
【００１９】なお、上記実施例１では、１つの折り曲げ
部２０が裏面から見て図３（Ａ）に示すように第２のリ
ード１２の端部に沿って全面的に接している場合につい
て述べたが、これに限らず、図３（Ｂ）に示すように２
つの折り曲げ部２０が第２のリード１２の端部に接して
いる場合でもよい。また、図３（Ｃ）に示すように、折
り曲げ部２０が第２のリード１２の端部から若干離間し
ている場合でも、従来と比べ十分な効果が得られる。
【００２０】（実施例２）図２（Ａ）、（Ｂ）を参照す
る。ここで、図２（Ａ）は本発明の実施例２に係るコネ
クター型半導体素子の平面図、図２（Ｂ）は図２（Ａ）
の要部の断面図を示す。但し、図１と同部材は同符番を
付して説明を省略する。
【００２１】実施例２の半導体素子は、図１の半導体素
子と比べ、折り曲げ部の代わりにコネクター１７の一部
をエンボス加工し、第２のリード１２の左端部に接する
ように突起（エンボス）３０を設けたことを特徴とす
る。その他の点は図１と同様である。ここで、突起３０
は、コネクター１７のコネクター爪１８や突起１９の形
成時に同時に加工することが可能である。
【００２２】実施例２によれば、コネクター１７の一部
に第２のリード１２の一部をコネクター爪１８とともに
挟み込む突起３０を設けた構成となっているため、実施
例１と同様な効果が得られる。
【００２３】なお、前記突起３０と第２のリード１２の
端部との関係は、図３で述べたようなコネクター１７の
折り曲げ部２０と第２のリード１２との関係と同じこと
が言える。
【００２４】
【発明の効果】以上詳述したように本発明によれば、第
２のリードの内側端部と隣接するストッパーをコネクタ
ーに設けた構成にすることにより、リフロー時にコネク
ターが移動するのを回避し、もってコネクターを精度良
く位置決めできるコネクター型半導体素子を提供でき
る。
【図面の簡単な説明】
【図１】本発明の実施例１に係るコネクター型半導体素
子の説明図。
【図２】本発明の実施例２に係るコネクター型半導体素
子の説明図。
【図３】本発明のコネクター型半導体素子の変形例の説
明図。
【図４】従来のコネクター型半導体素子の説明図。
【符号の説明】
１１…第１のリード、 １２…第２のリード、 １３，１５，１６…半田層、 １４…半導体チップ、 １７…コネクター、 １８…コネクター爪、 １９ 突起、 ２０…折り曲げ部、 ２１…外囲器、 ３０…突起（エンボス）。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１のリードと、この第１のリードと離
    間するとともに、一部が高さ方向に第１のリードと段違
    いに配置された第２のリードと、前記第１のリード上に
    半田層を介して搭載された半導体チップと、この半導体
    チップ上に半田層を介して形成され、端部に前記第２の
    リードと係止するコネクター爪を有するコネクターと、
    前記半導体チップを樹脂封止する外囲器とを具備し、 前記コネクターに、前記第２のリードの内側端部と隣接
    するストッパーを設けたことを特徴とするコネクター型
    半導体素子。
  2. 【請求項２】 前記ストッパーは、前記コネクターの一
    部をカットし、折り曲げて成る折り曲げ部であることを
    特徴とする請求項１記載のコネクター型半導体素子。
  3. 【請求項３】 前記ストッパーは、前記コネクターの一
    部を押圧して形成されるエンボスであることを特徴とす
    る請求項１記載のコネクター型半導体素子。
JP2000156708A 2000-05-26 2000-05-26 コネクター型半導体素子 Expired - Fee Related JP3274126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000156708A JP3274126B2 (ja) 2000-05-26 2000-05-26 コネクター型半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000156708A JP3274126B2 (ja) 2000-05-26 2000-05-26 コネクター型半導体素子

Publications (2)

Publication Number Publication Date
JP2001339028A JP2001339028A (ja) 2001-12-07
JP3274126B2 true JP3274126B2 (ja) 2002-04-15

Family

ID=18661462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000156708A Expired - Fee Related JP3274126B2 (ja) 2000-05-26 2000-05-26 コネクター型半導体素子

Country Status (1)

Country Link
JP (1) JP3274126B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602453B2 (ja) 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP2008041851A (ja) * 2006-08-04 2008-02-21 Hitachi Ltd パワー半導体装置
JP5018013B2 (ja) * 2006-10-25 2012-09-05 富士電機株式会社 樹脂封止半導体装置
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5139145B2 (ja) 2008-05-09 2013-02-06 タイコエレクトロニクスジャパン合同会社 電気コネクタ
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
US10535587B2 (en) 2015-02-04 2020-01-14 Stmicroelectronics S.R.L. Integrated electronic device having a dissipative package, in particular dual side cooling package
JPWO2023189266A1 (ja) * 2022-03-28 2023-10-05

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JP4329187B2 (ja) * 1999-10-29 2009-09-09 富士電機デバイステクノロジー株式会社 半導体素子

Also Published As

Publication number Publication date
JP2001339028A (ja) 2001-12-07

Similar Documents

Publication Publication Date Title
JP3274126B2 (ja) コネクター型半導体素子
JPH0817954A (ja) 電気部品用パッケージおよびその製造方法
JP2002223004A (ja) パッケージ成形体と発光装置
US6142838A (en) Connecting structure between covered wire and terminal
JP2560131B2 (ja) 半導体レーザ装置
US5563441A (en) Lead frame assembly including a semiconductor device and a resistance wire
JP2002198469A (ja) モールドされた電子部品のための導体片の構成およびモールド方法
EP1973172B1 (en) Photo coupler and method for producing same
JP2001284784A (ja) 配線基板
JPH0515445U (ja) 複合半導体装置
JP3140772U (ja) 発光ダイオード封止構造
JPH0219971Y2 (ja)
JPH03289149A (ja) ワイヤボンディング方法
EP1209736A3 (en) Semiconductor device and method of fabricating semiconductor device
JP2583353B2 (ja) 半導体装置用リードフレーム
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2880048B2 (ja) 半導体パッケージ用ステムの製造方法
JP3274661B2 (ja) 半導体装置
JPH0821670B2 (ja) 合成樹脂封止型電子部品
JP3303281B2 (ja) 重ね合わせリードフレーム
JP3115127B2 (ja) フォトインタラプタ用リードフレーム及びこのリードフレームを用いたフォトインタラプタの製造方法
JP3215244B2 (ja) 素子パッケージおよびその製造方法
JPS63118258U (ja)
JPS6161445A (ja) 放熱板付リ−ドフレ−ムの製造方法
JP2005327868A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees