JPH0515445U - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JPH0515445U
JPH0515445U JP6885491U JP6885491U JPH0515445U JP H0515445 U JPH0515445 U JP H0515445U JP 6885491 U JP6885491 U JP 6885491U JP 6885491 U JP6885491 U JP 6885491U JP H0515445 U JPH0515445 U JP H0515445U
Authority
JP
Japan
Prior art keywords
insulating substrate
jig
lid
semiconductor device
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6885491U
Other languages
English (en)
Other versions
JP2560909Y2 (ja
Inventor
和夫 白井
金子  保
博 野中
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP6885491U priority Critical patent/JP2560909Y2/ja
Publication of JPH0515445U publication Critical patent/JPH0515445U/ja
Application granted granted Critical
Publication of JP2560909Y2 publication Critical patent/JP2560909Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 放熱板上に絶縁基板を位置決めして半田付け
する際に、半田のフラックスが位置決め治具に付着せ
ず、治具と組立部品との分離を容易に行なえるようにす
ること。 【構成】 絶縁基板2の導体パターン3上に位置決め用
突起17を設け、蓋体の裏面側には、上記の位置決め用
突起17と嵌合する凹部51aをその下端面に有する第
2支柱51を設ける。蓋体26を第2治具13に入れ、
第1治具11と組み合わせることで、最終的に絶縁基板
2の放熱板1に対する相対位置が定まる。その結果、第
2治具13による絶縁基板2の位置決めが不要となり、
間隙形成によりフラックスの付着がなくなり、容易に第
2治具13と絶縁基板2との分離ができる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体チップ等を搭載する絶縁基板と放熱板との相対的位置を決定 する位置決め手段を備えた複合半導体装置に関するものである。
【0002】
【従来の技術】
この種の複合半導体装置を図9ないし図12に示す。 図9は、組立完了後の複合半導体装置の斜視図、図10は、主端子を折曲げる 以前の状態の縦断面図、図11は、治具内に挿入した組立途上の複合半導体装置 の断面図、図12は、上記治具を使用して放熱板上に主端子を半田付けした状態 の斜視図である。 これらの図において、放熱板1上には、絶縁基板2が半田付けされている。こ の絶縁基板2上には、その表面に導体パターン3が形成され、該導体パターン3 上には、その下端部がL字状の折曲げられた主端子4とともに、図示を省略した 半導体チップ等の各種の電子部品が固着されている。また、信号用リード線9が 導体パターン3の所定の位置に接続され、この信号用リード線9の一端は、後述 の信号端子8の下端に固着されている。
【0003】 上記の放熱板1の外周には、絶縁ケース5(図9、図10参照)が嵌め合わさ れ、互いに接着剤により接着されている。また、絶縁ケース5内には、封止樹脂 が充填され、該絶縁ケース5の上端開口部は、蓋体6により閉塞されている。 上記導体パターン3上に固着された主端子4は、蓋体6に設けた貫通孔7に挿 通されて外部に導出された後、図9に示すように蓋体6上に略直角に折曲げれる 。また、蓋体6に設けた透孔10には、信号端子8が挿通され、該信号端子8の 下端に、前記信号用リード線9の一端が接続される。
【0004】 上記の構成の複合半導体装置は、次のようにして組み立てられる。 導体パターン3上に半導体チップや電子部品が搭載された絶縁基板2は、放熱 板1上に半田固着されるが、この場合に、図11に示すような治具が使用される 。 すなわち、第1治具11の凹部12内に放熱板1を載置し、該放熱板1上に半 田を介在させて絶縁基板2を載置する。この絶縁基板2は、第2治具13により 放熱板1の所定の位置に位置決めされる。 次に、第3治具14の貫通孔15に主端子4を挿通させた後、該第3治具14 を第2治具14に重ね合わせる。 なお、主端子4の下端は、半田を介して導体パターン3上の所定の位置に上記 第3治具14により位置決めされる。
【0005】 以上の準備の後、第1、第2及び第3治具11,13,14を図示を省略した 熱板上に載せ、各部品間に介在させた半田を溶融させ、絶縁基板2を放熱板1に 、主端子4を導体パターン3の所定の位置にそれぞれ半田付けする。 次いで、図12に示すように信号用リード線9を導体パターン3上の所定の位 置にボンディングする。 次に、図10に示すように、放熱板1の外周に絶縁ケース5を嵌め合わせ、該 絶縁ケース5の内部に封止樹脂を注入後、該蓋体6の上端開口部を蓋体6により 閉塞する。この場合、まず、絶縁ケース5の貫通孔7に主端子4の先端部を挿通 させた後に、蓋体6の周縁部と絶縁ケース5の上端開口部とを接着剤により接着 する。 最後に、蓋体6から外部に導出した主端子4の先端部を該蓋体6の上面に沿う ように略直角に折曲げて図9に示したような複合半導体装置を完成する。
【0006】
【考案が解決しようとする課題】
ところで、上記の複合半導体装置では、放熱板1上の所定の位置に絶縁基板2 を半田付けする場合、図11に示すように、第2治具13によって絶縁基板2の 外周部を囲むようにして位置決めを行なうようにしている。かかる場合に、放熱 板1と絶縁基板2との間に介在させた半田付けの際のフラックスが絶縁基板2の 外周部と第2治具13の内周部との間に付着してしまい、半田付け後に第2治具 13がスムーズに外れず、作業能率を低下させてしまうことがあった。
【0007】
【考案の目的】
本考案は、上記のような課題を解決するためになされたもので、放熱板上に絶 縁基板を位置決めして半田付けする際に、半田のフラックスが位置決め用の治具 に付着せず、組立作業をスムーズに行なうことができ、作業能率の向上を図り得 る複合半導体装置を提供することを目的とするものである。
【0008】
【問題点を解決するための手段】
本考案の複合半導体装置は、放熱板上に絶縁層を介して導体パターンが形成さ れた絶縁基板と、前記導体パターン上に電子部品とともに固着され、外部に導出 される主端子と、前記放熱板の外周に接するように配置され、内部に封止樹脂が 充填される絶縁ケースと、該絶縁ケースの上端開口部を閉塞し、前記主端子の一 端が導出される貫通孔を形成した蓋体とを有する複合半導体装置において、前記 絶縁基板の導体パターン上に設けた少なくとも一対の位置決め用部材と、前記蓋 体の下面に設けられ、前記位置決め用部材と係合して前記絶縁基板の放熱板に対 する相対的位置を規制する位置決め用の支柱部とを備えたことを特徴とするもの である。
【0009】
【作用】
本考案の複合半導体装置は、絶縁基板の導体パターン上に位置決め用部材と蓋 体下面に設けた位置決め用の支柱部とを嵌合させることにより、蓋体と絶縁基板 との相対的位置が定まる。一方、蓋体と絶縁基板とは、組立時に使用される第1 治具と第2治具の組み合わせによりその相対的位置が決定されるので、結局、放 熱板に対する絶縁基板の相対位置が定まる。従って、第2治具により絶縁基板の 周縁部を囲まなくても絶縁基板の位置決めができることになり、半田付け時のフ ラックスの付着が回避でき、従来のように絶縁基板と治具との付着による作業能 率の低下が防止できる。
【0010】
【実施例】
以下に、本考案を図面に基づいて詳細に説明する。 図1は本考案の複合半導体装置の完成状態の外観図、図2は本考案の複合半導 体装置の主要部品を示す組立分解図、図3は蓋体の平面図、図4は蓋体の正面図 、図5は蓋体の左側面図、図6は蓋体の右側面図、図7は組立工程を説明するた めの断面図、図8は絶縁基板を位置決めする手段の要部斜視図である。上記図1 ないし図8までが本考案の複合半導体装置に係わる図である。 各部品の特徴が良く表われている図2において、放熱板1上には、絶縁基板2 が半田により固着されている。この絶縁基板2上には、導体パターン3が形成さ れ、導体パターン3上には、半導体ペレット16や図示を省略した各種の電子部 品が搭載・固着されている。さらに、導体パターン3の所定の位置には、少なく とも2箇所に位置決め用突起17が固着されており、後述する蓋体裏面側の位置 決め用支柱部と係合して放熱板1と絶縁基板2との相対的位置を決定する本願考 案の役割を担うものである。
【0011】 符号26は蓋体であり、この蓋体26は3つのブロック27,28,29を備 え、各ブロック27,28,29の上面略中央部には、それぞれナット収納溝3 0が形成されている。各ブロック27,28,29は、連結部31,32により 互いに連結され、ブロック27,28間及びブロック28,29間には、空隙部 33がそれぞれ形成されている。この空隙部33は、後に封止樹脂の充填により 閉塞される。 ブロック27の側面には、一対の張出部34が設けられ、この張出部34に信 号端子80が挿入・仮固定される4個の角孔35が形成されている。 上記各ブロック27,28の幅方向の一端及びブロック29の幅方向の他端に は、板状の主端子40が挿入される貫通孔36をそれぞれ有し、該貫通孔36と 連通して角溝37が形成されている。
【0012】 次に、蓋体26の裏面側の構成を述べる。 蓋体26の裏面側、すなわち、ブロック27からの張出部34,34の裏面側 及びブロック29の裏面側には、それぞれ第1支柱部50が形成され、この第1 支柱部50の端面は図2に示した放熱板1上に載せられ、蓋体26の高さ位置を 決める役割を担っている。ブロック27,28の裏面側には、第2支柱部51が 形成されている。この第2支柱部51は、第1支柱部50より短く形成され、そ の端面には、図8に示すように凹部51aを有し、この凹部51aは、絶縁基板 2の導体パターン3上に半田固着させた位置決め用突起17に嵌め合わされ、一 義的には、絶縁基板2と蓋体26との相対的位置を決定する役割を果たすもので ある。なお、後述するように、最終的には、絶縁基板2と放熱板1との相対位置 を決定することになる。
【0013】 上記張出部34,34の裏面側には、第1支柱部50に近接する位置に信号端 子案内部52が形成されている。この信号端子案内部52には、上記張出部34 ,34に設けた角孔35と中心軸線を一致させた切溝53が形成されている。 図2における符号80は、信号端子である。この信号端子80は、板材により 略L字状に形成され、起立部81の中央よりやや上端寄りに膨出部82が形成さ れ、また、中央よりやや下端寄りには、係止部83が形成されている。 信号端子80の起立部81に連続して水平方向に略直角に屈曲する差込部84 が形成され、さらに該差込部84から水平方向に略直角に屈曲する脚部85が形 成されている。
【0014】 次に、上記のように構成の蓋体26、主端子40及び信号端子80を使用した 本考案の複合半導体装置の組立順序を説明する。 図2において、蓋体26の角孔36に下方から主端子40の上端部を挿通し、 上方に引き上げる。主端子40が蓋体26の上面より上に出たところで、図2の 矢印で示すように角溝37側に主端子40を水平に移動させる。 次に、角溝37側に移動したところで、主端子40を手放し、角溝37内に係 止させる。同様にして、他の主端子40も角溝37に落とすことにより3個の主 端子40が遊嵌する。
【0015】 次に、信号端子80を蓋体26に装着する。 すなわち、張出部34に形成した角孔35の下方から信号端子80の起立部8 1の上端部を挿入する。この場合、膨出部82が角孔35の内壁と接触し、さら に強制的に係止部83の位置まで挿入することにより、信号端子80が下方に落 下しないように係止される。一方、差込部84は、蓋体26の信号端子案内部5 2に形成された切溝53に差し込まれて支持される。 以上の準備の終了後、蓋体26を治具に収める。 すなわち、図7において、まず、第1治具11の凹部12内に放熱板1を載置 し、この放熱板1上に、あらかじめ電子部品等をその導体パターン3上に搭載・ 固着させた絶縁基板2を板状半田(図示せず)を介して載置する。
【0016】 次に、第2治具13を第1治具11上の所定の位置に嵌め合わせる。この場合 、第2治具13の下端内周には、切欠部13aが形成されており、絶縁基板2の 外周部とは接触しないように配慮されている。 次に、所定の部品を仮固定した準備完了後の蓋体26を第2治具13内に入れ る。蓋体26の裏面側には、第1支柱部50と第2支柱部51とが形成され、第 1支柱部50の端面は、放熱板1の表面と当接するため、蓋体26の高さ位置が 定められる。また、第2支柱部51の端面に設けた凹部51aを絶縁基板2の位 置決め用突起17に嵌合させることにより、当該絶縁基板2の蓋体26に対する 相対位置が決定される。 ここで、蓋体26は、第2治具13によって放熱板1に対する相対位置が決定 されるので、結果的に放熱板1に対する前記絶縁基板2の相対位置が決定される ことになる。従って、第2治具13により絶縁基板2の外周部を押さえて位置決 めしなくても何等支障がなくなる。
【0017】 次に、各主端子40は、角溝37に遊嵌しており、該主端子40の下端に設け た脚部43が絶縁基板2の導体パターン3の所定の位置に半田を挟んで当接する 。また、信号端子80は、蓋体26の角孔35に膨出部82により仮固定されて いるが、蓋体26を第2治具13にセットした後に、信号端子8の上端を下方に 押し下げることにより、差込部84が下方に移動し、下端の脚部85が絶縁基板 2の導体パターン3の所定の位置に半田を挟んで当接する。
【0018】 上記の状態で熱板上に載せて加熱し、放熱板1と絶縁基板2、絶縁基板2上の 導体パターン3と主端子40及び信号端子80とをそれぞれ半田固着させる。 次に、第1治具11及び第2治具13を取り外し、半田固着部を洗浄した後、 放熱板11の外周に、図1に表われている絶縁ケース60を被せ、蓋体26の各 ブロック27,28,29間に形成された空隙部33から封止樹脂を該絶縁ケー ス60内に充填し・硬化させる。 次に、蓋体26の各ブロック27,28,29の上面に設けたナット収納孔3 0にナット(図示せず)を収納した後、主端子40がナット収納孔30を覆うよ うに略直角折曲げて図1の外観のような複合半導体装置を完成する。 なお、上記の実施例では、位置決め用部材として絶縁基板2の導体パターン3 上に位置決め用突起17を設け、蓋体26の第2支柱部51側に凹部51aを設 けるようにしたが、これらの凹凸関係は逆でも良いし、また、他の係合手段でも 良い。さらに、かかる位置決め手段の個数は、少なくとも2個以上あれば良く、 特にその数には限定されない。
【0019】
【考案の効果】
以上のように、本考案によれば、放熱板上に絶縁基板を位置決めして半田付け する際に、第2治具の周縁部で絶縁基板の外周部を押さえることなく、一定の間 隙を保持して半田付けできるようにしたので、半田付け時のフラックスが第2治 具に付着せず、製品の組立後にスムーズに第2治具を外すことができ、作業能率 が向上するなどの優れた効果がある。
【図面の簡単な説明】
【図1】本考案の複合半導体装置の外観図である。
【図2】上記複合半導体装置の主要部品を示す組立分解
図である。
【図3】蓋体の平面図である。
【図4】上記蓋体の正面図である。
【図5】上記蓋体の左側面図である。
【図6】上記蓋体の右側面図である。
【図7】上記複合半導体装置の組立工程を説明するため
の断面図である。
【図8】上記複合半導体装置における位置決め手段の要
部斜視図である。
【図9】従来の複合半導体装置の斜視図である。
【図10】主端子を折曲げる以前の状態の従来の複合半
導体装置の縦断面図である。
【図11】治具内に挿入した組立途上の従来の複合半導
体装置の断面図である。
【図12】上記治具を使用して放熱板上に主端子を半田
付けした状態の従来の複合半導体装置の斜視図である。
【符号の説明】
1 放熱板 2 絶縁基板 3 導体パターン 17 位置決め用突起 26 蓋体 34 張出部 35 角孔 36 貫通孔 37 角溝 40 主端子 50 第1支柱部 51 第2支柱部 51a 凹部 52 信号端子案内部 53 切溝 60 絶縁ケース

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 放熱板上に絶縁層を介して導体パターン
    が形成された絶縁基板と、前記導体パターン上に電子部
    品とともに固着され、外部に導出される主端子と、前記
    放熱板の外周に接するように配置され、内部に封止樹脂
    が充填される絶縁ケースと、該絶縁ケースの上端開口部
    を閉塞し、前記主端子の一端が導出される貫通孔を形成
    した蓋体とを有する複合半導体装置において、前記絶縁
    基板の導体パターン上に設けた少なくとも一対の位置決
    め用部材と、前記蓋体の下面に設けられ、前記位置決め
    用部材と係合して前記絶縁基板の放熱板に対する相対的
    位置を規制する位置決め用の支柱部とを備えたことを特
    徴とする複合半導体装置。
JP6885491U 1991-08-05 1991-08-05 複合半導体装置 Expired - Lifetime JP2560909Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6885491U JP2560909Y2 (ja) 1991-08-05 1991-08-05 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6885491U JP2560909Y2 (ja) 1991-08-05 1991-08-05 複合半導体装置

Publications (2)

Publication Number Publication Date
JPH0515445U true JPH0515445U (ja) 1993-02-26
JP2560909Y2 JP2560909Y2 (ja) 1998-01-26

Family

ID=13385678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6885491U Expired - Lifetime JP2560909Y2 (ja) 1991-08-05 1991-08-05 複合半導体装置

Country Status (1)

Country Link
JP (1) JP2560909Y2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099645A (ja) * 2007-10-15 2009-05-07 Fuji Electric Device Technology Co Ltd 半導体装置
WO2013015031A1 (ja) 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013084764A (ja) * 2011-10-11 2013-05-09 Mitsubishi Electric Corp 電力用半導体装置
US9691674B2 (en) 2014-03-19 2017-06-27 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing same
US9831152B2 (en) 2014-10-14 2017-11-28 Fuji Electric Co., Ltd. Semiconductor device
US9941254B2 (en) 2015-04-10 2018-04-10 Fuji Electric Co., Ltd. Semiconductor device
US10070527B2 (en) 2015-08-04 2018-09-04 Fuji Electric Co., Ltd. Semiconductor device
US10297533B2 (en) 2016-01-15 2019-05-21 Fuji Electric Co., Ltd. Semiconductor device
US10522434B2 (en) 2016-01-12 2019-12-31 Fuji Electric Co., Ltd. Semiconductor device
US10777473B2 (en) 2017-01-17 2020-09-15 Fuji Electric Co., Ltd. Semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099645A (ja) * 2007-10-15 2009-05-07 Fuji Electric Device Technology Co Ltd 半導体装置
WO2013015031A1 (ja) 2011-07-28 2013-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
US8933554B2 (en) 2011-07-28 2015-01-13 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013084764A (ja) * 2011-10-11 2013-05-09 Mitsubishi Electric Corp 電力用半導体装置
US9691674B2 (en) 2014-03-19 2017-06-27 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing same
US9831152B2 (en) 2014-10-14 2017-11-28 Fuji Electric Co., Ltd. Semiconductor device
US9941254B2 (en) 2015-04-10 2018-04-10 Fuji Electric Co., Ltd. Semiconductor device
US10070527B2 (en) 2015-08-04 2018-09-04 Fuji Electric Co., Ltd. Semiconductor device
US10522434B2 (en) 2016-01-12 2019-12-31 Fuji Electric Co., Ltd. Semiconductor device
US10297533B2 (en) 2016-01-15 2019-05-21 Fuji Electric Co., Ltd. Semiconductor device
US10777473B2 (en) 2017-01-17 2020-09-15 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2560909Y2 (ja) 1998-01-26

Similar Documents

Publication Publication Date Title
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
JP3165078B2 (ja) 表面実装部品の製造方法
US5244838A (en) Process and apparatus for assembling and resin-encapsulating a heat sink-mounted semiconductor power device
US5152057A (en) Molded integrated circuit package
JPH0515445U (ja) 複合半導体装置
JP2765278B2 (ja) 電子装置の製造方法
JP3217876B2 (ja) 半導体電子素子構造を製造するためのモールドおよびそれを用いて半導体電子素子構造を製造する方法
JP2002314100A (ja) 樹脂封止型半導体装置の製造方法
JP2574605Y2 (ja) 複合半導体装置
JPH0515446U (ja) 複合半導体装置
JPH10116961A (ja) 複合半導体装置及びそれに使用する絶縁ケース
JP4288026B2 (ja) 装着ツール及びicチップの装着方法
JP2765277B2 (ja) 電子装置
JP2736966B2 (ja) 基板への金属端子板固定方法及び電子部品と基板のモールド方法
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPS62142338A (ja) 半導体装置用パツケ−ジ
JP2555565Y2 (ja) 複合半導体装置
JPH07211847A (ja) 半導体装置とその製造方法及びその搭載構造と搭載方法
JP3270883B2 (ja) 半導体装置
JPH0810951Y2 (ja) 電力半導体装置
JP2604054B2 (ja) 半導体装置の製造方法
JPH04138296A (ja) 薄形半導体装置
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
JP2627812B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term