JP2005327868A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005327868A
JP2005327868A JP2004143947A JP2004143947A JP2005327868A JP 2005327868 A JP2005327868 A JP 2005327868A JP 2004143947 A JP2004143947 A JP 2004143947A JP 2004143947 A JP2004143947 A JP 2004143947A JP 2005327868 A JP2005327868 A JP 2005327868A
Authority
JP
Japan
Prior art keywords
terminal portion
lead frame
substrate
semiconductor device
rib
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004143947A
Other languages
English (en)
Inventor
Ryotaro Imura
領太郎 伊村
Masanori Nano
匡紀 南尾
Takashi Ono
高志 小野
Hikari Sano
光 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004143947A priority Critical patent/JP2005327868A/ja
Publication of JP2005327868A publication Critical patent/JP2005327868A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】樹脂モールド時の、内部端子部または外部端子部の表面への樹脂流れ込みによる樹脂ばりの発生を阻止する。
【解決手段】樹脂成型された基板部および基板部を囲う側壁であるリブ部2bを有する外容器と、外容器の内部の基板部に配置された内部端子部1a、及びリブ部の側面あるいは基板部の下面に配置された外部端子部を有するリードと、外容器の内部の基板部上に固着された受光素子と、受光素子の電極と内側端子部を接続する接続部材とを有する。内部端子部あるいは外部端子部の表面に、その周縁部に沿った環状の平面形状を有する周辺溝10あるいは突出部が設けられる。
【選択図】図4

Description

本発明は、リード部を封止し内部端子および外部端子を形成して樹脂成形することにより外容器が作製され、外容器内に受光素子を固着してその電極と内側端子が接続された構造を有する半導体装置に関する。特に、リード部の内部端子表面および外部端子表面への樹脂流入が防止された半導体装置の構造および製造方法に関する。
デジタルスチルカメラ等に用いられる固体撮像装置は、図1に示すような構造でパッケージングされる(例えば特許文献1参照)。この固体撮像装置は、リードフレーム1が樹脂モールドにより一括成形された外容器2を有する。母材となるリードフレーム1は、内部端子部1aおよび外部端子部1bを有しており、外容器2は、樹脂モールドで一括成形された基板部2aとリブ部2bから成る。外容器2には、CCD等の撮像素子3を搭載するための内部領域4が形成されている。撮像素子3は、リードフレーム1および各リブ2bに囲まれた領域内で、内部領域4内の中央部に位置させて樹脂基板部2a上に固定配置され、受光領域を防塵用のガラス5で覆われている。ガラス板5は、リブ部2bの上端面に接合されている。撮像素子3の上のボンディングパッド(電極部)と、内部端子部1aとが、金属線からなるボンディングワイヤ6で接続されている。撮像素子3からの電気信号は、ボンディングワイヤ6を通って、内部端子部1aから外部へと導出される。
樹脂モールドの一括成形は、内部端子部1aおよび外部端子部1bをモールド金型の上型と下型にて押さえた状態で行う。
また、外部端子部1bは、固体撮像装置が回路基板上に実装されるときに、回路基板上の電極と電気接続するために用いられる。
特開平5−267629号公報
上述の固体撮像装置を製造する工程において、リードフレームの状態から基板部2aおよびリブ2b形成のための樹脂モールドを行う際に、リードフレームの内部端子部1aおよび外部端子部1bを、モールド金型の上型および下型にて挟み込んだ状態で樹脂封止を行う。
しかし、樹脂モールドの際に、金型とクランプされたリードフレームの端子部の間に、モールド時の樹脂が入り込んでしまう場合がある。そのようにして、内部端子部1aの面へ樹脂が入り込むと、ボンディングワイヤの密着性の低下の原因となる。また外部端子部1b面へ樹脂が入り込むと、パッケージの回路基板上への実装時の、はんだ強度の低下の原因となる。
例えば図11は、従来例の固体撮像装置のリード表面における、リブ部2bおよびリード部1aの接合部分の一部を示す平面図であり、リブ2bの一括樹脂モールド工程において、樹脂ばり7が発生していることを示す。内部端子部1aにおける樹脂ばり7の存在が、撮像素子との接続部分のワイヤボンディング地点にまで及ぶと、そのワイヤボンディングの接合性の低下に直結する。また樹脂ばり7が、外部端子部面へ入り込むと、パッケージの回路基板上への実装時の、はんだ強度の低下につながってしまう。
また、図12に示す状態に起因して樹脂ばりが発生する場合もある。図12は、材料圧延時にリード部1aの表面に発生する材料圧延方向の筋8を示す。この筋8が溝となって、リブ部2b樹脂形成時の樹脂流入の通路になり、図13に示すような樹脂ばり9を発生させる。
本発明は、樹脂モールド時の、内部端子部、あるいは外部端子部の表面への樹脂流れ込みを阻止し、樹脂ばりの発生を抑制することが可能なリード構造を持った半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、樹脂成型された基板部および前記基板部を囲う側壁であるリブ部を有する外容器と、前記外容器の内部の前記基板部に配置された内部端子部、及び前記リブ部の側面あるいは前記基板部の下面に配置された外部端子部を有するリードと、前記外容器の内部の前記基板部上に固着された受光素子と、前記受光素子の電極と前記内側端子部を接続する接続部材とを有する。
上記課題を解決するため、本発明の第1の構成の半導体装置は、前記内部端子部あるいは前記外部端子部の表面に、その周縁部に沿った環状の平面形状を有する周辺溝が設けられたことを特徴とする。
本発明の第2の構成の半導体装置は、前記内部端子部あるいは前記外部端子部の表面に、その周縁部に沿った平面形状を有する突出部が設けられたことを特徴とする。
本発明の半導体装置の製造方法は、金属材料を所定形状に圧延してリードフレームを形成する工程と、 前記リードフレームを封じて樹脂成形することにより、前記リードフレームを含む基板部と、前記基板部を囲んで前記基板部の外周部から立ち上がる側壁を形成するリブ部と、前記リブ部の内側において前記基板部の上面に前記リードフレームが露出した内部端子部と、前記基板部の下面あるいは前記リブ部の側面に前記リードフレームが露出した外部端子部とを形成する工程と、前記リブ部の内側の前記基板部の上に受光素子を固着する工程と、前記受光素子の電極と前記内部端子部とを接続部材で接続する工程とを有する。
上記課題を解決するため、本発明の第1の構成の半導体装置の製造方法は、前記リードフレームの形成後であって前記樹脂成形前に、前記内部端子部あるいは外部端子部の表面に、その周縁部に沿った環状の平面形状を有する周辺溝を形成する工程を有することを特徴とする。
本発明の第2の構成の半導体装置の製造方法は、前記内部端子部あるいは前記外部端子部を、前記リードフレームをパンチで打ち抜くことにより形成して、前記内部端子部あるいは前記外部端子部の外周部にバリによる突出部を形成することを特徴とする。
本発明の第3の構成の半導体装置の製造方法は、前記リードフレームの形成後であって前記樹脂成形前に、前記内部端子部あるいは外部端子部の表面を平滑化する工程を有することを特徴とする。
第1の構成の半導体装置あるいはその製造方法によれば、周辺溝でモールド時の樹脂の流れ込みを受けることで、内部端子部あるいは外部端子部の表面への樹脂の流れ込みを阻止し、樹脂ばりの発生を抑制することができる。
第2の構成の半導体装置あるいはその製造方法によれば、突出部がモールド時の樹脂の流れ込みに対する障壁となり、内部端子部あるいは外部端子部の表面への樹脂の流れ込みを阻止し、樹脂ばりの発生を抑制することができる。
第3の構成の半導体装置の製造方法によれば、リードの表面に圧延方向に沿って延びる筋状の溝を無くして表面の段差を消失させ、モールド時の樹脂が流れ込むことを防止して、樹脂ばりの発生を抑制することができる。
第1の構成の半導体装置あるいはその製造方法において、前記環状を、楕円形状あるいは四角形状とすることができる。すなわち、本発明において環状とは、実質的に閉区間を形成して溝が形成された形状を意味する。また、前記周辺溝の断面形状をV字型とすることができる。
また第1の構成の半導体装置の製造方法において、前記周辺溝を、パンチを用いたプレスで形成することができる。
以下、本発明の実施の形態について、図面を参照して具体的に説明する。本発明の実施の形態における半導体装置のパッケージ構造の断面形状は、基本的には図1に示した従来例と同様である。図2は、図1に示す完成されたパッケージ構造を、上面から示した図であり、内部領域4を覆うガラス板5を取り除いた状態である。図3は、図1に示す半導体装置を下面から示した図であり、一括樹脂成形された基板部2aの面に外部端子部1bが露出している。
この半導体装置を製造するための基本的な工程について、以下に説明する。まず、厚さ0.2mmの金属リードフレーム母材を所定形状に圧延してリードフレーム1を形成し、内部端子部1aおよび外部端子部1bの形状が形成された構造から、固体撮像素子3を固定載置する平板状の基板部2aおよびリブ部2bを配置した形状を、一括樹脂モールドして作製する。樹脂でモールドされた基板部2aは、リードフレーム1のリード厚さと同等の高さに形成され、リブ部2bは、例えば、0.1mm〜1.0mmの高さに設定される。リードフレーム1の内部端子部1aおよび外部端子部1bと、一括樹脂成形された基板部2aおよびリブ部2bにより形成される内部領域4において、基板部2a上に、高さ0.4mmの撮像素子3のチップが搭載され、チップの電極と内部端子部1aが、ボンディングワイヤ6によってそれぞれ接続される。さらに、リブ部2bの上端面と高さ0.3mmのガラス板5を接着剤によって接合し、高さ2.0mm以下のパッケージが構成される。
この工程において、基板部2aおよびリブ部2bを一括樹脂モールドする際には、内部端子部1aおよび外部端子部1bは、樹脂モールド金型の上型および下型によりクランプされる。それにより、樹脂がリード部に侵入することを阻止し、樹脂ばりの発生を抑制する。
本発明の実施の形態においては、以上のようなパッケージ構造の固体撮像装置を作製する工程において、樹脂ばりの発生をより最適に抑制して高精度なパッケージを得るために、図4〜図10に示すとおりの、改良されたリード表面構造および製造工程を有する。
(実施の形態1)
図4は、実施の形態1における固体撮像装置を構成するリードの表面を示す平面図である。本実施の形態においては、図11に示したような樹脂ばり7の侵入を阻止するために、内部端子部1a(あるいは外部端子部)の表面に、周縁に沿った四角形の周辺溝10が形成される。
周辺溝10は、あらかじめエッチング加工時に、内部端子部1a(あるいは外部端子部)の表面部に、ハーフエッチングで形成される。リブ部2b(及び基板部)の一括樹脂成形時に、リード表面部に流入する樹脂を周辺溝10で受けて、インナーリード部のワイヤボンディング位置への樹脂ばり7の発生を抑制することが可能となる。
ハーフエッチングにより形成する周辺溝10の平面形状は、楕円形であっても樹脂ばり7の発生を抑制することが可能である。また、楕円形あるいは四角形のリード表面部の周辺溝を、プレス加工によりパンチで用いて打ち抜くことで形成しても、同様の効果が得られる。
なお、周辺溝10の加工は、エッチングによる場合はリードフレームのめっき加工およびダイパッド部加工以前に行い、プレス加工による場合はめっき加工以後、ダイパッド部加工以前に行うのが好ましい。
図5に示すように、周辺溝11は、内部端子部1a(あるいは外部端子部)の表面に、周縁に沿った縦方向と横方向のV字型の溝として形成してもよい。V字型の周辺溝11は、プレス金型を用いてV字型のパンチによりプレス加工することで、各リード表面部に形成する。この周辺溝11も、樹脂がモールド成形時に流れ込んで樹脂ばり7が発生することを効果的に阻止することが可能である。
V字型の周辺溝11の形成は、リードフレーム加工時に、ダイパッド部を形成する以前に実施する。図6には、内部端子部1aの表面部にV字型の周辺溝11が、プレス加工により形成された状態を断面で示す。なお、周辺溝11の断面形状はV字形状に限らず、樹脂の流れ込みを受けることができれば、他の形状とすることもできる。
(実施の形態2)
図7は、実施の形態2における固体撮像装置を構成するリードの表面を示す平面図である。本実施の形態においては、図11に示したような樹脂ばり7の侵入を阻止するために、プレス加工によりリードフレームを打ち抜いて、内部端子部1a(あるいは外部端子部)の表面に、その周縁に沿った平面形状を有する突出部をプレスばり12により形成する。
リードフレームにおいて、形成されるリード形状は本来、エッチング加工により形成されるが、フレーム原板の状態において、全てのリード形状をプレス加工で形成することで、全てのリード部の縁に積極的にプレスばり12を形成する。それらのプレスばり12を障壁として、リブ部2b(及び基板部)を一括樹脂成形する際に、リード表面部に樹脂が流れ込むことを阻止することが可能となる。
図8および図9には、プレスばり12が、内部端子部1a側および外部端子部1b側にそれぞれ形成された状態を示す。図8はリードの縦断面、図9はリードの横断面である。このようなプレスばり12により、樹脂の流れ込みを阻止する作用を効果的に得ることができる。
プレス加工により形成できることから、各リード部を形成する際に、全てのリード部の、全ての箇所でプレスばり12を容易に作製することができる。また、プレス方向を順方向と逆方向で選択することができ、樹脂の流入を効果的に阻止することが可能となる。さらに、エッチング等の工程がなくなるため、工程の簡略化、コストダウンが可能である。
(実施の形態3)
図10は、実施の形態3における固体撮像装置を構成するリードの表面を示す平面図である。本実施の形態においては、内部端子1a面の表面部分を平坦に削ることによって、図12に示したような、材料特有の圧延方向に延びる溝形状の筋7をなくしたことを特徴とする。内部端子部1aの表面を平滑化させて金型と密着させることで、成形時における樹脂の侵入を阻止することが可能となる。
外部端子部1b面(図1参照)においても同様に、表面部分を浅く削ることによって、リード表面の圧延方向の筋をなくし、樹脂の侵入を阻止することが可能となる。それにより、固体撮像装置が回路基板上に搭載される際の、実装性の低下を防止することができる。
以上のようにして、本発明の実施の形態によれば、樹脂モールド成形による樹脂ばりの発生が効果的に抑制される。上述したような、エッチング加工あるいはプレス加工を用いて、各リード表面に樹脂の進入を阻止する形状を追加する製造方法であれば、パッケージ形態の変化やリード形状およびリード配置などの変化が起こったとしても、同様に適用可能であり、同様の効果を得ることが可能である。
なお、固体撮像素子3がフォトダイオード等の受光素子であっても、本発明を適用可能である。
本発明の固体撮像装置及びその製造方法によれば、各リード表面部における樹脂モールド成形時の樹脂ばりの発生を効果的に抑制することが可能であり、ビデオカメラやスチルカメラ等に用いられる固体撮像装置に有効である。
固体撮像装置の構成を示す断面図 図1の固体撮像装置の透明板を取り去って示した上面図 図1の固体撮像装置の下面図 実施の形態1における固体撮像装置を構成するリードの表面を示す平面図 実施の形態1における固体撮像装置を構成する他の例のリードの表面を示す平面図 同リードの表面におけるV溝構造を示す断面図 実施の形態2における固体撮像装置を構成するリードの表面を示す平面図 同実施の形態のリードにおけるプレス加工打ち抜きばりを示す縦断面図 図8とは逆側から打ち抜きを行った場合のリードにおけるプレス加工打ち抜きばりを示す横断面図 実施の形態31における固体撮像装置を構成するリードの表面を示す平面図 従来例の固体撮像装置におけるリード表面に樹脂ばりが発生した状態を示す平面図 従来例の固体撮像装置の他の例におけるリード表面の問題を説明するための平面図 同リード表面に他の状態の樹脂ばりが発生していることを示す平面図
符号の説明
1 リードフレーム
1a 内部端子部
1b 外部端子部
2 外容器
2a 基板部
2b リブ部
3 撮像素子
4 内部領域
5 ガラス板
6 ボンディングワイヤ
7、9 樹脂ばり
8 筋
10、11 周辺溝
12 プレスばり

Claims (10)

  1. 樹脂成型された基板部および前記基板部を囲う側壁であるリブ部を有する外容器と、
    前記外容器の内部の前記基板部に配置された内部端子部、及び前記リブ部の側面あるいは前記基板部の下面に配置された外部端子部を有するリードと、
    前記外容器の内部の前記基板部上に固着された受光素子と、
    前記受光素子の電極と前記内側端子部を接続する接続部材とを有する半導体装置において、
    前記内部端子部あるいは前記外部端子部の表面に、その周縁部に沿った環状の平面形状を有する周辺溝が設けられたことを特徴とする半導体装置。
  2. 前記環状は、楕円形状あるいは四角形状である請求項1に記載の半導体装置。
  3. 前記周辺溝の断面形状はV字型である請求項2に記載の半導体装置。
  4. 樹脂成型された基板部および前記基板部を囲う側壁であるリブ部を有する外容器と、
    前記外容器の内部の前記基板部に配置された内部端子部、及び前記リブ部の側面あるいは前記基板部の下面に配置された外部端子部を有するリードと、
    前記外容器の内部の前記基板部上に固着された受光素子と、
    前記受光素子の電極と前記内側端子部を接続する接続部材とを有する半導体装置において、
    前記内部端子部あるいは前記外部端子部の表面に、その周縁部に沿った平面形状を有する突出部が設けられたことを特徴とする半導体装置。
  5. 金属材料を所定形状に圧延してリードフレームを形成する工程と、
    前記リードフレームを封じて樹脂成形することにより、前記リードフレームを含む基板部と、前記基板部を囲んで前記基板部の外周部から立ち上がる側壁を形成するリブ部と、前記リブ部の内側において前記基板部の上面に前記リードフレームが露出した内部端子部と、前記基板部の下面あるいは前記リブ部の側面に前記リードフレームが露出した外部端子部とを形成する工程と、
    前記リブ部の内側の前記基板部の上に受光素子を固着する工程と、
    前記受光素子の電極と前記内部端子部とを接続部材で接続する工程とを有する半導体装置の製造方法において、
    前記リードフレームの形成後であって前記樹脂成形前に、前記内部端子部あるいは外部端子部の表面に、その周縁部に沿った環状の平面形状を有する周辺溝を形成する工程を有することを特徴とする半導体装置の製造方法。
  6. 前記環状は、楕円形状あるいは四角形状である請求項5に記載の半導体装置の製造方法。
  7. 前記周辺溝を、パンチを用いたプレスで形成する請求項5に記載の半導体装置の製造方法。
  8. 前記周辺溝を、V字型のパンチを用いたプレスでV字型の溝に形成する請求項7に記載の半導体装置の製造方法。
  9. 金属材料を所定形状に圧延してリードフレームを形成する工程と、
    前記リードフレームを封じて樹脂成形することにより、前記リードフレームを含む基板部と、前記基板部を囲んで前記基板部の外周部から立ち上がる側壁を形成するリブ部と、前記リブ部の内側において前記基板部の上面に前記リードフレームが露出した内部端子部と、前記基板部の下面あるいは前記リブ部の側面に前記リードフレームが露出した外部端子部とを形成する工程と、
    前記リブ部の内側の前記基板部の上に受光素子を固着する工程と、
    前記受光素子の電極と前記内部端子部とを接続部材で接続する工程とを有する半導体装置の製造方法において、
    前記内部端子部あるいは前記外部端子部を、前記リードフレームをパンチで打ち抜くことにより形成して、前記内部端子部あるいは前記外部端子部の外周部にバリによる突出部を形成することを特徴とする半導体装置の製造方法。
  10. 金属材料を所定形状に圧延してリードフレームを形成する工程と、
    前記リードフレームを封じて樹脂成形することにより、前記リードフレームを含む基板部と、前記基板部を囲んで前記基板部の外周部から立ち上がる側壁を形成するリブ部と、前記リブ部の内側において前記基板部の上面に前記リードフレームが露出した内部端子部と、前記基板部の下面あるいは前記リブ部の側面に前記リードフレームが露出した外部端子部とを形成する工程と、
    前記リブ部の内側の前記基板部の上に受光素子を固着する工程と、
    前記受光素子の電極と前記内部端子部とを接続部材で接続する工程とを有する半導体装置の製造方法において、
    前記リードフレームの形成後であって前記樹脂成形前に、前記内部端子部あるいは外部端子部の表面を平滑化する工程を有することを特徴とする半導体装置の製造方法。
JP2004143947A 2004-05-13 2004-05-13 半導体装置およびその製造方法 Pending JP2005327868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004143947A JP2005327868A (ja) 2004-05-13 2004-05-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004143947A JP2005327868A (ja) 2004-05-13 2004-05-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005327868A true JP2005327868A (ja) 2005-11-24

Family

ID=35473969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004143947A Pending JP2005327868A (ja) 2004-05-13 2004-05-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005327868A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004717A (ja) * 2006-06-22 2008-01-10 Nec Electronics Corp 半導体装置
JP2008053478A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リードフレームおよびパッケージ部品および半導体装置およびパッケージ部品の製造方法
JP2008205329A (ja) * 2007-02-22 2008-09-04 Nichia Chem Ind Ltd 半導体装置
JP7490481B2 (ja) 2019-09-02 2024-05-27 キヤノン株式会社 センサパッケージの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004717A (ja) * 2006-06-22 2008-01-10 Nec Electronics Corp 半導体装置
JP2008053478A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd リードフレームおよびパッケージ部品および半導体装置およびパッケージ部品の製造方法
JP2008205329A (ja) * 2007-02-22 2008-09-04 Nichia Chem Ind Ltd 半導体装置
JP7490481B2 (ja) 2019-09-02 2024-05-27 キヤノン株式会社 センサパッケージの製造方法

Similar Documents

Publication Publication Date Title
US7294907B2 (en) Solid-state imaging device and method for manufacturing the same
JP3782405B2 (ja) 固体撮像装置およびその製造方法
US7719585B2 (en) Solid-state imaging device
JP4860939B2 (ja) 半導体装置
JP2005079537A (ja) 固体撮像装置およびその製造方法
JP3838571B2 (ja) 固体撮像装置の製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP2010021251A (ja) 半導体装置及びその製造方法
JP4219943B2 (ja) 固体撮像装置
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP2005327868A (ja) 半導体装置およびその製造方法
US8450153B2 (en) Package manufacturing method and semiconductor device
JP2008034601A (ja) 半導体装置およびその製造方法
JP2016146457A (ja) 半導体装置およびその製造方法
JP2006332686A (ja) 固体撮像装置
JP2008270661A (ja) リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP2004104153A (ja) 発光素子および半導体装置
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2005142334A (ja) プリモールド型の半導体パッケージ及びこれを用いた半導体装置
JP2017034130A (ja) 半導体装置およびその製造方法
JP2006049682A (ja) 半導体装置及びその製造方法
JP2005129703A (ja) プリモールドパッケージ及びこれを用いた半導体装置
JP2013175795A5 (ja)
JP2013175795A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090618