JP2610328B2 - 液晶表示素子の製造方法 - Google Patents
液晶表示素子の製造方法Info
- Publication number
- JP2610328B2 JP2610328B2 JP32256588A JP32256588A JP2610328B2 JP 2610328 B2 JP2610328 B2 JP 2610328B2 JP 32256588 A JP32256588 A JP 32256588A JP 32256588 A JP32256588 A JP 32256588A JP 2610328 B2 JP2610328 B2 JP 2610328B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuit
- line
- lines
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、能動素子により制御される液晶表示素子の
製造方法に関する。
製造方法に関する。
（従来の技術） アクティブマトリクス形の液晶表示装置では、各画素
を駆動、制御するため、TFT（薄膜トランジスタ）、MIM
素子などの能動素子を集積したものが用いられている。
を駆動、制御するため、TFT（薄膜トランジスタ）、MIM
素子などの能動素子を集積したものが用いられている。
この液晶表示装置は、第11図に示すように、ガラス等
の透明な基板11上に多数のゲート線（アドレス線）12が
平行的に形成されているとともに、基板11上に各ゲート
線12を覆って絶縁膜13が形成され、この絶縁膜13上に各
ゲート線12と交差する多数のデータ線14が平行的に形成
されている。そして、各ゲート線12と各データ線14との
交点付近において、ゲート線12と一体のゲート電極12a
上に絶縁膜13を介して半導体層15が形成され、この半導
体層15上に、データ線14と一体のドレイン電極14aおよ
びソース電極16が対向するように形成されて、非線形能
動素子としてのTFT17が構成されている。
の透明な基板11上に多数のゲート線（アドレス線）12が
平行的に形成されているとともに、基板11上に各ゲート
線12を覆って絶縁膜13が形成され、この絶縁膜13上に各
ゲート線12と交差する多数のデータ線14が平行的に形成
されている。そして、各ゲート線12と各データ線14との
交点付近において、ゲート線12と一体のゲート電極12a
上に絶縁膜13を介して半導体層15が形成され、この半導
体層15上に、データ線14と一体のドレイン電極14aおよ
びソース電極16が対向するように形成されて、非線形能
動素子としてのTFT17が構成されている。
そして、このようなTFT17のソース電極16は、絶縁膜1
3上に形成された透明画素電極18に導通形成され、ま
た、半導体層15、ドレイン電極14a、ソース電極16は絶
縁性の保護膜19により覆われ、さらに、この保護膜19の
上部の全面にわたって液晶配向膜20が形成されている。
3上に形成された透明画素電極18に導通形成され、ま
た、半導体層15、ドレイン電極14a、ソース電極16は絶
縁性の保護膜19により覆われ、さらに、この保護膜19の
上部の全面にわたって液晶配向膜20が形成されている。
他方、ガラス等の透明な基板21上に透明対向共通電極
22および液晶配向膜23が順次形成されている。ここで、
カラー表示する場合は、透明対向共通電極22の下にさら
にカラーフィルタを形成する。
22および液晶配向膜23が順次形成されている。ここで、
カラー表示する場合は、透明対向共通電極22の下にさら
にカラーフィルタを形成する。
そして、基板11,21は、所定の間隙を保って周辺部が
封着され、この間隙内に液晶24が封入されている。
封着され、この間隙内に液晶24が封入されている。
上記のように、TFT17は、基本的にゲート電極12a、絶
縁膜13、半導体層15、ドレイン電極14aおよびソース電
極16で構成されており、これらは成膜工程およびフォト
エッチング工程をくり返してつくられる。
縁膜13、半導体層15、ドレイン電極14aおよびソース電
極16で構成されており、これらは成膜工程およびフォト
エッチング工程をくり返してつくられる。
ところで、このようなTFTアレイを用いた液晶表示装
置の問題の一つに線欠陥がある。この線欠陥は、各信号
配線としてのゲート線およびデータ線の断線、線間の短
絡、層間の短絡等によって生じる。この原因としては、
製造工程で入り込むごみ、フォトエッチング不良等があ
るが、層間の短絡は静電気による静電破壊でも起る。こ
の静電破壊に対しては、静電破壊を防止するため、従
来、第12図に示すように、工程途中で各ゲート線12と各
データ線14とを短絡線25,26によって短絡し、絶縁膜13
をはさんだ上下の導体が同電位になるようにしている。
しかし、この方法は、静電気に対しては有効であるが、
他の原因による断線、線間の短絡等までは防止できな
い。
置の問題の一つに線欠陥がある。この線欠陥は、各信号
配線としてのゲート線およびデータ線の断線、線間の短
絡、層間の短絡等によって生じる。この原因としては、
製造工程で入り込むごみ、フォトエッチング不良等があ
るが、層間の短絡は静電気による静電破壊でも起る。こ
の静電破壊に対しては、静電破壊を防止するため、従
来、第12図に示すように、工程途中で各ゲート線12と各
データ線14とを短絡線25,26によって短絡し、絶縁膜13
をはさんだ上下の導体が同電位になるようにしている。
しかし、この方法は、静電気に対しては有効であるが、
他の原因による断線、線間の短絡等までは防止できな
い。
そして、各信号配線としてのゲート線およびデータ線
が何らかの理由により断線した場合には、これらの信号
配線に複数個の能動素子としてのTFTが接続されている
ので、断線箇所から先のTFTは駆動されず、画像表示上
において致命的欠陥となる。また、隣り合った信号配線
が途中で短絡した場合も、信号漏れにより同様に欠陥と
なる。
が何らかの理由により断線した場合には、これらの信号
配線に複数個の能動素子としてのTFTが接続されている
ので、断線箇所から先のTFTは駆動されず、画像表示上
において致命的欠陥となる。また、隣り合った信号配線
が途中で短絡した場合も、信号漏れにより同様に欠陥と
なる。
このようなことから、信号配線の形成後に、断線およ
び短絡の有無を検査する必要があり、これは不良品の早
期排除という観点から重要である。
び短絡の有無を検査する必要があり、これは不良品の早
期排除という観点から重要である。
そして、この信号配線の断線および短絡の有無を検査
する方法としては、たとえば特開昭63−292113号公報に
記載のものが知られている。この特開昭63−292113号公
報には、各ゲート線および各データ線をそれぞれ奇数番
目および偶数番目のものを並列に接続し、ゲート線およ
びデータ線を短絡させることなく静電気の影響を軽減さ
せ、ゲート線とデータ線との間を短絡検査する方法につ
いて記載されている。
する方法としては、たとえば特開昭63−292113号公報に
記載のものが知られている。この特開昭63−292113号公
報には、各ゲート線および各データ線をそれぞれ奇数番
目および偶数番目のものを並列に接続し、ゲート線およ
びデータ線を短絡させることなく静電気の影響を軽減さ
せ、ゲート線とデータ線との間を短絡検査する方法につ
いて記載されている。
ところが、この特開昭63−292113号公報に記載の方法
は、絶縁膜を介したゲート線およびデータ線間は開放さ
れているため、静電気によりゲータ線およびデータ線間
が絶縁破壊されるおそれがある。
は、絶縁膜を介したゲート線およびデータ線間は開放さ
れているため、静電気によりゲータ線およびデータ線間
が絶縁破壊されるおそれがある。
また、他の方法としては、たとえば実開昭63−4589号
公報に記載のものが知られている。この実開昭63−4589
号公報には、ゲート線およびデータ線を直列に接続し、
少ない検査回数で多くの箇所の断線を検査する方法につ
いて記載されている。
公報に記載のものが知られている。この実開昭63−4589
号公報には、ゲート線およびデータ線を直列に接続し、
少ない検査回数で多くの箇所の断線を検査する方法につ
いて記載されている。
ところが、この実開昭63−4589号公報に記載の方法
は、検査回数を少なくして検査を簡単化することはでき
るものの、短絡を検査することができない。
は、検査回数を少なくして検査を簡単化することはでき
るものの、短絡を検査することができない。
（発明が解決しようとする課題） 上述のように、特開昭63−292113号公報に記載の方法
では、絶縁膜を介したゲート線およびデータ線間は開放
されているため、静電気によりゲート線およびデータ線
間が絶縁破壊されるおそれがあり、実開昭63−4589号公
報に記載の方法では、検査回数を少なくして検査を簡単
化することはできるものの、短絡を検査することができ
ない問題を有している。
では、絶縁膜を介したゲート線およびデータ線間は開放
されているため、静電気によりゲート線およびデータ線
間が絶縁破壊されるおそれがあり、実開昭63−4589号公
報に記載の方法では、検査回数を少なくして検査を簡単
化することはできるものの、短絡を検査することができ
ない問題を有している。
本発明は、上記問題点に鑑みなされたもので、静電気
による絶縁破壊を防止するとともに、信号配線の断線お
よび短絡の有無を短時間で確実に検査できる液晶表示素
子の製造方法を提供することを目的とする。
による絶縁破壊を防止するとともに、信号配線の断線お
よび短絡の有無を短時間で確実に検査できる液晶表示素
子の製造方法を提供することを目的とする。
（課題を解決するための手段） 請求項１記載の液晶表示素子の製造方法は、基板上に
複数のゲート線およびこの各ゲート線と交差する複数の
データ線を絶縁膜を介して形成し、この各ゲート線と各
データ線との交点に能動素子をそれぞれ設けた液晶表示
素子の製造方法において、上記各ゲート線と各データ線
とをそれぞれ短絡するとともに互いに電気的に接続され
る短絡線を設け、上記各ゲート線の短絡線と上記各デー
タ線の短絡線との間に、これらの短絡線とそれぞれ接続
した短絡用電極を上記絶縁膜を介して対向する短絡予定
部を設け、上記各ゲート線の短絡線と各データ線の短絡
線との間の一部を切断し、この切断の後に上記各ゲート
線の短絡線と各データ線の短絡線との間の断線および短
絡を検査し、この断線および短絡の検査をした後に上記
短絡予定部の短絡用電極間をレーザ照射によって短絡す
るものである。
複数のゲート線およびこの各ゲート線と交差する複数の
データ線を絶縁膜を介して形成し、この各ゲート線と各
データ線との交点に能動素子をそれぞれ設けた液晶表示
素子の製造方法において、上記各ゲート線と各データ線
とをそれぞれ短絡するとともに互いに電気的に接続され
る短絡線を設け、上記各ゲート線の短絡線と上記各デー
タ線の短絡線との間に、これらの短絡線とそれぞれ接続
した短絡用電極を上記絶縁膜を介して対向する短絡予定
部を設け、上記各ゲート線の短絡線と各データ線の短絡
線との間の一部を切断し、この切断の後に上記各ゲート
線の短絡線と各データ線の短絡線との間の断線および短
絡を検査し、この断線および短絡の検査をした後に上記
短絡予定部の短絡用電極間をレーザ照射によって短絡す
るものである。
請求項２記載の液晶表示素子の製造方法は、基板上に
複数のゲート線およびこの各ゲート線と交差する複数の
データ線を形成し、この各ゲート線と各データ線との交
点に能動素子をそれぞれ設けた液晶表示素子の製造方法
において、上記ゲート線およびデータ線の信号配線のい
ずれか一方のそれぞれ奇数番目および偶数番目を直列に
接続し、上記信号配線のそれぞれ奇数番目の直列配線と
偶数番目の直列配線との片端間を短絡して、断線および
短絡を検査するものである。
複数のゲート線およびこの各ゲート線と交差する複数の
データ線を形成し、この各ゲート線と各データ線との交
点に能動素子をそれぞれ設けた液晶表示素子の製造方法
において、上記ゲート線およびデータ線の信号配線のい
ずれか一方のそれぞれ奇数番目および偶数番目を直列に
接続し、上記信号配線のそれぞれ奇数番目の直列配線と
偶数番目の直列配線との片端間を短絡して、断線および
短絡を検査するものである。
（作用） 請求項１記載の液晶表示素子の製造方法は、各ゲート
線と各データ線とをそれぞれ短絡するとともに互いに電
気的に接続される短絡線を設けることにより、各ゲート
線と各データ線とを短絡線により短絡してゲート線およ
びデータ線間の静電気対策を施し、各ゲート線の短絡線
と各データ線の短絡線との間に、これらの短絡線とそれ
ぞれ接続した短絡用電極を絶縁膜を介して対向する短絡
予定部を設け、各ゲート線の短絡線と各データ線の短絡
線との間の一部を切断し、この切断の後に各ゲート線の
短絡線と各データ線の短絡線との間の断線および短絡を
検査し、この断線および短絡の検査をした後に短絡予定
部の短絡用電極間をレーザ照射によって再び短絡し、静
電気に対して安全な状態とする。
線と各データ線とをそれぞれ短絡するとともに互いに電
気的に接続される短絡線を設けることにより、各ゲート
線と各データ線とを短絡線により短絡してゲート線およ
びデータ線間の静電気対策を施し、各ゲート線の短絡線
と各データ線の短絡線との間に、これらの短絡線とそれ
ぞれ接続した短絡用電極を絶縁膜を介して対向する短絡
予定部を設け、各ゲート線の短絡線と各データ線の短絡
線との間の一部を切断し、この切断の後に各ゲート線の
短絡線と各データ線の短絡線との間の断線および短絡を
検査し、この断線および短絡の検査をした後に短絡予定
部の短絡用電極間をレーザ照射によって再び短絡し、静
電気に対して安全な状態とする。
請求項２記載の液晶表示素子の製造方法は、ゲート線
およびデータ線の信号配線のいずれか一方のそれぞれ奇
数番目および偶数番目の直列に接続し、ゲート線および
データ線の信号配線のいずれか一方のそれぞれ奇数番目
および偶数番目を直列に接続し、ゲート線とデータ線の
各２本の直列配線のいずれかの片端を短絡し、電気的な
断線および短絡を検査する。
およびデータ線の信号配線のいずれか一方のそれぞれ奇
数番目および偶数番目の直列に接続し、ゲート線および
データ線の信号配線のいずれか一方のそれぞれ奇数番目
および偶数番目を直列に接続し、ゲート線とデータ線の
各２本の直列配線のいずれかの片端を短絡し、電気的な
断線および短絡を検査する。
（実施例） 以下、本発明の一実施例の液晶表示素子を図面を参照
して説明する。
して説明する。
この液晶表示素子は、基本的には前記第11図および第
12図に示した構成を同様に備えており、第１図に示すよ
うに、ガラス等の透明な基板11上に多数のゲート線12お
よびこの各ゲート線12と交差する多数のデータ線14が絶
縁膜13を介して形成され、かつ、各ゲート線12と各デー
タ線14との交点に、ゲート電極、半導体層、ドレイン電
極、ソース電極を有して透明画素電極と接続した能動素
子としてのTFTがそれぞれ形成され、マトリクスTFTアレ
イ17Aを構成している。また、各ゲート線12の外端部は
短絡線25によって短絡接続されているとともに、各デー
タ線14の外端部は短絡線26によって短絡接続され、この
各短絡線25,26は各コーナー部で一連に短絡接続され、
静電気による層間の短絡を防止している。
12図に示した構成を同様に備えており、第１図に示すよ
うに、ガラス等の透明な基板11上に多数のゲート線12お
よびこの各ゲート線12と交差する多数のデータ線14が絶
縁膜13を介して形成され、かつ、各ゲート線12と各デー
タ線14との交点に、ゲート電極、半導体層、ドレイン電
極、ソース電極を有して透明画素電極と接続した能動素
子としてのTFTがそれぞれ形成され、マトリクスTFTアレ
イ17Aを構成している。また、各ゲート線12の外端部は
短絡線25によって短絡接続されているとともに、各デー
タ線14の外端部は短絡線26によって短絡接続され、この
各短絡線25,26は各コーナー部で一連に短絡接続され、
静電気による層間の短絡を防止している。
そして、短絡線25,26の形成にあたっては、第１図お
よび第２図に示すように、まず、基板11上にゲート線12
とともにこのゲート線12の外端の端子部31を一体に形成
し、ついで、これらゲート線12および端子部31の上に絶
縁膜13を形成した後に、データ線14とともにこのデータ
線14の外端の端子部32、短絡線25,26およびゲート線12
の端子部31上に位置する端子部33を同材料で一体に形成
する。このとき、ゲート線12の端子部31と端子部33と
は、絶縁膜13を加工して得られたスルーホール34を介し
て接続される。
よび第２図に示すように、まず、基板11上にゲート線12
とともにこのゲート線12の外端の端子部31を一体に形成
し、ついで、これらゲート線12および端子部31の上に絶
縁膜13を形成した後に、データ線14とともにこのデータ
線14の外端の端子部32、短絡線25,26およびゲート線12
の端子部31上に位置する端子部33を同材料で一体に形成
する。このとき、ゲート線12の端子部31と端子部33と
は、絶縁膜13を加工して得られたスルーホール34を介し
て接続される。
また、各ゲート線12の短絡線25と各データ線14の短絡
線26との間において、その短絡線25,26のコーナ部に短
絡予定部36を形成する。この短絡予定部36は、第１図お
よび第３図に示すように、基板11上にゲート線12の形成
時にこのゲート線12と同材料で短絡用電極37およびこの
短絡用電極37の一側に接続部38を一体に形成し、この上
に絶縁膜13を形成した後に、データ線14の形成時にこの
データ線14と同材料で短絡線26に接続して短絡用電極37
上に位置する短絡用電極39および短絡線25に接続して接
続部38上に位置する接続部40を形成し、かつ、接続部38
とこの上に絶縁膜13を介して位置した接続部40とをスル
ーホール41を介して接続する。このスルーホール41によ
って、短絡予定部36はゲート線12側の短絡線25に接続し
た短絡用電極37と、データ線14側の短絡線26に接続した
短絡用電極39とが絶縁膜13を介して非導通状態で上下に
対向している。
線26との間において、その短絡線25,26のコーナ部に短
絡予定部36を形成する。この短絡予定部36は、第１図お
よび第３図に示すように、基板11上にゲート線12の形成
時にこのゲート線12と同材料で短絡用電極37およびこの
短絡用電極37の一側に接続部38を一体に形成し、この上
に絶縁膜13を形成した後に、データ線14の形成時にこの
データ線14と同材料で短絡線26に接続して短絡用電極37
上に位置する短絡用電極39および短絡線25に接続して接
続部38上に位置する接続部40を形成し、かつ、接続部38
とこの上に絶縁膜13を介して位置した接続部40とをスル
ーホール41を介して接続する。このスルーホール41によ
って、短絡予定部36はゲート線12側の短絡線25に接続し
た短絡用電極37と、データ線14側の短絡線26に接続した
短絡用電極39とが絶縁膜13を介して非導通状態で上下に
対向している。
そして、TFTアレイが完成するが、この際、各ゲート
線12および各データ線14は、端子密度等の関係から、実
際には、第４図に示すように配置される。すなわち、各
ゲート線12および各データ線14は櫛形に配置され、ゲー
ト線12およびデータ線14はそれぞれ１本おきに、すなわ
ち奇数番目のものと偶数番目のものが互いに反対側にお
いてそれぞれ短絡線25,26に接続されている。
線12および各データ線14は、端子密度等の関係から、実
際には、第４図に示すように配置される。すなわち、各
ゲート線12および各データ線14は櫛形に配置され、ゲー
ト線12およびデータ線14はそれぞれ１本おきに、すなわ
ち奇数番目のものと偶数番目のものが互いに反対側にお
いてそれぞれ短絡線25,26に接続されている。
そして、電気的に測定検査するに際しては、第４図の
状態において、第５図のように各コーナ部で短絡線25,2
6の接続部をレーザ照射により切断する。
状態において、第５図のように各コーナ部で短絡線25,2
6の接続部をレーザ照射により切断する。
この状態で、各短絡線25,26の４辺をa,b,c,d、開放端
をａ′,b′,c′,d′とすると、まず、断線はａ−ａ′、
ｂ−ｂ′、ｃ−ｃ′、ｄ−ｄ′間を、また、線間の短絡
はａ−ｂ、ｃ−ｄ間を、さらに、層間の短絡はａ−ｃ、
ａ−ｄ、ｂ−ｃ、ｂ−ｄ間を電気的に測定する。これら
測定により、全ての断線および短絡を電気的に検査する
ことができる。
をａ′,b′,c′,d′とすると、まず、断線はａ−ａ′、
ｂ−ｂ′、ｃ−ｃ′、ｄ−ｄ′間を、また、線間の短絡
はａ−ｂ、ｃ−ｄ間を、さらに、層間の短絡はａ−ｃ、
ａ−ｄ、ｂ−ｃ、ｂ−ｄ間を電気的に測定する。これら
測定により、全ての断線および短絡を電気的に検査する
ことができる。
ついで、この電気的な測定検査の終了後、再び各短絡
線25,26間を短絡する。すなわち、各コーナ部における
短絡予定部36において、絶縁膜13をはさんだ上下の短絡
用電極37,39に対しレーザを照射し、これら上下の短絡
用電極37,39を層間で短絡させる。このときの接続抵抗
は、数Ω〜数百Ωと良好である。これによって、各短絡
線25,26は再び一連に接続され、静電気対策を施された
状態となる。
線25,26間を短絡する。すなわち、各コーナ部における
短絡予定部36において、絶縁膜13をはさんだ上下の短絡
用電極37,39に対しレーザを照射し、これら上下の短絡
用電極37,39を層間で短絡させる。このときの接続抵抗
は、数Ω〜数百Ωと良好である。これによって、各短絡
線25,26は再び一連に接続され、静電気対策を施された
状態となる。
なお、各短絡線25,26および短絡予定部36による短絡
部分は、液晶表示装置として組立てる際に切除する。
部分は、液晶表示装置として組立てる際に切除する。
次に、本発明の他の実施例を第６図ないし第10図を参
照して説明する。
照して説明する。
この実施例は、上述の実施例と同様に、基板上に複数
のゲート線およびこの各ゲート線と交差する複数のデー
タ線を形成し、この各ゲート線と各データ線との交点に
能動素子をそれぞれ設けた液晶表示素子の製造にあたっ
て、各ゲート線および各データ線を短絡し、断線および
短絡の電気的に測定検査するものであるが、短絡接続方
法および検査方法の他の例を示すものである。
のゲート線およびこの各ゲート線と交差する複数のデー
タ線を形成し、この各ゲート線と各データ線との交点に
能動素子をそれぞれ設けた液晶表示素子の製造にあたっ
て、各ゲート線および各データ線を短絡し、断線および
短絡の電気的に測定検査するものであるが、短絡接続方
法および検査方法の他の例を示すものである。
まず、第６図に示すように、基板上に行方向の信号配
線としての各ゲート線12を形成する。
線としての各ゲート線12を形成する。
この各ゲート線12は、奇数番目のものと偶数番目のも
のにおいてそれぞれ互いの反対側に端子部51を設けると
ともに、この端子部51の反対側において１個おきに位置
するゲート線12を２個１組として短絡部52で接続し、こ
の２個１組とした奇数番目および偶数番目のゲート線12
が櫛刃状に交互に組合わされた配線パターンを形成す
る。
のにおいてそれぞれ互いの反対側に端子部51を設けると
ともに、この端子部51の反対側において１個おきに位置
するゲート線12を２個１組として短絡部52で接続し、こ
の２個１組とした奇数番目および偶数番目のゲート線12
が櫛刃状に交互に組合わされた配線パターンを形成す
る。
次に、この各ゲート線12を形成した基板上に絶縁膜を
全面にわたって着膜し、かつ、第７図に示すように、各
ゲート線12の端子部51にコンタクト用のスルーホール53
を形成する。
全面にわたって着膜し、かつ、第７図に示すように、各
ゲート線12の端子部51にコンタクト用のスルーホール53
を形成する。
次に、絶縁膜上に列方向の信号配線としてのデータ線
を形成するが、このデータ線を形成する工程において、
第８図に示すように、奇数番目および偶数番目の隣接す
る各組のゲート線12の端子部51間を短絡線54によって接
続し、各奇数番目のゲート線12および各偶数番目のゲー
ト線12をそれぞれ直列に接続するとともに、同時に奇数
番目と偶数番目の一端に位置する端子部51間を短絡線55
によって接続し、これによって、奇数番目の直列配線と
偶数番目の直列配線とを短絡して、全てのゲート線12を
直列に接続する。
を形成するが、このデータ線を形成する工程において、
第８図に示すように、奇数番目および偶数番目の隣接す
る各組のゲート線12の端子部51間を短絡線54によって接
続し、各奇数番目のゲート線12および各偶数番目のゲー
ト線12をそれぞれ直列に接続するとともに、同時に奇数
番目と偶数番目の一端に位置する端子部51間を短絡線55
によって接続し、これによって、奇数番目の直列配線と
偶数番目の直列配線とを短絡して、全てのゲート線12を
直列に接続する。
このようにして、まず、ゲート線12の直列回路の両端
に位置する端子部51の電極パッドA,D間の抵抗値を測定
することにより、全配線における断線の有無をチェック
する。
に位置する端子部51の電極パッドA,D間の抵抗値を測定
することにより、全配線における断線の有無をチェック
する。
また、配線間の短絡をチェックする。第９図は、第８
図の各ゲート線12間の短絡がない場合の等価回路であ
る。この場合、電極パッドA,Cに定電流ｉを流しても電
極パッドB,D間には電圧は検出されない。
図の各ゲート線12間の短絡がない場合の等価回路であ
る。この場合、電極パッドA,Cに定電流ｉを流しても電
極パッドB,D間には電圧は検出されない。
次に、第10図は、配線間に短絡がある場合の等価回路
である。この場合、電極パッドA,C間に定電流ｉを流す
と、短絡部分より先は、電流がi1,i2に分岐して流れる
ため、電極パッドB,D間にはＶ＝i2・R2なる電圧が検出
され、配線間の短絡の有無が簡単にチェックできる。
である。この場合、電極パッドA,C間に定電流ｉを流す
と、短絡部分より先は、電流がi1,i2に分岐して流れる
ため、電極パッドB,D間にはＶ＝i2・R2なる電圧が検出
され、配線間の短絡の有無が簡単にチェックできる。
上記説明は、行方向の信号配線としてのゲート線12に
ついて説明したが、列方向の信号配線としてのデータ線
にも同様に適用する。この場合、静電気による絶縁破壊
を防止するため、ゲート線12とデータ線14は電気的に接
続されていてもよい。さらに、ゲート線とデータ線にお
ける奇数番および偶数番の直列配線を順に接続し、全体
で１本の直列配線とした場合も同様に測定できる。
ついて説明したが、列方向の信号配線としてのデータ線
にも同様に適用する。この場合、静電気による絶縁破壊
を防止するため、ゲート線12とデータ線14は電気的に接
続されていてもよい。さらに、ゲート線とデータ線にお
ける奇数番および偶数番の直列配線を順に接続し、全体
で１本の直列配線とした場合も同様に測定できる。
なお、各ゲート線とデータ線の短絡部分は、液晶表示
装置として組立てる際に切除する。
装置として組立てる際に切除する。
請求項１記載の液晶表示素子の製造方法によれば、各
ゲート線と各データ線とを短絡線により短絡してゲート
線およびデータ線間の静電気対策を施し、各ゲート線の
短絡線と各データ線の短絡線との間の一部を切断し、こ
の切断の後に各ゲート線の短絡線と各データ線の短絡線
との間の断線および短絡を検査し、この断線および短絡
の検査をした後に短絡予定部の短絡用電極間をレーザ照
射によって再び容易に短絡でき、静電気に対して安全な
状態とすることにより、静電気対策ができるとともに、
信号配線の電気的な断線、短絡の有無を短時間のうちに
容易かつ確実にでき、さらに、短絡はレーザ照射による
ためごみなどの異物を発生せず、後工程での不良を大幅
に減少させ、生産性を大幅に向上でき、液晶表示素子が
大形化あるいは高精細化した場合にはとくに有効にでき
る。
ゲート線と各データ線とを短絡線により短絡してゲート
線およびデータ線間の静電気対策を施し、各ゲート線の
短絡線と各データ線の短絡線との間の一部を切断し、こ
の切断の後に各ゲート線の短絡線と各データ線の短絡線
との間の断線および短絡を検査し、この断線および短絡
の検査をした後に短絡予定部の短絡用電極間をレーザ照
射によって再び容易に短絡でき、静電気に対して安全な
状態とすることにより、静電気対策ができるとともに、
信号配線の電気的な断線、短絡の有無を短時間のうちに
容易かつ確実にでき、さらに、短絡はレーザ照射による
ためごみなどの異物を発生せず、後工程での不良を大幅
に減少させ、生産性を大幅に向上でき、液晶表示素子が
大形化あるいは高精細化した場合にはとくに有効にでき
る。
請求項２記載の液晶表示素子の製造方法によれば、ゲ
ート線およびデータ線の信号配線のいずれか一方のそれ
ぞれ奇数番目および偶数番目を直列に接続し、ゲート線
およびデータ線の信号配線のいずれか一方のそれぞれ奇
数番目および偶数番目を直列に接続し、ゲート線とデー
タ線の各２本の直列配線のいずれかの片端を短絡し、電
気的な断線および短絡を検査することにより、信号配線
の断線の有無をチェックでき、ゲート線とデータ線のそ
れぞれ２本の直列配線間で、隣り合った配線間の短絡の
有無をも瞬時にチェックでき、測定にかかる時間を大幅
に短縮できる。
ート線およびデータ線の信号配線のいずれか一方のそれ
ぞれ奇数番目および偶数番目を直列に接続し、ゲート線
およびデータ線の信号配線のいずれか一方のそれぞれ奇
数番目および偶数番目を直列に接続し、ゲート線とデー
タ線の各２本の直列配線のいずれかの片端を短絡し、電
気的な断線および短絡を検査することにより、信号配線
の断線の有無をチェックでき、ゲート線とデータ線のそ
れぞれ２本の直列配線間で、隣り合った配線間の短絡の
有無をも瞬時にチェックでき、測定にかかる時間を大幅
に短縮できる。
第１図は本発明の一実施例の液晶表示素子の一部を示す
平面図、第２図は第１図II−II部の断面図、第３図は第
１図III−III部を示す断面図、第４図および第５図はそ
の電気的検査を行なう状態を示す説明図、第６図ないし
第８図は他の実施例を示す工程説明図、第９図および第
10図は第８図の等価回路図、第11図は一般的な液晶表示
装置の断面図、第12図は第11図の回路図である。 11……基板、12……ゲート線、13……絶縁膜、14……デ
ータ線、17……能動素子としてのTFT、25,26……短絡
線、36……短絡予定部、37,39……短絡用電極。
平面図、第２図は第１図II−II部の断面図、第３図は第
１図III−III部を示す断面図、第４図および第５図はそ
の電気的検査を行なう状態を示す説明図、第６図ないし
第８図は他の実施例を示す工程説明図、第９図および第
10図は第８図の等価回路図、第11図は一般的な液晶表示
装置の断面図、第12図は第11図の回路図である。 11……基板、12……ゲート線、13……絶縁膜、14……デ
ータ線、17……能動素子としてのTFT、25,26……短絡
線、36……短絡予定部、37,39……短絡用電極。
Claims (2)
- 【請求項１】基板上に複数のゲート線およびこの各ゲー
ト線と交差する複数のデータ線を絶縁膜を介して形成
し、この各ゲート線と各データ線との交点に能動素子を
それぞれ設けた液晶表示素子の製造方法において、 上記各ゲート線と各データ線とをそれぞれ短絡するとと
もに互いに電気的に接続される短絡線を設け、 上記各ゲート線の短絡線と上記各データ線の短絡線との
間に、これらの短絡線とそれぞれ接続した短絡用電極を
上記絶縁膜を介して対向する短絡予定部を設け、 上記各ゲート線の短絡線と各データ線の短絡線との間の
一部を切断し、 この切断の後に上記各ゲート線の短絡線と各データ線の
短絡線との間の断線および短絡を検査し、 この断線および短絡の検査をした後に上記短絡予定部の
短絡用電極間をレーザ照射によって短絡する ことを特徴とする液晶表示素子の製造方法。 - 【請求項２】基板上に複数のゲート線およびこの各ゲー
ト線と交差する複数のデータ線を形成し、この各ゲート
線と各データ線との交点に能動素子をそれぞれ設けた液
晶表示素子の製造方法において、 上記ゲート線およびデータ線の信号配線のいずれか一方
のそれぞれ奇数番目および偶数番目を直列に接続し、 上記信号配線のそれぞれ奇数番目の直列配線と偶数番目
の直列配線との片端間を短絡して、断線および短絡を検
査する ことを特徴とする液晶表示素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32256588A JP2610328B2 (ja) | 1988-12-21 | 1988-12-21 | 液晶表示素子の製造方法 |
| US07/453,802 US5019001A (en) | 1988-12-21 | 1989-12-20 | Method for manufacturing liquid crystal display device |
| EP89123682A EP0376165B1 (en) | 1988-12-21 | 1989-12-21 | Method for manufacturing a liquid crystal display device |
| DE68922483T DE68922483T2 (de) | 1988-12-21 | 1989-12-21 | Herstellungsmethode für eine Flüssigkristall-Anzeigevorrichtung. |
| KR1019890019431A KR940006156B1 (ko) | 1988-12-21 | 1989-12-21 | 액정표시소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32256588A JP2610328B2 (ja) | 1988-12-21 | 1988-12-21 | 液晶表示素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02203380A JPH02203380A (ja) | 1990-08-13 |
| JP2610328B2 true JP2610328B2 (ja) | 1997-05-14 |
Family
ID=18145102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32256588A Expired - Fee Related JP2610328B2 (ja) | 1988-12-21 | 1988-12-21 | 液晶表示素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5019001A (ja) |
| EP (1) | EP0376165B1 (ja) |
| JP (1) | JP2610328B2 (ja) |
| KR (1) | KR940006156B1 (ja) |
| DE (1) | DE68922483T2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186321A (ja) * | 1989-01-13 | 1990-07-20 | Sharp Corp | アクティブマトリクス基板の検査方法 |
| JP2792634B2 (ja) * | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
| JPH05210109A (ja) * | 1992-01-31 | 1993-08-20 | Canon Inc | 液晶表示装置の製造方法 |
| JPH05313194A (ja) * | 1992-05-13 | 1993-11-26 | Nec Kagoshima Ltd | 薄膜トランジスタアレイ基板の製造方法 |
| JPH081502B2 (ja) * | 1993-06-21 | 1996-01-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| GB9416899D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuitry |
| JP3059487B2 (ja) | 1994-11-08 | 2000-07-04 | シチズン時計株式会社 | 液晶表示装置 |
| KR0145902B1 (ko) * | 1995-01-27 | 1998-09-15 | 김광호 | 박막트랜지스터 액정디스플레이 소자의 저항부 및 그 제조방법 |
| KR0166894B1 (ko) * | 1995-02-20 | 1999-03-30 | 구자홍 | 액정표시장치 |
| JP3254362B2 (ja) * | 1995-07-27 | 2002-02-04 | シャープ株式会社 | アクティブマトリクス基板 |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
| US6613650B1 (en) | 1995-07-31 | 2003-09-02 | Hyundai Electronics America | Active matrix ESD protection and testing scheme |
| JP3642876B2 (ja) * | 1995-08-04 | 2005-04-27 | 株式会社半導体エネルギー研究所 | プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置 |
| US6229140B1 (en) | 1995-10-27 | 2001-05-08 | Canon Kabushiki Kaisha | Displacement information detection apparatus |
| JPH09251169A (ja) * | 1996-03-15 | 1997-09-22 | Toshiba Corp | 表示装置、アクティブマトリクス型表示装置およびその製造方法 |
| JP3838722B2 (ja) * | 1997-01-13 | 2006-10-25 | ローム株式会社 | 強制動作機能付き制御回路を有する半導体装置 |
| JP4294096B2 (ja) * | 1997-01-13 | 2009-07-08 | ヒュンダイ エレクトロニクス アメリカ | 改良されたアクティブ・マトリクスのｅｓｄ保護および試験体系 |
| TW472165B (en) * | 1997-09-19 | 2002-01-11 | Toshiba Corp | Array substrate for display device, liquid crystal display device having array substrate and the manufacturing method of array substrate |
| KR100277501B1 (ko) * | 1998-02-16 | 2001-01-15 | 윤종용 | 액정표시장치및그제조방법 |
| US6215541B1 (en) * | 1997-11-20 | 2001-04-10 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
| US5976978A (en) * | 1997-12-22 | 1999-11-02 | General Electric Company | Process for repairing data transmission lines of imagers |
| JPH11271790A (ja) * | 1998-03-26 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| JP4632383B2 (ja) * | 1998-08-31 | 2011-02-16 | キヤノン株式会社 | 光電変換装置に用いられる半導体装置 |
| JP4156115B2 (ja) * | 1998-12-25 | 2008-09-24 | シャープ株式会社 | マトリクス配線基板及び液晶表示装置用基板 |
| TW457690B (en) * | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| KR100390456B1 (ko) * | 2000-12-13 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| JP5628139B2 (ja) * | 2011-10-18 | 2014-11-19 | シャープ株式会社 | 配線欠陥検査方法 |
| KR102296073B1 (ko) * | 2015-01-06 | 2021-08-31 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2019117315A (ja) * | 2017-12-27 | 2019-07-18 | シャープ株式会社 | 表示装置、表示装置の製造方法、及び、表示装置の検査方法。 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2824308A1 (de) * | 1978-06-02 | 1979-12-13 | Siemens Ag | Verfahren zum einpraegen einer spannung mit einem elektronenstrahl |
| US4455739A (en) * | 1982-04-19 | 1984-06-26 | Texas Instruments Incorporated | Process protection for individual device gates on large area MIS devices |
| JPS6188557A (ja) * | 1984-10-05 | 1986-05-06 | Nippon Soken Inc | 薄膜トランジスタマトリツクスアレイ |
| JPS634589U (ja) * | 1986-06-25 | 1988-01-13 | ||
| CN87107022A (zh) * | 1986-10-13 | 1988-05-18 | 株式会社半导体能源研究所 | 液晶器件的制造方法 |
| US4820222A (en) * | 1986-12-31 | 1989-04-11 | Alphasil, Inc. | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby |
| JPS63208023A (ja) * | 1987-02-25 | 1988-08-29 | Alps Electric Co Ltd | 液晶表示素子の製造方法 |
| JP2583891B2 (ja) * | 1987-05-26 | 1997-02-19 | 松下電器産業株式会社 | アクテイブマトリクス表示装置の製造方法 |
-
1988
- 1988-12-21 JP JP32256588A patent/JP2610328B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-20 US US07/453,802 patent/US5019001A/en not_active Expired - Lifetime
- 1989-12-21 KR KR1019890019431A patent/KR940006156B1/ko not_active IP Right Cessation
- 1989-12-21 EP EP89123682A patent/EP0376165B1/en not_active Expired - Lifetime
- 1989-12-21 DE DE68922483T patent/DE68922483T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0376165B1 (en) | 1995-05-03 |
| US5019001A (en) | 1991-05-28 |
| KR900010455A (ko) | 1990-07-07 |
| JPH02203380A (ja) | 1990-08-13 |
| DE68922483T2 (de) | 1995-09-07 |
| KR940006156B1 (ko) | 1994-07-08 |
| DE68922483D1 (de) | 1995-06-08 |
| EP0376165A3 (en) | 1991-07-24 |
| EP0376165A2 (en) | 1990-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| JP2687667B2 (ja) | マトリクス電極基板およびその製造方法 | |
| KR100490040B1 (ko) | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 | |
| JP3316929B2 (ja) | マトリックス配線基板 | |
| JPS63106788A (ja) | アクテイブマトリツクス駆動型装置の製造方法 | |
| JPH07318980A (ja) | 液晶表示パネル | |
| JPH1115016A (ja) | 液晶表示装置 | |
| JPH01303416A (ja) | マトリクス型表示装置 | |
| JPH1026750A (ja) | 液晶表示パネル | |
| US7049527B1 (en) | Conductor-pattern testing method, and electro-optical device | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0695143A (ja) | 電子映像装置 | |
| KR100202230B1 (ko) | 액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH0394223A (ja) | アクティブマトリクス表示装置の製造方法 | |
| KR20080008569A (ko) | 액정 표시 장치, 그 제조 방법 및 트리밍 방법 | |
| JPH11119257A (ja) | Ｔｆｔ基板とその製造方法 | |
| JP4089886B2 (ja) | 表示パネル | |
| JPH06222389A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH08248434A (ja) | 液晶表示装置 | |
| JPH11109887A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH02251931A (ja) | アクティブマトリックスアレイ | |
| JPH06130419A (ja) | アクティブマトリクス基板 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |