JP4294096B2 - 改良されたアクティブ・マトリクスのesd保護および試験体系 - Google Patents
改良されたアクティブ・マトリクスのesd保護および試験体系 Download PDFInfo
- Publication number
- JP4294096B2 JP4294096B2 JP53118998A JP53118998A JP4294096B2 JP 4294096 B2 JP4294096 B2 JP 4294096B2 JP 53118998 A JP53118998 A JP 53118998A JP 53118998 A JP53118998 A JP 53118998A JP 4294096 B2 JP4294096 B2 JP 4294096B2
- Authority
- JP
- Japan
- Prior art keywords
- bar members
- row
- backplane
- shorting bar
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 29
- 239000011159 matrix material Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013100 final test Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
- H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
Description
本発明は改良されたアクティブ・マトリクス・ディスプレイおよび該ディスプレイの製作方法に関する。より詳細には、本発明は、ESD保護を強化する工程と、試験および修復を行うことにより完成ディスプレイの歩留りを高める工程とを含むディスプレイ製作方法に関している。
背景技術
最近、薄膜トランジスタ、および、斯かる薄膜トランジスタを取入れたメモリアレイ、全てのタイプの集積回路、ならびに、機械的スイッチおよびリレーの代替物などのデバイスに対する関心が高まっている。例えば、リードリレーは脆弱であり得ると共にMOSスイッチは漏出電流が大きすぎる。
薄膜トランジスタの特に代表的な用途は、従来の陰極線管(CRT)の代替物として液晶、電界放出、プラズマ、エレクトロクロミックまたはエレクトロルミネッセンスを採用した平面パネルディスプレイである。平面パネルディスプレイでは確実に、重量が少なくなり、嵩張らず、且つ、CRTよりも相当に電力消費が少なくなる。同様に、それらの作用様式の結果としてCRTでは殆ど定常的に一定の歪みが生ずる。CRTは、発光体が被覆された画面に対して電子ビームを発射することにより機能する。該ビームは焦点が合わせられたスポットを該ビームの強度に比例した強度で発光せしめる。画面表示は、画面上の種々のスポットを種々の強度で発光せしめるべく定常的に移動するビームにより行われる。画面の縁部に対して電子ビームはその固定源から画面の中央までよりも長い距離を進むことから、ビームは画面の種々のスポットに対して異なる角度で衝当し、スポットのサイズおよび形状の変動(すなわち歪み)に帰着する。
然るに平面パネルディスプレイには本質的に斯かる歪みが無い、と言うのも、CRT電子ビームが画面上の発光体に衝当する箇所により形成されるピクセルとは対照的に、平面パネルディスプレイのピクセルの各々は基材上にフォトリソグラフによりパターン化されるからである。平面パネルディスプレイの製造において回路要素は、一般的にはガラスなどの基材上にフォトリソグラフにより析出されてパターン化される。上記回路要素は種々の工程で析出かつ食刻され、制御ラインの行および列の間にピクセル接点および制御要素を備えた回路制御ラインの直交行列マトリクスを有するデバイスを構築する。ピクセル接点は自身上に媒体を有するが、該媒体は、媒体制御要素に亙りスレッショルド電圧が印加されたときに発光する(発光性)か又は周囲光の透過を変化させる(非発光性の)物質である。上記媒体は、液晶、硫化亜鉛などのエレクトロルミネッセンス性またはエレクトロクロミック性材料、例えばネオンおよびアルゴンのガスプラズマ、二色性染料、または、電圧の印加に応じて発光しさもなくば光学特性が変化する適切な材料またはデバイスであり得る。上記媒体に印加された適切な電圧に応じ、光が生成されまたは他の光学的変化が生ずる。各接点上の光学的活性媒体は一般的に画素または“ピクセル”と称される。
平面パネルディスプレイに対する回路は一般的に、全ての列ライン上でデータが所定電圧まで略々シフトインされる如く設計される。次にひとつの行が励起され、その行の全てのトランジスタが作動される(ひとつの行が一度に書き込まれる)。その行は次に遮断されると共に、次の行に対するデータは全ての列ラインにシフトインされ、その後に第2行が励起されて書き込まれる。このプロセスは、全ての行がアドレス指定されるまで反復される。全ての行は一般的には、典型的には約1/60秒すなわち約16.7msの1フレーム期間で書き込まれる。そのとき、データを表す電圧が特定の列に選択的に供給され、行が書き込まれるときに選択ピクセルは発光しまたはその光学特性が変化する。ピクセルは、大きな電圧もしくは電流、または、電圧もしくは電流の長パルスを印加することにより、強度を変化することも可能である。ツイスティッド・ネマティック活性材料を有する液晶ディスプレイ(LCD)を活用すると、起動されていないときにディスプレイは実質的に透明であるが、起動されたときは光を吸収し、或いは、極性配向に依ってはこの逆となる。従って、ディスプレイに亙り行毎に順次にピクセルを起動することにより、ディスプレイ上には画像が生成される。CRTに関して上述した幾何学的歪みは平面パネルディスプレイにおける要因では無い、と言うのも、各ピクセル位置はフォトリソブラフ的に決定されて固定されているからである。
(例えば各ピクセルにて薄膜トランジスタを採用するなど、)アクティブ・マトリクス・ディスプレイの構造を製造する先行技術の方法に関して生ずる主な問題のひとつは、集積回路と同様にそれらの製造歩留りである。即ち、製造されたデバイスの歩留りは100%ではないのが一般的であり、歩留り(欠陥の無いデバイスの百分率)は最悪の場合で0%にもなり得る。高品質のディスプレイは、欠陥トランジスタまたは他の構成要素を殆ど許容しない。同様に、大型ディスプレイは一般的に小型ディスプレイよりも望ましいものである。故に製造業者は、大型且つ/又は高解像度のディスプレイを製造したいが、もし数個のトランジスタに欠陥があり故に数個のピクセルが欠陥を有すれば製品全体を廃棄せねばならない、というジレンマに陥る。換言すると、使用可能な製品の歩留りが低下すると製造業者はユニット当たりで極めて大きな製造コストを蒙るのである。
ディスプレイを製作する上で遭遇するひとつの問題は、製造の間に複数のラインおよびトランジスタが静電荷を蓄積してデバイス要素を損傷または破壊し得ることである。ESD問題を防止すれば製品歩留りは高くなる。
また、ディスプレイ製造工程の間に各要素の欠陥を試験して修復することにより製品歩留りは更に高くなる。先行技術におけるひとつの試験技術は、全てのラインを個別に物理的に精査することである。
これらのコスト増大および歩留り低下の問題は、1995年7月31日に出願されると共に“アクティブ・マトリクスのESD保護および試験体系”と称された係属中の米国特許出願第08/497,372号中に開示かつ権利請求された先行関連発明において、欠陥の個数を相当に減少するアクティブ・マトリクス・ディスプレイの製造方法を提供することにより劇的に改善されているが、該出願は言及したことにより援用する。本発明は、上記アクティブ・マトリクスのESD保護および試験体系を更に改良するものである。
発明の開示
完成ディスプレイにおける欠陥を排除するアクティブ・マトリクス・ディスプレイの改良構造および製作方法が提供される。複数の短絡バー部材が提供されると共に、相互に対し且つ全ての行列ラインに連結され、ESD保護を行う。行列ラインの試験を許容する為には、少なくとも第1短絡バー部材が全ての行ラインに連結されると共に少なくとも第2短絡バー部材が全ての列ラインに連結される。2本の短絡バー部材は、第1組の短絡バー部材を形成する各短絡バー部材の抵抗の100倍のオーダーの大きさの抵抗により直列に接続される。第2組の短絡バー部材は、第1組の短絡バー部材に並列に接続して配備され得る。一方の組の短絡バー部材は、バックプレーン(backplane)に薄膜トランジスタ基材が組付けられるときに接続されたままとされて更なる試験オプションおよび組立に対するESD保護を提供する。
【図面の簡単な説明】
図1は、先行発明のESDおよび試験技術を取入れたアクティブ・マトリクス・ディスプレイの概略平面図である。
図2は、本発明のディスプレイで活用され得るトランジスタおよび蓄電コンデンサの一実施例の交互配置断面図である。
図3は、図2のトランジスタ実施例の第2の断面である。
図4は、完成ディスプレイの部分的概略図である。
図5は、先行発明のESD保護および試験技術の概略図である。
図6は、先行発明のバックプレーンおよび基材の間の連結部の概略平面図である。
図7は、本発明のESD技術を取入れたアクティブ・マトリクス・ディスプレイの概略平面図である。
図8は、本発明のESD技術の代替実施例を取入れたアクティブ・マトリクス・ディスプレイの概略平面図である。
発明を実施する為の最良形態
前述の如く、薄膜トランジスタ(TFT)を活用して多くのデバイスが形成され得るが、ひとつの特定用途は、アクティブ・マトリクス液晶ディスプレイ(AMLCD)におけるものであり、本発明のTFTはAMLCDの一部として記述される。図1を参照すると、先行発明である米国特許出願第08/497,372号のAMLCDの概略が参照番号10により示されている。
AMLCD10は、選択的な一群の外側短絡バー部材12、14、16および18を含んでいる。以下に更に十分に記述される如く、外側短絡バー部材12、14、16および18は、刻線20に沿ってそれらを分離または破断することによりプロセス間に除去される。
AMLCD10はまた、一群の内側短絡バー部材22、24、26および28を含んで示される。以下に更に十分に記述される如く、これらの内側短絡バー部材22、24、26および28もまたプロセスの間に活用される。但し、内側短絡バー部材22、24、26および28はレーザなどによりライン30に沿ってAMLCD10から電子的に分離されるが、AMLCD10の物理的部分として残存する。
AMLCD10は、上述の如く刻線20に沿って破断されるガラスパネルから通常的に形成された基材32上に析出される。基材32はまた、光非透過用途に対する絶縁被覆を備えた金属パネルなどの、他のタイプの絶縁材料からも形成され得る。AMLCD10には複数の行ライン34および複数の列ライン36が形成されて大寸マトリクスを形成しているが、その僅かな部分だけが示されている。行ライン34は該ライン34の各々に接続された複数のドライバ接点パッド38のひとつを含むと共に、列ライン36もまた該ライン36の各々に接続された複数のドライバ接点パッド40のひとつを含んでいる。
上記AMLCD10は行ライン34および列ライン36の間に形成された複数の同一ピクセルを含むことから、単一個のピクセル42のみを詳細に記述する。行ライン34および列ライン36が交差するマトリクス交差箇所44の各々においては、両ラインをピクセル接点48に接続するTFT46が形成される。少なくとも接点48上にはアクティブ液晶媒体が形成されるが、該媒体はピクセル42に印加されたバックプレーン電圧およびデータ電圧に応じて特性が変化する。AMLCD10の全体マトリクスにおいて上記ピクセル42上の媒体は、略々正方形、矩形またはドットの様に見える。トランジスタ46および接点48の実際のサイズは一定割合で記述されておらず、例示の為だけにのみ概略的に示されている。
尚、使用され得る行ライン34および列ライン36の本数、および、AMLCD10の外側寸法に関する理論的制約は無いことを銘記されたい。プロセス設備は外側寸法に対して実際的な制限を課すが、この制限は設備が改良されるにつれて継続的に変化して行く。
AMLCDを製造する上で遭遇する問題は、もしAMLCD10が欠陥のあるTFTまたは他の回路要素を含んで数個のピクセルが作動しないとしても通常はディスプレイが廃棄されねばならないことである。欠陥のあるピクセル42を隠蔽するひとつの技術は、ピクセル42を近傍の行R1に連結すべくピクセル42と共に付加的(選択的)トランジスタ49を採用することである。而して、行R1が書き込まれたときにデータは先行ピクセル42’だけでなくトランジスタ49を介してピクセル42にも印加される。次に行R2が書き込まれるとき、ピクセル42に対するデータはトランジスタ46を介して先行ピクセルからのデータ上に書き込まれる。しかし乍ら、もしトランジスタ46に欠陥があったとしてもピクセル42は作動しない様には見えず、その代わりに先行行R1からのデータを保持する。これは、ピクセル42が正しく作動しないという事実を隠蔽する。ピクセル42はまた行R1に連結された蓄電コンデンサ50を含むが、該蓄電コンデンサは各フレームの間でピクセル42に書き込まれた電圧を維持かつ安定化する。
本発明のトランジスタ46およびAMLCD10は、アクティブ・ピクセルの歩留りを高めるべく形成される。トランジスタ46を図2を参照して説明する。トランジスタ46には、行ライン34として最初に析出されるゲート52が形成される。完成TFT46は図2および図3に示されるが、種々のプロセス工程は、1995年7月31日に出願されると共に“改良TFTおよび該TFTを取入れたマトリクス・ディスプレイの製作方法”と称された係属中の米国特許出願第08/497,371号に更に十分に記述されており、該出願は言及したことにより援用する。発明に対して種々の層の厚みは重要では無いが、TFT46およびAMLCD10の好適実施例を形成すべく好適な厚みおよび材料が記述される。
ゲート52は好適には2つの金属層から形成される。好適にはアルミニウム合金である第1のアルミニウム層は、ライン要素54を形成すべく析出かつパターン化される。冗長行ライン34を形成するタンタルの第2ゲート層は、アルミニウム要素54上に析出されると共に、要素54を覆うライン要素56を形成すべくパターン化される。要素56はまた、個々のTFT46に対する実際のゲートを形成するフィンガ58も有している。ライン要素54は好適には、アルミニウムまたはアルミニウム合金から形成される。アルミニウムはその高導電性の故に長寸ラインに活用されるが、小型ディスプレイでは重要でなく、所望であれば小型ディスプレイでは省略され得る。アルミニウムは約1,200オングストロームまで析出されて導電性を提供するが、依然として、要素54上の段状被覆問題を防止するに十分な薄さである。タンタル要素56または他の陽極耐火金属は好適には冗長性の為に約2,000オングストロームまで別個に析出される。TFT46に対するゲートを形成するフィンガ58はアルミニウム層を必要とせず、典型的にはタンタルのみから形成される。
次に、露出されたタンタル要素56を陽極処理することにより第1ゲート絶縁層60が形成されるが、該要素56は、硬質陽極処理されて酸化タンタルTa2O3から上記絶縁層60を形成するものである。硬質陽極処理は、脱イオン水中で約0.1乃至4.0%のクエン酸溶液を利用することで実施され得る。極めて精密で均一な酸化物層60を、ボルト当たり約15オングストローム、即ち約900オングストロームまでの厚みで形成すべく、約60ボルトの電圧が利用され得る。上記パッド38および40はフォトレジストにより覆われて該パッドの陽極化を防止し、または、陽極化された後で食刻することが可能である。
代替的に、第1ゲート絶縁層60は析出誘電層により形成され得る。次に、好適には窒化ケイ素Si3N4である第2のまたは冗長ゲート絶縁体62が約3,000オングストロームの厚みに析出される。ふたつの付加層が順次に析出されるが、これは、非晶質シリコン64の層および次のN+添加された非晶質シリコン66の層である。N+層66および非晶質シリコン層64は選択的に食刻され、窒化物層62上でゲート部分58に亙り独立領域70を残す。非晶質シリコン層64は約1,500オングストロームの厚みまで析出されると共に、N+層66は約300オングストロームの厚みまで析出される。パターン化の後、残存するN+層は抵抗性接点部分68を形成する。
次の金属層が析出される前に再陽極化が実施され、特にゲート金属上にドレンまたはソース金属が被さる一切の箇所における潜在的短絡を防止する。斯かる再陽極化は、ソースラインおよびゲートラインの間に通常的に印加される最大電圧の少なくとも2倍の電圧で実施される。再陽極化はタンタルまたは下側のアルミニウム層に新たな酸化物を形成し、後で析出された金属が、ゲート金属を露出したピンホールを介してゲートラインに短絡するのを防止する。
次に、大型ディスプレイに対する複数の金属層から好適に形成されたソース−ドレン(S-D)層72が析出される。小型ディスプレイに対して層72はアルミニウムまたはモリブデンなどの単一金属層とされ得る。好適な大寸デバイス多重層72は、モリブデンの第1防壁層を500オングストロームのオーダーの厚みまで析出することで形成される。次に、アルミニウムまたはアルミニウム合金の第2導電性強化層が約5,000オングストロームの厚みに析出される。次に、モリブデンまたはモリブデン合金の第3防壁層が約300オングストロームの厚みに析出される。代替的に、最初のふたつの層のみが析出される必要がある。
S-D層72は次にパターン化され、ソース部分74、ドレン部分76および頂部コンデンサ接点部分78を形成する。次に、接点部分68間のN+添加層を除去することにより、ソースおよびドレン部分74、76の間にトランジスタ・チャネル領域80が形成されるが;接点部分68はS-D金属部分74および76の下方に残存する。この時点においてトランジスタ46は電気的に機能する。
今や蓄電コンデンサ50もまた電気的に機能すると共に、接点部分78ならびに下側の、窒化物層62、酸化物層60およびゲート52の部分により形成される。所望であれば、今やトランジスタ46およびコンデンサ50は両者ともに電気的に試験され得る。
次に、好適にはSi3N4から形成された第1不導態化層82が約7,000オングストロームの厚みに析出される。この誘電層もまた、析出SiO2、ガラス上スピン(SOG)または他の有機誘電材料から形成され得る。上記層82はパターン化され、ドレン接点開口84およびコンデンサ接点開口86を形成する。冗長列ラインが形成されるべき場合は、通路88が(図3)が形成されて下側の列ライン36への接点を提供する。
次にピクセルITO層90が析出されると共にパターン化され、開口84にドレン接点を形成し、開口86にコンデンサ接点を形成し、且つ、(該当する場合に)通路88およびピクセル48を通じて接触させることにより冗長列ラインを形成する。ピクセル48は一定の縮尺で示されておらず、且つ、その断面は相互に交互配置されたトランジスタ46およびコンデンサ構造50の両者を含めるべくオフセットされている。この断面は、列ITOおよびピクセルITO48の間の電気的分離を完全に示してはいない。付加的トランジスタ49(図1)は示されていないが、トランジスタ構造46と同様にして形成される。
次に、最終不導態化層92を形成することにより上記TFT構造は完成される。不導態化層92は、層82と同一の手法により約2,000乃至3,000オングストロームの厚みに形成される。層92はカラーフィルタ基材上に形成しても良く、または、両者上に形成され得る。
図4は、完成AMLCD10の一部と、蓄電コンデンサ50を利用する理由を示している。コンデンサ50は、ここでは行3であるピクセル行がアドレス指定されていないフレーム期間の間にピクセル42における液晶材料に亙る電圧を安定化する。フレーム期間の間において一度にアドレス指定されるのは所定のピクセル行のみであり、このフレームは一般的に1/60秒即ち16.7ミリ秒である。480行のAMLCD10に対しては、所定行はフレーム期間の僅かに1/480即ち約34.7ミリ秒のみでアドレス指定される。ピクセル行がアドレス指定されないフレーム時間の間、TFT46はオフとされる。しかし乍ら、ピクセル電圧は液晶材料上で一定に残存せねばならない。液晶材料は静電容量CLCおよび有限抵抗RLCを有している。トランジスタ46はドライバとソースとの間および/または液晶材料抵抗RLCを通して漏電する可能性がある。液晶材料に亙る電圧降下(データ劣化)を最小化すべく、静電容量CSを有する蓄電コンデンサ50はCLCと並列に形成される。行3からのトランジスタ46により駆動されるピクセル42は、コンデンサ50により先行行2と連結される。これは、行2が行3の直前に駆動されることを前提としている。所定行に対するトランジスタ46が作動するとき、該トランジスタ46はCLCおよびCSを充電する、と言うのも、合計静電容量はCLC+CSだからである。トランジスタ46および液晶材料の両者の漏れ電流は、高い作動温度で高くなる(悪化する)。上記液晶材料はTFT基材32と、カラーフィルタまたはモノクロバックプレーン94の間に収納される。バックプレーン94は基材32から(不図示の)スペーサにより離間される。
前述の如く、AMLCD10は製造の間にESD損傷を蒙り得る。更に、行(ゲート)34および列(ソース)36ラインならびにTFT46および49は、破砕粒子などの種々の製造上の問題により引き起こされた欠陥を含み得る。AMLCD10の製造の間にESD保護を提供すると共に欠陥を試験して修復するのが望ましい。
図1および図5を参照すると、ESD保護および試験技術が最も良く示されている。ESD保護および試験技術の全体概念100は図5に示されている。外側短絡バー部材12、14、16および18は複数のライン102(図1)により夫々の内側短絡バー部材22、24、26および28と接続される。各短絡バー部材は図5においては単一バー部材12、22;14、24;16、26および18、28として示されている。
先行技術のディスプレイ製造において短絡バー部材が利用されては来たが、物理的に除去されない抵抗接続短絡バー部材および内側短絡バー部材がこれまで活用されていたとは思われない。上記バー部材12、22;14、24;16、26および18、28は15乃至20オームのオーダーの抵抗を有している。これらのバー部材は、これらのバー部材の抵抗の100倍のオーダーの抵抗、例えば2.3キロオームである複数の抵抗器104(R1)、106(R5)、108(R6)および110(R3)により直列に接続される。抵抗器104、106、108および110の大きさは製造工程の間においてESD保護も提供する一方でディスプレイの試験も許容する、と言うのも、上記バー部材は相互に対して且つ全ての行および列ライン34および36に対して連結されているからである。
奇数番目および偶数番目の行および列ライン34、36は共にバー部材12、14、16および18のひとつに接続されることから、夫々のバー部材12、14、16および18上の単一試験ポイントを活用することにより全ての奇数番目または偶数番目の行または列ライン34、36の試験が達成され得る。同様に、2組の短絡バー部材が連結されることから、外側の組の短絡バー部材12、14、16および18は排除されて製造間におけるディスプレイの充填密度を増大し得る。典型的には、単一基材上で複数のAMLCDが同時に製造される。もし外側短絡バー部材12、14、16および18が排除されれば、接点箇所は好適に試験精査に活用される。
図2を参照すると、バー部材12、22;14、24;16、26および18、28は、全体デバイス構造において金属層からそれらを析出して形成される。バー部材12、22;14、24;16、26および18、28並びに抵抗器104、106、108および110は、ふたつの金属層54および56のゲート(行)ライン34により形成される。各ゲートライン34が形成されると、それらは、偶数行をひとつの極性で且つ奇数行を逆の極性で駆動すべくバー部材12、22および16、26を精査することにより断線または短絡に関して処理され得る。断線に対するひとつの試験方法は、製造工程用テスタ(IPT)を活用して各ラインの電圧を感知することである。ラインの断線またはライン間の短絡は、レーザ析出工程または短絡部分のレーザ切断により矯正され得る。
ふたつの付加的バックプレーン抵抗112(R2)および114(R4)は、抵抗器104、106、108および110、並びに、一対のバックプレーン試験パッド116および118と共に形成される。これらの抵抗器112および114もまたこの工程において試験して修復され得る。図4に示された如く、AMLCD10が完成されたときに試験パッド116および118はバックプレーン94に接続される。
複数のバックプレーン駆動パッド120、122、124、126、128および130はゲートライン34および/または列ライン36と共に析出される。これらのパッドは次に、AMLCD10に対してバックプレーン94が組付けられるときに該バックプレーンに接続される。
列ライン36が析出されるとき、ソース金属74もまた外側短絡バー部材12、14、16および18上に析出されてこれらのバー部材の抵抗を減少する。更に、奇数番目の列ライン36は内側および外側列の短絡バー部材14、24に接続されると共に、偶数番目の列ライン36は内側および外側列の短絡バー部材18、28に接続される。行ライン34は再度試験され得ると共に、列ライン36もまた前述の如く試験され得る。更に、行ライン34および列ライン36は行および列の間の短絡に対して試験され得る。チャネル80を除去することによりTFT46および49が完成したなら、これらのTFTもまた試験して修復され得る。
最終層92が基材32上に形成されると共に最終試験および修復が完了した後、外側短絡バー部材12、14、16および18は刻線20に沿って除去され得る。次にバックプレーン94が基材32上に組立てられて液晶材料が充填され得る。ESD保護は、バックプレーン接点116および118並びに抵抗器112および114によりバックプレーン94に接続されている内側短絡バー部材22、24、26および28により、依然として提供される。完成AMLCD10は次に、駆動電子モジュールを行パッド38および列パッド40に接続する前に全ての要素に対して試験され得る。
次に(不図示の)駆動電子モジュールはパッド38および40に結合され得る一方、内側短絡バー部材22、24、26および28は依然として接続されている。パッド38および40に対するモジュール接続が一旦試験されたなら、ガラス基材32を貫通して集中されたレーザによりバー部材22、24、26および28はレーザライン30に沿って分離される。そのときのESD保護は電子モジュール自体により提供される。
図6を参照すると、基材32とバックプレーン94との連結部が最適に示されている。複数のバックプレーン駆動パッド120、122、124、126、128および130に関して前述したが、本明細書中では少なくとも1個のパッド116および118に関して連結部を記述する。バックプレーン駆動パッド120、122、124、126、128および130は分離されたままであるが、パッド116および118に関して記述される如く接続されても良い。
パッド116および118は、夫々のライン144および146により夫々の接点パッド140および142と各々連結されるが、これらは全てが基材32上に形成されている。パッド116および118は夫々の抵抗器112および114を含むが、その一方のみが好適であり、両者共に省略され得る。パッドおよびライン140、142、144および146はバックプレーンガラス94の下側にある。バックプレーン94は、従来の銀エポキシなどの夫々の導電性エポキシ接続148および150によりパッド144および146に接続される。接続148および150は、基材およびバックプレーン94が相互にプレスされるときに形成される。
基材32上には付加的な感知パッド152および154の対が形成されてライン156により接続され得る。パッド152および154は、接続148および150と同時にエポキシ接続158によりバックプレーン94に接続され得る。尚、上記各パッドおよび各接続の縮尺および配置は説明の便宜の為に示されている。
同様にITOパターン160も示されるが、説明の便宜の為に一定の縮尺とはされていない。ITOパターン160はバックプレーン94の自由縁部162から十分に離間されることにより、従来通りに破線163により示された如くITOパターン160に接触せずに該ITOパターン160から離間された縁部162の近傍においてバックプレーン94および基材32が同一縮尺とされるのを許容している。上記ITOパターンは複数のフィンガ164、166および168を含み、その各々はITOパターン160を夫々の接続148、150および158に連結している。
次に図7を参照すると、本発明のESD改良はAMLCD実施例170により最適に示されている。上記AMLCD170は、行ライン34、列ライン36およびピクセル関連構造を備えたピクセル42に関して上記AMLCD10の電子機器的構造と実質的に同一である。従って、本発明の得ESD改良の連結部を更に明確に示すべく、マトリクスの詳細は省略されている。
上記AMLCD170は実質的に同一の電子機器的マトリクスおよびESD保護を提供すべく設計されるが、更に小寸の基材32上で行うものである。この一定割合の減少は、一定の相殺により達成される。一群の列短絡バー部材が省略され、あくまで例示的にのみ、短絡バー部材14および24が省略される。これは、(奇数番目および偶数番目の列ラインの両者に対する)全ての列ドライバ接点パッド40が、残存する群の短絡バー部材18および28の近傍でこれらに対して連結されるべく一面側において形成されるべきことを必要とする。
同様にして、一群の行短絡バー部材が省略され、あくまで例示的にのみ、短絡バー部材16および26が省略される。行ドライバ接点パッド38は全て、残存する群の短絡バー部材12および22の近傍に形成されてそれらに連結される。この面積減少または寸法減少の取捨選択は、上記AMLCD10により提供された偶数番目および奇数番目の行および列ラインの個々の駆動を、故に個別の試験を省略することにより行われる。
2組の短絡バー部材12、22並びに18、28の間には唯一の抵抗器110が残存する。同様に図6に示された如く、バックプレーン駆動パッド120、122および124は排除される一方、バックプレーン駆動パッド126、128および130は分離されて示されている。所望であれば、これらの駆動パッドのひとつ以上のものがパッド118に関して記述された如く接続され得、または、付加パッドが利用され得る。図6に関して記述された感知パッド152および154並びに接続158は好適には試験目的で含められるが、図示されていない。
ITOパターン160は、図6に関して前述した如くパッド118に接続されたフィンガ166上の単一連結部150のみを備えて示される。更に、接点パッドROおよび短絡バー部材12、22並びに18、28の対の露出端または自由端は移動および/または終端されて、対応バックプレーン縁部162の内側に整列し、完成AMLCD170の面積を更に減少している。同様に、バックプレーン抵抗114は好適であるが必要では無く、排除可能である。接点パッド142および連結部150は、2組の短絡バー部材12、22並びに18、28の間の角部においてITOフィンガ166と共に形成されて示されている。連結部150は、パッドROの近傍、または、バックプレーンパッド130の近傍の角隅部に形成され、該バックプレーンパッド130に接続され得る。代替的に、所望であれば上記連結部の2個または全ての3個が形成され得る。
AMLCD170は、完成AMLCDのサイズに関して上記AMLCD10よりも減少すべく利用され得る。しかし乍ら、(不図示の)駆動電子モジュールをパッド38および40に結合するときに引き起こされ得る潜在的問題が残っている。斯かるモジュールは従来は(不図示の)結合テープを利用して結合されていた。テープは、各導体間の一切の側方導電性経路なしに垂直接続を提供することが意図される。しかし乍らテープは圧縮されるとパッド38または40のひとつ以上から内側短絡バー部材22または28上に向けて押し潰され得る。そのときにテープは、短絡バー部材22または28と近傍パッド38または40との間のライン30をレーザが除去または切断するのを阻止し得る。この問題を排除するひとつの手法は、駆動モジュールを結合する前にライン30に沿ってレーザ切断することである。しかし乍らこれは、モジュールとパッド38および40とを結合するときにESD問題を引き起こし得る。
レーザ分離に関する問題を排除する第2の手法は、図8におけるAMLCD実施例180により示される。完成AMLCD180において、AMLCDが必要とする面積はAMLCD170よりも小さい。行ライン34は短絡バー部材12および22に接続されたままであるが、行ラインパッド38はバックプレーン94に関して逆側(opposite side)に載置されている。同様にして、列ライン36が短絡バー部材18および28に接続されたままとされ、列ラインパッド40もまたバックプレーン94に関して逆側に載置され得る。此処でも、ひとつの連結部150のみが示されているが、所望であれば、これは再配置可能されまたは一個以上の連結部とされ得る。図示された如くパッド118はAMLCD180の角隅部に移動されて完成AMLCD180のサイズを更に減少し得る。この場合、短絡バー部材28の近傍の縁部162は短絡バー部材22の近傍の縁部162の如く更に近接して配置され得る。今やパッド38および40は短絡バー部材12、22並びに18、28の近傍に配置されたことから、電子モジュールに対する結合テープは問題とならない。
同様に、パッド38および40は今やバックプレーン94の逆の面に配置されたことから、内側短絡バー部材22および28は物理的に除去され得る。AMLCD液晶シール163は自由縁部162とITOパターン160との間に配置される。短絡バー部材22および28は、レーザにより、物理的切断により、基材の頂部の研削により、または、基材32の縁部を、短絡バー部材22および28の近傍のAMLCD180の側部上の自由縁部162まで研削することにより、除去され得る。切断または研削によれば短絡バー部材22および28は電子的に確実に分離される、と言うのも、それらが物理的に除去されるからである。更に、基材32のこの付加的除去は完成AMLCD180の全体サイズを更に減少し得る。
従って、奇数番目および偶数番目の行または列ラインの間の暫定的(interim)な試験機能が低下した見返りとして、上記AMLCDのサイズは減少され得る。行および列ラインは相互に側方に離間されることから、斯かる試験は好都合であるが上記短絡バー部材により提供される試験ほど本質的なものではない。但し、隣接する行または列ラインの間に短絡が存在したとしても、最終試験の為にパッド38および40に対して電子的ドライバが結合されるまでエラーは発見されない。
上述の教示に鑑みれば本発明の多くの改変および変更が可能である。故に、添付の請求の範囲の範囲内で、上記発明は詳細に記述されたのとは別の様に実施され得ることは理解されよう。
Claims (19)
- ピクセルを当該マトリクス・ディスプレイの行ラインおよび列ラインに各々連結する複数の薄膜トランジスタを含むアクティブ・マトリクス・ディスプレイの製造方法であって、
第1基材上で上記ディスプレイ・マトリクスに近接し、第1抵抗器を各々有する少なくとも第1組の内側短絡バー部材を形成し、上記第1組の内側短絡バー部材のうち第1内側短絡バー部材を全ての行ラインに並列に接続し、且つ、上記第1組の内側短絡バー部材のうち第2内側短絡バー部材を全ての列ラインに並列に接続する工程と、
上記第1抵抗器の少なくとも100倍の大きさの抵抗を有する抵抗器により上記第1組の内側短絡バー部材を相互に接続する工程と、
上記第1組の内側短絡バー部材の近傍に少なくとも第2組の外側短絡バー部材を形成し、上記第2組の外側短絡バー部材の各々を、上記第1組の内側短絡バー部材のそれぞれ1つに接続する工程と、
を含むアクティブ・マトリクス・ディスプレイの製造方法。 - 前記第1組の内側短絡バー部材を前記行ラインと共に形成する工程を含む請求項1記載の方法。
- 前記第2内側短絡バー部材に接続された金属から前記列ラインを形成する工程を含む請求項2記載の方法。
- 前記列ラインの金属を前記第1組の内側短絡バー部材上に析出して該内側短絡バー部材の抵抗を減少する工程を含む請求項3記載の方法。
- 列および行ラインの各交差部に対してトランジスタおよびピクセルパッドを形成し、且つ、上記トランジスタおよび上記ピクセルを前記内側及び外側短絡バー部材により試験する工程を含む請求項3記載の方法。
- 前記第1基材に対して第2基材上のバックプレーンを接続してそれらの間に液晶材料を含める工程と、
上記バックプレーンを前記第1組の内側短絡バー部材に接続してESD保護を提供する工程とを含む請求項5記載の方法。 - ディスプレイ駆動用電子機器を用意すると共に該ディスプレイ駆動用電子機器を前記第1基材に結合することにより上記駆動用電子機器を上記基材に接続して上記駆動用電子機器接続を試験する工程を含む請求項6記載の方法。
- 前記駆動用電子機器接続が試験された後で前記第1組の内側短絡バー部材を前記バックプレーン、前記行ラインおよび前記列ラインから分離する工程を含む請求項7記載の方法。
- 前記第1組の内側短絡バー部材を試験して上記内側短絡バー部材が分離されたのを確かなものとする工程を含む請求項8記載の方法。
- 前記内側短絡バー部材と前記行ラインおよび前記列ラインとの間の接続を開裂すべくレーザを利用することにより上記行ラインおよび上記列ラインから上記内側短絡バー部材を分離する工程を含む、請求項8記載の方法。
- 前記内側短絡バー部材を相互に分離する工程を含む請求項10記載の方法。
- 前記第1基材上に少なくとも一個の連結パッドを形成すると共に前記バックプレーンを上記連結パッドに接続する工程を含む請求項6記載の方法。
- 前記第1基材上に感知パッドを形成すると共に前記バックプレーンを上記感知パッドに別個に接続する工程を含む請求項12記載の方法。
- 前記連結パッドから前記バックプレーンを特定電圧まで駆動すると共に上記感知パッドからの実際のバックプレーン電圧を試験する工程を含む請求項13記載の方法。
- 前記行ラインの各々および前記列ラインの各々に対し前記第1基材上で別個のドライバ接点パッドを形成する工程を含む請求項6記載の方法。
- ディスプレイ駆動用電子機器を用意すると共に上記ディスプレイ駆動用電子機器を前記ドライバ接点パッドに結合することにより上記ディスプレイ用電子機器を上記パッドに接続して上記ディスプレイ用電子機器接続を試験する工程を含む請求項15記載の方法。
- 前記内側及び外側短絡バー部材とは逆側で前記基材上に前記ドライバ接点パッドを形成する工程を含む請求項16記載の方法。
- 前記内側短絡バー部材を物理的に除去することにより前記行ラインおよび前記列ラインから上記内側短絡バー部材を分離する工程を含む請求項17記載の方法。
- 前記第1組の内側短絡バー部材の各々を20オームのオーダーの抵抗を有すべく形成すると共に前記抵抗器は少なくとも2,000オームの抵抗を有すべく形成する工程を含む請求項1記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78233597A | 1997-01-13 | 1997-01-13 | |
US08/782,335 | 1997-01-13 | ||
PCT/US1998/000508 WO1998031050A1 (en) | 1997-01-13 | 1998-01-13 | Improved active matrix esd protection and testing scheme |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001516465A JP2001516465A (ja) | 2001-09-25 |
JP4294096B2 true JP4294096B2 (ja) | 2009-07-08 |
Family
ID=25125723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53118998A Expired - Fee Related JP4294096B2 (ja) | 1997-01-13 | 1998-01-13 | 改良されたアクティブ・マトリクスのesd保護および試験体系 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1008177B1 (ja) |
JP (1) | JP4294096B2 (ja) |
KR (1) | KR100363307B1 (ja) |
CN (1) | CN1129025C (ja) |
AU (1) | AU6021198A (ja) |
DE (1) | DE69840523D1 (ja) |
WO (1) | WO1998031050A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2342213B (en) * | 1998-09-30 | 2003-01-22 | Lg Philips Lcd Co Ltd | Thin film transistor substrate with testing circuit |
KR100443539B1 (ko) | 2002-04-16 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
DE10227332A1 (de) * | 2002-06-19 | 2004-01-15 | Akt Electron Beam Technology Gmbh | Ansteuervorrichtung mit verbesserten Testeneigenschaften |
KR100870013B1 (ko) * | 2002-08-27 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100900543B1 (ko) * | 2002-11-14 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법 |
KR100635061B1 (ko) * | 2004-03-09 | 2006-10-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
KR101051008B1 (ko) * | 2004-08-24 | 2011-07-21 | 삼성전자주식회사 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
JP3982533B2 (ja) | 2004-11-04 | 2007-09-26 | ソニー株式会社 | 撮像装置および撮影補助マーク利用制御方法 |
US7477333B2 (en) | 2005-08-30 | 2009-01-13 | Chunghwa Picture Tubes, Ltd. | Liquid crystal display panel with electrostatic discharge protection |
KR101251351B1 (ko) * | 2005-12-28 | 2013-04-05 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 |
US20080024427A1 (en) * | 2006-07-26 | 2008-01-31 | Prime View International Co., Ltd. | Electronic ink display panel |
CN101661698B (zh) * | 2008-08-26 | 2014-07-16 | 群创光电股份有限公司 | 显示影像*** |
KR101082174B1 (ko) | 2009-11-27 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
CN103163670B (zh) * | 2011-12-19 | 2016-03-02 | 上海中航光电子有限公司 | 一种液晶显示装置的检测开关 |
CN102566130B (zh) * | 2012-03-02 | 2014-06-18 | 深圳市华星光电技术有限公司 | 液晶面板制造方法及装置 |
KR102330861B1 (ko) * | 2015-11-17 | 2021-11-24 | 엘지디스플레이 주식회사 | 정전기 방지 회로 및 이를 적용한 백플레인 기판 및 이의 제조 방법 |
CN105372857B (zh) * | 2015-12-16 | 2018-01-23 | 上海天马微电子有限公司 | 一种玻璃基板、液晶显示面板及液晶显示装置 |
CN112068375B (zh) * | 2020-09-23 | 2022-10-11 | 北海惠科光电技术有限公司 | 母基板和显示面板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4820222A (en) * | 1986-12-31 | 1989-04-11 | Alphasil, Inc. | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby |
JPH0711640B2 (ja) * | 1988-07-07 | 1995-02-08 | 松下電器産業株式会社 | アクティブマトリックス基板 |
JP2642462B2 (ja) * | 1988-12-12 | 1997-08-20 | シャープ株式会社 | マトリクス形表示装置用基板および検査修正方法 |
JP2610328B2 (ja) * | 1988-12-21 | 1997-05-14 | 株式会社東芝 | 液晶表示素子の製造方法 |
US5019002A (en) * | 1989-07-12 | 1991-05-28 | Honeywell, Inc. | Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby |
JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
JP2579427B2 (ja) * | 1993-11-10 | 1997-02-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 表示装置及び表示装置の駆動方法 |
JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
-
1998
- 1998-01-13 KR KR1019997006322A patent/KR100363307B1/ko not_active IP Right Cessation
- 1998-01-13 JP JP53118998A patent/JP4294096B2/ja not_active Expired - Fee Related
- 1998-01-13 DE DE69840523T patent/DE69840523D1/de not_active Expired - Fee Related
- 1998-01-13 AU AU60211/98A patent/AU6021198A/en not_active Abandoned
- 1998-01-13 EP EP98903440A patent/EP1008177B1/en not_active Expired - Lifetime
- 1998-01-13 WO PCT/US1998/000508 patent/WO1998031050A1/en active IP Right Grant
- 1998-01-13 CN CN98801813A patent/CN1129025C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1008177A1 (en) | 2000-06-14 |
WO1998031050A1 (en) | 1998-07-16 |
CN1129025C (zh) | 2003-11-26 |
AU6021198A (en) | 1998-08-03 |
KR20000070100A (ko) | 2000-11-25 |
EP1008177B1 (en) | 2009-01-28 |
JP2001516465A (ja) | 2001-09-25 |
DE69840523D1 (de) | 2009-03-19 |
KR100363307B1 (ko) | 2002-11-30 |
CN1243603A (zh) | 2000-02-02 |
EP1008177A4 (en) | 2000-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5668032A (en) | Active matrix ESD protection and testing scheme | |
US6613650B1 (en) | Active matrix ESD protection and testing scheme | |
JP3273793B2 (ja) | 改良されたtft、該tft及び該tftを含むマトリクスディスプレイの製造方法 | |
JP4294096B2 (ja) | 改良されたアクティブ・マトリクスのesd保護および試験体系 | |
JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
EP0484842B1 (en) | Flat panel display | |
US5019002A (en) | Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby | |
US7724314B2 (en) | Method for repairing a short in a substrate for a display and display repaired according to that method | |
US4820222A (en) | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby | |
TWI385453B (zh) | 液晶顯示裝置 | |
JP4364309B2 (ja) | カラーフィルタ構造及び製造方法 | |
JPH09146121A (ja) | 液晶表示装置 | |
JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
JP4004050B2 (ja) | アクティブ基板、表示装置およびその製造方法 | |
JP2770813B2 (ja) | 液晶表示装置 | |
JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
JPH0359534A (ja) | 液晶表示装置 | |
JPH10104647A (ja) | 液晶表示装置 | |
KR950004218B1 (ko) | 매트릭스 어드레스 표시장치 및 그 제조방법 | |
JP2000206573A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
JPH06289428A (ja) | アクティブマトリクス基板及びその製造方法 | |
JP2000206572A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080408 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |