JP3327739B2 - アクティブマトリクス基板 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえば液晶を用
いた表示装置に好適に用いられるアクティブマトリクス
基板に関する。

【０００２】

【従来の技術】図９は、従来例であるアクティブマトリ
クス基板１の構成を示す平面図である。図１０は、ゲー
ト配線Ｇおよびデータ配線Ｄで囲まれた１絵素の領域を
示す平面図である。図１１は、図１０のＩ−Ｉ断面図で
ある。アクティブマトリクス基板１は、絶縁性基板２、
ゲート配線Ｇ、データ配線Ｄ、端子ＴＧ，ＴＤ、ゲート
およびデータ短絡用配線４、絵素電極６、およびＴＦＴ
（薄膜トランジスタ）素子７を含んで構成される。

【０００３】たとえばガラスで実現される絶縁性基板２
の一方表面２ａには、ｎ本のＴａなどで実現される帯状
のゲート配線Ｇが互いに平行に間隔をあけて形成され
る。また、ｍ本のＴａなどで実現される帯状のデータ配
線Ｄがゲート絶縁膜によってゲート配線Ｇとは絶縁性を
保持し、かつゲート配線Ｇとは直交する方向に互いに間
隔をあけて形成される。ゲート配線Ｇおよびデータ配線
Ｄが交差することによって形成される複数の矩形の領域
５が絵素領域であり、複数の絵素領域５によって表示領
域３が構成される。前記ｎ，ｍは正の整数である。

【０００４】１つの絵素領域５には、図１０に示される
ように絵素電極６とＴＦＴ素子７とが設けられる。ＴＦ
Ｔ素子７は、絵素電極６をゲート配線Ｇおよびデータ配
線Ｄと接続するためのものであり、図１１に示されるよ
うにゲート電極８、ゲート絶縁膜９、ａ−Ｓｉ層１０、
エッチングストッパ層１１、ｎ⁺ａ−Ｓｉ層１２，１
３、ソース電極１４およびドレイン電極１５を含んで構
成される。ゲート電極８はゲート配線Ｇに接続され、ゲ
ート絶縁膜９はゲート配線Ｇおよびゲート電極８を覆っ
て基板２の一方表面２ａの全面に形成される。ゲート電
極８上のゲート絶縁膜９表面には、ａ−Ｓｉ層１０とエ
ッチングストッパ層１１とが順番に形成され、さらにソ
ース電極１４およびドレイン電極１５が形成されるべき
領域に、ｎ⁺ａ−Ｓｉ層１２，１３がそれぞれ形成され
る。一方のｎ⁺ａ−Ｓｉ層１２上に形成されるソース電
極１４は、データ配線Ｄと接続され、他方のｎ⁺ａ−Ｓ
ｉ層１３上に形成されるドレイン電極１５は絵素電極６
と接続される。絵素電極６は、たとえばＩＴＯ（インジ
ウム錫酸化物）などの透明電極で実現され、ゲート電極
８、ソース電極１４およびドレイン電極１５は、たとえ
ばＴａで実現される。

【０００５】絶縁性基板２の一方表面２ａ上には、前記
ゲート配線Ｇおよびデータ配線Ｄを囲むようにして輪状
のゲートおよびデータ短絡用配線４が形成される。ここ
では、矩形である絶縁性基板２の一方表面２ａの４辺に
沿ってほぼ平行に形成される配線４ａ〜４ｄによって配
線４が構成される。ゲート配線Ｇおよびデータ配線Ｄの
一方端部には端子ＴＧ，ＴＤがそれぞれ形成され、当該
端子ＴＧ，ＴＤを介してゲート配線Ｇおよびデータ配線
Ｄがゲートおよびデータ短絡用配線４に接続される。こ
のような構成のアクティブマトリクス基板１は、たとえ
ば特開平３−１１６１１７号公報に開示されている。

【０００６】たとえば液晶表示装置を組立てる際には、
このような形状のアクティブマトリクス基板１が用いら
れ、組立て作業時における摩擦などによって生じた静電
気によるＴＦＴ素子７や、配線Ｇ，Ｄの交差部分の絶縁
破壊が阻止される。すなわち、静電気はゲートおよびデ
ータ短絡用配線４によって全てのゲート配線Ｇおよび全
てのデータ配線Ｄに伝わる。これによって、部分的に高
い電位になることがなくなり、絶縁破壊が防止できる。
最終的には、ゲートおよびデータ短絡用配線４が形成さ
れた絶縁性基板２の領域は切断されて液晶表示装置が完
成する。

【０００７】また、液晶表示装置の作成時には、良好な
表示状態が得られるか否か、すなわちゲート配線Ｇおよ
びデータ配線Ｄに断線が生じているか否かや、ゲート配
線Ｇ間およびデータ配線Ｄ間に短絡が生じているか否か
が検査される。たとえば断線の検査は、前記ゲートおよ
びデータ短絡用配線４の部分を切断する前に、ゲート配
線Ｇおよびデータ配線Ｄに端子ＴＧ，ＴＤから同じ波形
を有する単一の検査信号をそれぞれ与えることによって
行われる。また、短絡の検査は、ゲートおよびデータ短
絡用配線４の部分を切断した後に、ゲート配線Ｇおよび
データ配線Ｄに、隣接する配線同士に異なる検査信号を
与えることによって行われる。

【０００８】図１２は、１絵素の領域の他の例を示す平
面図である。当該他の例は、絵素電極６に接続される導
体層１６が、ＴＦＴ素子７によって絵素電極６が接続さ
れるゲート配線Ｇとは異なるゲート配線Ｇ上に、前記ゲ
ート絶縁膜９を介して配置され、当該ゲート配線Ｇ、ゲ
ート絶縁膜９および導体層１６から成る補助容量素子１
７を有することを特徴とする。このような構成は、いわ
ゆるＣｓ ｏｎ Ｇａｔｅ方式である。データ配線Ｄに
データ信号が与えられ、ゲート配線Ｇが選択されている
ときには、ＴＦＴ素子７がオンとなり、データ信号が絵
素電極６に与えられる。またこのとき、充分な表示のコ
ントラストを保持して表示上の高い信頼性を得るため
に、補助容量素子１７に所定の電荷が充電される。

【０００９】このような構成の場合、ゲートおよびデー
タ短絡用配線４の部分を切断する前に、ゲート配線Ｇに
単一の検査信号を与える断線の検査では、隣接するゲー
ト配線Ｇに同じ波形の信号が与えられるので、上述した
充電が確実に行えず、良好な表示状態が得られなくな
り、断線の発生の有無が確認できないという不都合が生
じる。このため、ゲートおよびデータ短絡用配線４の部
分を切断した後に断線の検査が行われる。

【００１０】

【発明が解決しようとする課題】図１０に示される構造
を有する従来技術のアクティブマトリクス基板１では、
配線４の部分を切断した後に短絡の検査が行われ、図１
２に示される構造を有する従来技術のアクティブマトリ
クス基板１では、配線４の部分切断した後に断線および
短絡の検査が行われる。このため、切断後の検査および
組立工程で静電気が生じ、これによってＴＦＴ素子７や
配線の交差部分で絶縁破壊が生じて不良品の発生率が上
昇する。このように、上述した従来技術では充分に静電
気対策を施した上で、検査および組立を行うことが不可
能である。

【００１１】また、配線４の部分を切断する前に断線お
よび短絡検査を可能とする構成が、特公平７−１１６４
０号公報に開示されている。本構成は、ゲート配線Ｇお
よびデータ配線Ｄを１本おきに複数本ずつ絶縁性基板上
に形成した金属膜と接続し、かつゲート配線Ｇおよびデ
ータ配線Ｄの入力端子の外側に形成した共通電極パター
ンと、前記金属膜とをコンデンサを介して接続したもの
である。このようなコンデンサ部分は、最終的に切断し
てしまう部分であり、また一般的に手間および費用をか
けずに作成するのが好ましく、より簡単な構成で充分な
静電気対策を施した上で、検査および組立を行うことが
望まれている。

【００１２】本発明の目的は、充分な静電気対策をより
簡単な構成で施した上で、配線の断線および短絡の検査
を行うことができるアクティブマトリクス基板を提供す
ることである。

【００１３】

【課題を解決するための手段】本発明は、絶縁性基板
と、絶縁性基板の一方表面に、互いに平行に間隔をあけ
て形成され、その一方端部に端子を形成した複数の帯状
のゲート配線と、絶縁性基板の一方表面に、ゲート配線
とは絶縁性を保持し、かつゲート配線とは直交する方向
に互いに間隔をあけて形成され、その一方端部に端子を
形成した複数の帯状のデータ配線と、ゲート配線とデー
タ配線とが交差することによって形成される複数の矩形
の絵素領域毎に設けられる絵素電極と、絵素領域毎に設
けられ、絵素電極とゲートおよびデータ配線とを個別的
に接続するスイッチング素子と、絶縁性基板の一方表面
に、全てのゲート配線およびデータ配線を囲むようにし
て絶縁性基板の周縁部に沿って、互いに間隔をあけて輪
状に形成され、ゲート配線およびデータ配線のうちの少
なくともいずれか一方がそれぞれの端子を介して予め定
める本数おきに順次的に接続される複数の短絡用配線
と、前記短絡用配線を覆って形成される絶縁膜とを含む
ことを特徴とするアクティブマトリクス基板である。本
発明に従えば、絶縁性基板上には、複数のゲート配線と
複数のデータ配線とが互いに直交するようにして配置さ
れる。また全てのゲート配線およびデータ配線を囲むよ
うにして絶縁性基板の周縁部に沿って短絡用配線が配置
される。短絡用配線は複数形成され、ゲート配線および
データ配線のうちの少なくともいずれか一方がそれぞれ
の端子を介して予め定める本数おきに順次的に接続され
る。前記ゲート配線およびデータ配線が交差することに
よって形成される複数の矩形の絵素領域には、絵素電極
とスイッチング素子とがそれぞれ設けられる。前記短絡
用配線によって複数のゲート配線およびデータ配線のう
ちの少なくともいずれか一方がそれぞれ端子を介して予
め定める本数おきに順次的に接続されるので、たとえば
液晶表示装置などの組立時において生じた静電気は、互
いに接続された複数の配線に伝わって、一部分のみが高
電位になることが防止でき、絶縁破壊を防止することが
できる。このような短絡用配線が形成された基板部分は
最終的には切断されるけれども、本発明の構成では、切
断する前にゲート配線およびデータ配線に断線が生じて
いるか否か、ゲート配線間で短絡が生じているか否か、
またはデータ配線間で短絡が生じているか否かを検査す
ることができる。たとえばゲート配線の断線の検査は、
全ての短絡用配線に同じ波形を有する単一の検査信号を
与え、抵抗値を測定することによって行うことができ
る。これによって全てのゲート配線に同じ信号が与えら
れる。また、ゲート配線の短絡の検査は、ゲート配線が
接続される短絡用配線に、少なくとも隣接する短絡用配
線に対して互いに異なる波形の検査信号を与え、抵抗値
を測定することによって行うことができる。これによっ
て、少なくとも隣接するゲート配線には異なる信号が与
えられる。データ配線についても同様にして断線および
短絡の検査を行うことができる。このような検査を行っ
て断線および短絡が発生していないと判断されると、短
絡用配線が形成された基板部分が切断される。このよう
に、複数のゲート配線およびデータ配線のうちの少なく
ともいずれか一方を短絡した状態で、断線および短絡の
検査を行うことができる。したがって、検査時に生じる
静電気によるスイッチング素子や配線の交差部分の絶縁
破壊を防ぐことができる。また従来技術のようにコンデ
ンサを設ける必要がなく、比較的簡単な構成で静電気対
策を施した上で配線の断線および短絡の検査を行うこと
ができる。また、前記複数の短絡用配線のうちの１本に
全てのゲート配線を接続することによって、ゲート配線
およびデータ配線に静電気対策を簡単な構成で施した上
で、データ配線の断線および短絡の検査と、ゲート配線
の断線の検査とを行うことができる。また、前記複数の
短絡用配線のうちの１本に全てのデータ配線を接続する
ことによって、ゲート配線およびデータ配線に静電気対
策を簡単な構成で施した上で、ゲート配線の断線および
短絡の検査と、データ配線の断線の検査とを行うことが
できる。また、短絡用配線の接続は、ゲート配線、デー
タ配線のそれぞれの端子を介して配線が行われる。

【００１４】また本発明の前記短絡用配線は、ゲート配
線が予め定める本数おきに順次的に接続される複数本の
ゲート短絡用配線と、データ配線が予め定める本数おき
に順次的に接続される複数本のデータ短絡用配線とを含
むことを特徴とする。本発明に従えば、前記短絡用配線
は、複数のゲート短絡用配線と複数のデータ短絡用配線
とを含む。したがって、ゲート配線およびデータ配線の
両者に対して、充分な静電気対策を施した状態で、ゲー
ト配線およびデータ配線の断線および短絡の検査を行う
ことができる。

【００１５】また本発明は、絵素領域毎に設けられ、絵
素電極がスイッチング素子によって接続されるゲート配
線とは異なるゲート配線上に絶縁体を介して形成され、
絵素電極と接続される導体層を含むことを特徴とする。
本発明に従えば、絵素領域毎に補助容量素子が設けられ
る。補助容量素子は、絵素電極がスイッチング素子によ
って接続されるゲート配線とは異なるゲート配線上に絶
縁体を介して形成される導体層、当該導体層が積層され
るゲート配線および前記絶縁体によって構成される。こ
のような補助容量素子を有する場合、隣接するゲート配
線に同じ波形の検査信号が与えられると、補助容量素子
への充電が確実に行えず、良好な表示状態が得られず
に、断線の発生の有無を確実に検査できないけれども、
複数本のゲート短絡用配線に、ゲート配線を予め定める
本数おきに順次的に接続させることによって、隣接する
ゲート配線には同じ波形の検査信号が与えられることは
なく、前記充電を確実に行って、良好な表示状態を得る
ことができ、断線の発生の有無を確実に検査することが
できる。

【００１６】

【発明の実施の形態】図１は、本発明の実施の第１の形
態であるアクティブマトリクス基板２１の構成を示す平
面図である。図２は、アクティブマトリクス基板２１を
拡大して示す部分平面図である。図３は、図２のＩＩ−
ＩＩ断面図である。アクティブマトリクス基板２１は、
絶縁性基板２２、ゲート配線Ｇ、データ配線Ｄ、端子Ｔ
Ｇ，ＴＤ、ゲート短絡用配線２４、データ短絡用配線２
５〜２７、接続用配線２８〜３０およびゲート絶縁膜３
２を含んで構成される。

【００１７】たとえばガラスで実現される絶縁性基板２
２の一方表面２２ａには、ｎ本のＴａなどで実現される
帯状のゲート配線Ｇが、互いに平行に間隔をあけて形成
される。また、ｍ本のＴａなどで実現される帯状のデー
タ配線Ｄが、ゲート絶縁膜３２によって前記ゲート配線
Ｇとは絶縁性を保持し、かつゲート配線Ｇとは直交する
方向に互いに間隔をあけて形成される。ゲートおよびデ
ータ配線Ｇ，Ｄが交差することによって形成される複数
の矩形の領域３１が絵素領域であり、複数の絵素領域３
１によって表示領域２３が構成される。１つの絵素領域
３１には、後述する絵素電極およびＴＦＴ素子が、さら
には補助容量素子が形成される。前記ｎ，ｍは正の整数
である。

【００１８】また、絶縁性基板２２の一方表面２２ａに
は、全てのゲート配線Ｇおよび全てのデータ配線Ｄを囲
むようにして、輪状のゲート短絡用配線２４および複数
本（本形態では３本）のデータ短絡用配線２５〜２７が
互いに間隔をあけてそれぞれ形成される。本形態では、
矩形である絶縁性基板２２の一方表面２２ａの４辺に沿
って、ほぼ平行に形成される配線２４ａ〜２４ｄによっ
て配線２４が、配線２５ａ〜２５ｄによって配線２５
が、配線２６ａ〜２６ｄによって配線２６が、配線２７
ａ〜２７ｄによって配線２７がそれぞれ構成される。配
線２４ａ〜２４ｄの外方に配線２５ａ〜２５ｄが、配線
２５ａ〜２５ｄの外方に配線２６ａ〜２６ｄが、配線２
６ａ〜２６ｄの外方に配線２７ａ〜２７ｄがそれぞれ形
成される。

【００１９】複数のゲート配線Ｇの一方端部には端子Ｔ
Ｇがそれぞれ形成され、当該端子ＴＧを介して全てのゲ
ート配線Ｇがゲート短絡用配線２４に接続される。複数
のデータ配線Ｄの一方端部には端子ＴＤがそれぞれ形成
され、さらに端子ＴＤに接続して形成される接続用配線
２８〜３０によって複数のデータ配線Ｄがデータ短絡用
配線２５〜２７にそれぞれ接続される。配線２８は、デ
ータ配線Ｄをデータ短絡用配線２５と接続するためのも
のであり、配線２９はデータ配線Ｄをデータ短絡用配線
２６と接続するためのものであり、配線３０はデータ配
線Ｄをデータ短絡用配線２７と接続するためのものであ
る。

【００２０】図２および図３を参照して、ゲート短絡用
配線２４、データ短絡用配線２５〜２７の順番で絶縁性
基板２２の外方に向かって形成された各配線上のゲート
絶縁膜３２表面には、接続用配線２８がデータ短絡用配
線２５の領域にまで、接続用配線２９がデータ短絡用配
線２６の領域にまで、接続用配線３０がデータ短絡用配
線２７の領域にまでそれぞれ延びて形成される。

【００２１】データ短絡用配線２５上のゲート絶縁膜３
２の領域であって、配線２８が形成される領域には、コ
ンタクトホール２８ａ（図２中において斜線を付して示
す）が形成される。これによって、配線２８はデータ短
絡用配線２５に直接接触し、データ配線Ｄ１とデータ短
絡用配線２５とが接続される。データ短絡用配線２６上
のゲート絶縁膜３２の領域であって、配線２９が形成さ
れる領域には、コンタクトホール２９ａ（図２中におい
て斜線を付して示す）が形成される。これによって、配
線２９はデータ短絡用配線２６に直接接触し、データ配
線Ｄ２と配線２６とが接続される。データ短絡用配線２
７上のゲート絶縁膜３２の領域であって、配線３０が形
成される領域には、コンタクトホール３０ａ（図２中に
おいて斜線を付して示す）が形成される。これによっ
て、配線３０は配線２７に直接接触し、データ配線Ｄ３
と配線２７とが接続される。

【００２２】このようにして、複数のデータ配線Ｄは２
本おきに同じデータ短絡用配線２５〜２７に接続され
る。なお本形態では、３本のデータ短絡用配線を形成
し、データ配線Ｄを２本おきに同じデータ短絡用配線に
接続する例について説明するけれども、データ短絡用配
線は３本に限るものではなく、複数本のデータ短絡用配
線に予め定める本数おきにデータ配線Ｄを接続するよう
にすればよい。

【００２３】図４は、ゲート配線Ｇおよびデータ配線Ｄ
で囲まれた１絵素の領域を示す平面図である。図５は図
４のＩＩＩ−ＩＩＩ断面図である。１つの絵素領域３１
には、絵素電極３３とＴＦＴ素子３４とが設けられる。

【００２４】ＴＦＴ素子３４は、絵素電極３３をゲート
配線Ｇおよびデータ配線Ｄと接続するためのものであ
り、ゲート電極３５、ゲート絶縁膜３２、ａ−Ｓｉ層３
６、エッチングストッパ層３７、ｎ⁺ａ−Ｓｉ層３８，
３９、ソース電極４０およびドレイン電極４１を含んで
構成される。ゲート電極３５はゲート配線Ｇに接続さ
れ、ゲート絶縁膜３２はゲート配線Ｇおよびゲート電極
３５を覆って基板２２の一方表面２２ａの全面に形成さ
れる。ゲート電極３５上のゲート絶縁膜３２表面には、
ａ−Ｓｉ層３６とエッチングストッパ層３７とがこの順
番に形成され、さらにソース電極４０およびドレイン電
極４１が形成されるべき領域に、ｎ⁺ａ−Ｓｉ層３８，
３９がそれぞれ形成される。一方のｎ⁺ａ−Ｓｉ層３８
上に形成されるソース電極４０は、データ配線Ｄと接続
され、他方のｎ⁺ａ−Ｓｉ層３９上に形成されるドレイ
ン電極４１は絵素電極３３と接続される。絵素電極３３
は、たとえばＩＴＯなどの透明電極で実現され、ゲート
配線Ｇ、データ配線Ｄ、ゲート電極３５、ソース電極４
０およびドレイン電極４１は、たとえばＴａで実現され
る。

【００２５】このような構成のアクティブマトリクス基
板２１は、次のようにして作成される。先ず、絶縁性基
板２２の一方表面２２ａ上に、たとえばＴａ膜がその全
面に形成され、当該Ｔａ膜をパターン形成してゲート配
線Ｇ、端子ＴＧ、ゲート短絡用配線２４およびデータ短
絡用配線２５〜２７が同時に形成される。これらの部材
がパターン形成された表面２２ａには、形成された全て
の部材を覆ってその全面にゲート絶縁膜３２が形成され
る。さらに、各絵素領域にソース電極４０およびドレイ
ン電極４１以外のＴＦＴ素子３４の構成部材、および絵
素電極３３がそれぞれ形成される。これらが形成された
ゲート絶縁膜３２には、所定の箇所にコンタクトホール
２８ａ〜３０ａが形成される。さらに、形成された部材
を覆う全面に、たとえばＴａ膜が形成され、当該Ｔａ膜
をパターン形成して、ソース電極４０、ドレイン電極４
１、データ配線Ｄ、端子ＴＤおよび接続用配線２８〜３
０が形成される。

【００２６】このようにして作成されたアクティブマト
リクス基板２１は、たとえば対向基板との間に液晶層を
介在して配置されて液晶表示装置に用いられる。対向基
板は、たとえばガラスで実現される絶縁性基板上に、絵
素電極３３に対向する対向電極が形成されて構成され
る。

【００２７】本形態のアクティブマトリクス基板２１
は、複数のゲート配線Ｇが全てゲート短絡用配線２４に
接続されて短絡され、複数のデータ配線Ｄは、所定の数
ずつデータ短絡用配線２５〜２７にそれぞれ接続され
て、当該配線２５〜２７毎に短絡される。このため、ア
クティブマトリクス基板２１を用いた、たとえば液晶表
示装置の組立時において、摩擦などによって生じる静電
気によって部分的に高い電位となることが防止でき、静
電気によるＴＦＴ素子３４や配線Ｇ，Ｄの交差部分の絶
縁破壊が防止できる。

【００２８】また、良好な表示状態が得られるか否か、
すなわちゲート配線Ｇおよびデータ配線Ｄに断線や短絡
が生じているか否かの検査は、次のようにして行われ
る。先ず、断線の検査は、全てのゲート配線Ｇおよびデ
ータ配線Ｄに、配線２４〜２７を介して同じ波形を有す
る単一の検査信号をそれぞれ与えることによって行われ
る。隣接するデータ配線Ｄ同士の短絡の検査は、隣接す
る配線２５〜２７に異なる波形の検査信号を与え、当該
配線２５〜２７を介してデータ配線Ｄに検査信号を与え
ることによって行われる。これによって隣接するデータ
配線Ｄには異なる検査信号が与えられる。本形態では、
データ配線Ｄに２本おきに異なる検査信号を与えること
ができ、３種類の検査信号を与えることができる。

【００２９】このような検査の結果、断線や短絡が生じ
ていないと判断されると、アクティブマトリクス基板２
１は配線２４〜２７が形成された部分と、それ以外の部
分とに切断される。

【００３０】このように本形態のアクティブマトリクス
基板２１の構成によれば、静電気対策を施した状態で、
ゲート配線Ｇの断線検査と、データ配線Ｄの断線および
短絡検査とを行うことができる。したがって、これらの
検査時における静電気によるＴＦＴ素子３４や配線Ｇ，
Ｄの交差部分の絶縁破壊を防止することができる。ま
た、絶縁性基板２２の一方表面２２ａに当該絶縁性基板
２２の周縁に沿って形成された短絡用配線２４〜２７に
ゲート配線Ｇおよびデータ配線Ｄを接続することのみで
静電気対策を施すことができ、また短絡用配線２４〜２
７はゲート配線Ｇと同時に容易に形成することができ
る。

【００３１】図６は、本発明の実施の第２の形態である
アクティブマトリクス基板４４を拡大して示す部分平面
図である。図７は、図６のＩＶ−ＩＶおよびＶ−Ｖ断面
図である。アクティブマトリクス基板４４は、前記アク
ティブマトリクス基板２１と類似の構成を有するけれど
も、複数本（本形態では２本）のゲート短絡用配線２
４，４２が設けられ、ゲート配線Ｇが１本おきに同じ配
線２４，４２に接続されることを特徴とする。なお、ア
クティブマトリクス基板２１と同様の構成部材には同じ
参照符号を付して示す。

【００３２】ゲート短絡用配線４２は、配線２４〜２７
と同様に、絶縁性基板２２の一方表面２２ａの４辺に沿
ってほぼ平行に形成される４つの配線によって構成さ
れ、各配線は配線２７ａ〜２７ｄの外方に形成される。
ゲート配線Ｇ１は前記形態と同様にゲート短絡用配線２
４に接続される。ゲート配線Ｇ２は、当該配線Ｇ２の一
方端部に形成された端子ＴＧ２に接続される接続用配線
４３を介して、ゲート短絡用配線４２に接続される。接
続用配線４３は、ゲート絶縁膜３２上であって、端子Ｔ
Ｇ２が配置される領域から、ゲート短絡用配線４２が配
置される領域まで延びて形成される。ゲート絶縁膜３２
には、端子ＴＧ２およびゲート短絡用配線４２上の部分
にコンタクトホール４３ａ，４３ｂ（図６中において斜
線を付して示す）がそれぞれ形成される。これによっ
て、接続用配線４３は、端子ＴＧ２および配線４２と直
接接触し、ゲート配線Ｇ２と配線４２とが接続される。

【００３３】このようにしてゲート配線Ｇは１本おきに
同じ配線２４，４２に接続される。なお、本形態では、
２本のゲート短絡用配線が形成されてゲート配線Ｇが１
本おきに同じ短絡用配線に接続される例について説明す
るけれども、ゲート短絡用配線は２本に限らず、複数本
のゲート短絡用配線に予め定める本数おきにゲート配線
Ｇを接続するようにすればよい。

【００３４】このような構成のアクティブマトリクス基
板４４は、次のようにして作成される。絶縁性基板２２
の一方表面２２ａ上に、前述したのと同様にしてゲート
配線Ｇ、端子ＴＧ、配線２４〜２７，４２が同時に形成
される。さらに形成された全ての部材を覆ってその全面
にゲート絶縁膜３２が形成される。さらに、ソース電極
４０およびドレイン電極４１以外のＴＦＴ素子３４の構
成部材、および絵素電極３３が形成される。ゲート絶縁
膜３２には、コンタクトホール２８ａ〜３０ａ，４３
ａ，４３ｂが形成される。さらに形成された部材を覆う
全面に、たとえばＴａ膜が形成され、当該膜をパターン
形成して、ソース電極４０、ドレイン電極４１、データ
配線Ｄ、端子ＴＤおよび配線２８〜３０，４３が形成さ
れる。

【００３５】本実施例のアクティブマトリクス基板４４
は、複数のゲート配線Ｇが所定の数ずつ配線２４，４２
に接続されて、配線２４，４２毎に短絡され、複数のデ
ータ配線Ｄが所定の数ずつ配線２５〜２７に接続されて
配線２５〜２７毎に短絡される。このため、前記形態と
同様に検査および組立時の静電気によるＴＦＴ素子３４
や配線Ｇ，Ｄの交差部分の絶縁破壊を防止することがで
きる。

【００３６】短絡の検査は、データ配線Ｄに関してのみ
ならず、ゲート配線Ｇに関しても行うことが可能であ
る。本形態では、ゲート配線Ｇに１本おきに２種類の検
査信号を与えることができる。

【００３７】図８は、１絵素の領域の他の例を示す平面
図である。当該他の例では、絵素電極３３に接続される
導体層４５が、ＴＦＴ素子３４によって絵素電極３３が
接続されるゲート配線Ｇとは異なるゲート配線Ｇ上に、
前記ゲート絶縁膜３２を介して配置され、当該ゲート配
線Ｇ、ゲート絶縁膜３２および導体層４５から成る補助
容量素子４６を有することを特徴とする。このような構
成は、いわゆるＣｓｏｎ Ｇａｔｅ方式である。たとえ
ばデータ配線Ｄにデータ信号が与えられ、ゲート配線Ｇ
が選択されているときには、ＴＦＴ素子３４がオンとな
り、データ信号が絵素電極６に与えられる。またこのと
き、充分な表示のコントラストを保持して表示上の高い
信頼性を得るために、補助容量素子４６に所定の電荷が
充電される。

【００３８】上述した第２の形態は、このような補助容
量素子４６を有するアクティブマトリクス基板におい
て、特に優れた効果が得られる。すなわち、補助容量素
子４６は、絵素電極３３がＴＦＴ素子３４を介して接続
されるゲート配線Ｇに隣接するゲート配線Ｇを含んで構
成される。データ配線Ｄにデータ信号が与えられ、ゲー
ト配線Ｇが選択されたときに補助容量素子４６は充電を
行う。したがって、第１の形態の構成では、ゲート配線
Ｇの断線の検査時に隣接するゲート配線Ｇには共に同じ
波形を有する単一の検査信号が与えられるので、補助容
量素子４６において正常な充電動作が行われず、ゲート
配線Ｇに断線が生じている否かを確実に検査することが
できないという不都合が生じる。

【００３９】しかしながら、第２の形態の構成によれ
ば、ゲート配線Ｇには１本おきに異なる検査信号を与え
ることができるので、たとえば一方のゲート配線Ｇに検
査信号を与え、他方のゲート配線Ｇには与えないなどに
よって、正常な充電動作を行うことができ、ゲート配線
Ｇの断線の検査を確実に行うことが可能となる。また本
形態の構成では、ゲート配線Ｇに関してもデータ配線Ｄ
と同様にして短絡の検査を行うことが可能であり、より
細かな検査を行うことができる。

【００４０】また、本発明の実施の第３の形態として、
第１の形態のデータ配線Ｄを１本のデータ短絡用配線に
全て接続し、ゲート配線Ｇを複数本（たとえば第２の形
態のように２本）のゲート短絡用配線に接続するような
構成が実現できる。この場合、ゲート配線Ｇに関しては
断線および短絡の検査が可能であり、データ配線Ｄに関
しては断線の検査が可能である。

【００４１】なお上述した３つの形態では、スイッチン
グ素子としてＴＦＴ素子３４を用いる例について説明し
たけれども、スイッチング素子はＴＦＴ素子に限らず、
たとえばＭＩＭ（Metal−Insulator−Metal）素子であ
ってもかまわない。また、短絡用配線２４〜２７，４２
の形成は、ゲート配線Ｇと同時でなくてもよく、たとえ
ばデータ配線Ｄと同時にパターン形成してもかまわな
い。

【００４２】

【発明の効果】以上のように本発明によれば、短絡用配
線によって複数のゲート配線およびデータ配線のうちの
少なくともいずれか一方がそれぞれの端子を介して接続
されるので、たとえば液晶表示装置などの組立時におい
て生じた静電気は、接続された配線に伝わり、一部分の
みが高電位になることが防止できて、スイッチング素子
や配線交差部分の絶縁破壊を防止することができる。ま
た、短絡用配線が形成された部分を残した状態でゲート
配線およびデータ配線の断線および短絡の有無を検査す
ることができる。したがって、充分な静電気対策を施し
た状態で断線および短絡の検査を行うことができ、検査
時に生じる静電気による絶縁破壊を防ぐことができる。
また、短絡用配線は、ゲート配線、データ配線のそれぞ
れの端子を介して行うことができる。

【００４３】また、複数の短絡用配線のうちの１本に全
てのゲート配線を接続することによって、データ配線の
断線および短絡の検査と、ゲート配線の断線の検査とを
静電気対策を施した状態で行うことができる。

【００４４】また、複数の短絡用配線のうちの１本に全
てのデータ配線を接続することによって、データ配線の
断線および短絡の検査と、ゲート配線の断線の検査とを
静電気対策を施した状態で行うことができる。

【００４５】また本発明によれば、短絡用配線はゲート
短絡用配線およびデータ短絡用配線を含む。したがっ
て、ゲート配線およびデータ配線の両者に対して、充分
な静電気対策を施した状態で検査を行うことができる。

【００４６】また本発明によれば、絵素領域に補助容量
素子が設けられる。補助容量素子は、絵素電極がスイッ
チング素子によって接続されるゲート配線とは異なるゲ
ート配線上に設けられるけれども、隣接するゲート配線
には異なる検査信号を与えることができるので、補助容
量素子の充電を確実に行うことができ、良好な表示状態
が得られて、断線の発生の有無を確実に確認することが
できる。

【図面の簡単な説明】

【図１】本発明の実施の第１の形態であるアクティブマ
トリクス基板２１の構成を示す平面図である。

【図２】アクティブマトリクス基板２１を拡大して示す
部分平面図である。

【図３】図２のＩＩ−ＩＩ断面図である。

【図４】１絵素の領域を示す平面図である。

【図５】図４のＩＩＩ−ＩＩＩ断面図である。

【図６】本発明の実施の第２の形態であるアクティブマ
トリクス基板４４を拡大して示す部分平面図である。

【図７】図６のＩＶ−ＩＶおよびＶ−Ｖ断面図である。

【図８】１絵素の領域の他の例を示す平面図である。

【図９】従来例であるアクティブマトリクス基板１の構
成を示す平面図である。

【図１０】１絵素の領域を示す平面図である。

【図１１】図１０のＩ−Ｉ断面図である。

【図１２】１絵素の他の例を示す領域を示す平面図であ
る。

【符号の説明】

２１，４４ アクティブマトリクス基板 ２２ 絶縁性基板 ２３ 表示領域 ２４，４２ ゲート短絡用配線 ２５〜２７ データ短絡用配線 ２８〜３０，４３ 接続用配線 ２８ａ〜３０ａ，４３ａ，４３ｂ コンタクトホール ３１ 絵素領域 ３２ ゲート絶縁膜 ３３ 絵素電極 ３４ ＴＦＴ素子 ３５ ゲート電極 ４０ ソース電極 ４１ ドレイン電極 ４５ 導体層 ４６ 補助容量素子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−94223（ＪＰ，Ａ) 特開 平４−287020（ＪＰ，Ａ) 特開 平６−160901（ＪＰ，Ａ) 特開 平６−130412（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性基板と、 絶縁性基板の一方表面に、互いに平行に間隔をあけて形
   成され、その一方端部に端子を形成した複数の帯状のゲ
   ート配線と、 絶縁性基板の一方表面に、ゲート配線とは絶縁性を保持
   し、かつゲート配線とは直交する方向に互いに間隔をあ
   けて形成され、その一方端部に端子を形成した複数の帯
   状のデータ配線と、 ゲート配線とデータ配線とが交差することによって形成
   される複数の矩形の絵素領域毎に設けられる絵素電極
   と、 絵素領域毎に設けられ、絵素電極とゲートおよびデータ
   配線とを個別的に接続するスイッチング素子と、 絶縁性基板の一方表面に、全てのゲート配線およびデー
   タ配線を囲むようにして絶縁性基板の周縁部に沿って、
   互いに間隔をあけて輪状に形成され、ゲート配線および
   データ配線のうちの少なくともいずれか一方がそれぞれ
   の端子を介して予め定める本数おきに順次的に接続され
   る複数の短絡用配線と、 前記短絡用配線を覆って形成される絶縁膜とを含むこと
   を特徴とするアクティブマトリクス基板。
2. 【請求項２】 前記短絡用配線は、ゲート配線が予め定
   める本数おきに順次的に接続される複数本のゲート短絡
   用配線と、データ配線が予め定める本数おきに順次的に
   接続される複数本のデータ短絡用配線とを含むことを特
   徴とする請求項１記載のアクティブマトリクス基板。
3. 【請求項３】 絵素領域毎に設けられ、絵素電極がスイ
   ッチング素子によって接続されるゲート配線とは異なる
   ゲート配線上に絶縁体を介して形成され、絵素電極と接
   続される導体層を含むことを特徴とする請求項１または
   ２記載のアクティブマトリクス基板。