JP2011003722A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011003722A
JP2011003722A JP2009145533A JP2009145533A JP2011003722A JP 2011003722 A JP2011003722 A JP 2011003722A JP 2009145533 A JP2009145533 A JP 2009145533A JP 2009145533 A JP2009145533 A JP 2009145533A JP 2011003722 A JP2011003722 A JP 2011003722A
Authority
JP
Japan
Prior art keywords
gas
resist
halogen element
layer
slimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009145533A
Other languages
English (en)
Inventor
Katsuro Ishikawa
勝朗 石川
Katsunori Yahashi
勝典 矢橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009145533A priority Critical patent/JP2011003722A/ja
Priority to US12/818,005 priority patent/US20100323505A1/en
Publication of JP2011003722A publication Critical patent/JP2011003722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】レジストスリミング幅のばらつきを抑制する半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、シリコンを含む被加工層上にレジスト４１を形成するレジスト形成工程と、処理室内にハロゲン元素を含むガスを導入し、レジスト４１をマスクにして被加工層をハロゲン元素を含むガスを用いてエッチングするエッチング工程と、エッチング工程の後、同じ処理室内に酸素ガスとハロゲン元素を含むガスを導入し、酸素ガスとハロゲン元素を含むガスを用いてレジスト４１の平面サイズを縮小するレジストスリミング工程と、を有する。
【選択図】図６

Description

本発明は、半導体装置の製造方法に関する。
ワード電極もしくはコントロールゲートとして機能する導電層と、絶縁層とを交互に複数積層した積層構造を有するメモリデバイスが提案されている。例えば特許文献１には、上記積層構造に貫通ホール（メモリホール）を形成し、そのホールの内壁に電荷蓄積層を形成した後、ホール内にシリコンを柱状に埋め込むことでメモリセルを３次元配列する技術が開示されている。また、特許文献１には、各導電層の端部を階段状に形成して、その段差を利用することにより同一エッチングプロセスにより、上層配線と各導電層とを接続するためのコンタクトホールを形成することが開示されている。
上記階段状構造部の形成にあたっては、例えば、導電層と絶縁層との積層体上にレジストを形成し、このレジストの平面サイズを縮小するレジストスリミングと、そのレジストをマスクにした導電層及び絶縁層のエッチングとを複数回繰り返す方法が考えられる。これら工程は同一処理室内で続けて行うことが処理効率の点で望ましい。しかしながら、その場合、レジストスリミングを行う毎にレジストのスリミング幅が異なってしまうことが懸念されるが、特許文献１では、このようにレジストスリミングとエッチングとを繰り返す方法や、その際のレジストスリミング幅のばらつきに関して特に記述されていない。
特開２００７−２６６１４３号公報
本発明は、レジストスリミング幅のばらつきを抑制する半導体装置の製造方法を提供する。
本発明の一態様によれば、シリコンを含む被加工層上にレジストを形成するレジスト形成工程と、処理室内にハロゲン元素を含むガスを導入し、前記レジストをマスクにして前記被加工層を前記ハロゲン元素を含むガスを用いてエッチングするエッチング工程と、前記エッチング工程の後、同じ前記処理室内に酸素ガスとハロゲン元素を含むガスを導入し、前記酸素ガスとハロゲン元素を含むガスを用いて前記レジストの平面サイズを縮小するレジストスリミング工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、レジストスリミング幅のばらつきを抑制する半導体装置の製造方法が提供される。
本発明の実施形態に係る半導体装置におけるメモリセルアレイの構成を示す模式斜視図。 同メモリセルアレイにおける１本のメモリストリングの模式斜視図。 図１におけるＹＺ方向の要部模式断面図。 図３における要部の拡大断面図。 本発明の実施形態に係る半導体装置における導電層の階段構造部の形成方法を示す模式図。 図５に続く工程を示す模式図。 図６に続く工程を示す模式図。 レジストスリミング時におけるＳＦ６の流量と、レジストスリミング幅との関係を示すグラフ。
以下、図面を参照し、本発明の実施形態について説明する。以下の実施形態では半導体としてシリコンを例示するが、シリコン以外の半導体を用いてもよい。
本発明の実施形態に係る半導体装置は、複数のメモリセルが３次元配列されたメモリセルアレイと、そのメモリセルアレイの周辺に形成された周辺回路とを有する。
図１は、そのメモリセルアレイの構成を示す模式斜視図である。
図２は、複数のメモリセルＭＣが導電層ＷＬ１〜ＷＬ４の積層方向に直列接続されて構成される１本（１列）のメモリストリングＭＳの模式斜視図である。
図３は、メモリセルアレイの図１におけるＹＺ方向の模式断面図である。
なお、図１及び図２においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
また、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、基板の主面に対して平行な方向であって相互に直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向の双方に対して直交する方向、すなわち複数の導電層ＷＬ１〜ＷＬ４の積層方向をＺ方向とする。
図３に示すように、基板（例えばシリコン基板）１１上にセルソース１２が設けられている。セルソース１２は不純物が添加され導電性を有するシリコン層である。セルソース１２の上には絶縁層１３を介して下部選択ゲートＬＳＧが設けられ、下部選択ゲートＬＳＧの上には絶縁層１４が設けられている。絶縁層１３、１４はシリコン酸化物やシリコン窒化物を含む層であり、下部選択ゲートＬＳＧは不純物が添加され導電性を有するシリコン層である。
絶縁層１４の上には、複数の絶縁層１７と複数の導電層ＷＬ１〜ＷＬ４とが交互に積層された積層体が設けられている。導電層ＷＬ１〜ＷＬ４の層数は任意であり、本実施形態においては例えば４層の場合を例示する。絶縁層１７はシリコン酸化物を含む。各導電層ＷＬ１〜ＷＬ４は不純物が添加され導電性を有するシリコン層である。
上記積層体における最上層の絶縁層１７上にはストッパー層（例えばＳｉＮ層）２４が設けられている。ストッパー層２４上には絶縁層２５を介して上部選択ゲートＵＳＧが設けられている。上部選択ゲートＵＳＧ上には絶縁層２７が設けられている。絶縁層２５、２７はシリコン酸化物やシリコン窒化物を含む層であり、上部選択ゲートＵＳＧは不純物が添加され導電性を有するシリコン層である。
図１に示すように、導電層ＷＬ１〜ＷＬ４、下部選択ゲートＬＳＧおよびセルソース１２は、ＸＹ平面に対して平行な板状の層として形成されている。上部選択ゲートＵＳＧは、Ｘ方向に延びる複数本の配線状の導電部材となっている。図３に示すように、各々の上部選択ゲートＵＳＧの間には絶縁層２６が設けられている。なお、下部選択ゲートＬＳＧは上部選択ゲートＵＳＧと同様に複数に分断された構成であってもよい。
基板１１上の前述した積層体には、Ｚ方向に延びる複数本のメモリホールが形成されている。それらメモリホールは、例えばＸ方向及びＹ方向に沿ってマトリクス状に配列されている。
図３に示すように、メモリホールＭＨの内部には、柱状の半導体層として、下層側から順にシリコンピラー１５、１９、３２が埋め込まれている。シリコンピラー１５は下部選択ゲートＬＳＧを貫通し、シリコンピラー１９は複数の導電層ＷＬ１〜ＷＬ４を貫通し、シリコンピラー３２は上部選択ゲートＵＳＧを貫通している。
シリコンピラー１５、１９、３２は、多結晶シリコン又は非晶質シリコンによって形成されている。シリコンピラー１５、１９、３２の形状は、Ｚ方向に延びる柱状であり、例えば円柱形である。シリコンピラー１５の下端はセルソース１２に接続されている。シリコンピラー１９の下端はシリコンピラー１５に接続され、シリコンピラー１９の上端はシリコンピラー３２に接続されている。
上部選択ゲートＵＳＧ上の絶縁層２７の上には絶縁層２９が設けられ、その絶縁層２９上にはＹ方向に延びる複数本のビット線ＢＬが設けられている。各ビット線ＢＬは、Ｙ方向に沿って配列された各列のシリコンピラー３２の直上域を通過するように配列されており、絶縁層２９を貫通して設けられたコンタクト電極３０を介して、シリコンピラー３２の上端に接続されている。
図１に示すように、上部選択ゲートＵＳＧはコンタクト電極６５を介して上部選択ゲート配線ＵＳＬと接続されている。セルソース１２、下部選択ゲートＬＳＧおよび複数の導電層ＷＬ１〜ＷＬ４が積層された積層体の端部は下層側ほどＸ方向に突出した階段状に加工されている。この階段構造部で、セルソース１２はコンタクト電極６１を介してセルソース配線ＣＳＬに接続され、下部選択ゲートＬＳＧはコンタクト電極６２を介して下部選択ゲート配線ＬＳＬに接続され、各導電層ＷＬ１〜ＷＬ４はコンタクト電極６３を介してワード線ＷＬＬに接続されている。
図３に示すように、導電層ＷＬ１〜ＷＬ４と絶縁層１７との積層体に形成されたメモリホールＭＨの内周壁には、例えば一対のシリコン酸化膜でシリコン窒化膜を挟んだＯＮＯ（Oxide-Nitride-Oxide）構造の絶縁膜２０が形成されている。図４に、その部分の拡大断面を示す。
絶縁膜２０は、第１の絶縁膜２１と第２の絶縁膜２３との間に電荷蓄積層２２を挟んだ構造を有する。第２の絶縁膜２３の内側にシリコンピラー１９が設けられ、第２の絶縁膜２３はシリコンピラー１９に接している。第１の絶縁膜２１は導電層ＷＬ１〜ＷＬ４に接して設けられ、第１の絶縁膜２１と第２の絶縁膜２３との間に電荷蓄積層２２が設けられている。
導電層ＷＬ１〜ＷＬ４と絶縁層１７との積層体に設けられたシリコンピラー１９はチャネルとして機能し、導電層ＷＬ１〜ＷＬ４はコントロールゲートとして機能し、電荷蓄積層２２はシリコンピラー１９から注入される電荷を蓄積するデータ記憶層として機能する。すなわち、シリコンピラー１９と各導電層ＷＬ１〜ＷＬ４との交差部分に、チャネルの周囲をコントロールゲートが囲んだ構造のメモリセルが形成されている。
このメモリセルはチャージトラップ構造のメモリセルであり、電荷蓄積層２２は、電荷（電子）を閉じこめるトラップを多数有し、例えばシリコン窒化膜からなる。第２の絶縁膜２３は、例えばシリコン酸化膜からなり、電荷蓄積層２２にシリコンピラー１９から電荷が注入される際、または電荷蓄積層２２に蓄積された電荷がシリコンピラー１９へ拡散する際に電位障壁となる。第１の絶縁膜２１は、例えばシリコン酸化膜からなり、電荷蓄積層２２に蓄積された電荷が、導電層ＷＬ１〜ＷＬ４へ拡散するのを防止する。
図２に示すように、１本のシリコンピラー１９の周囲には、導電層ＷＬ１〜ＷＬ４の層数と同数のメモリセルＭＣがＺ方向に直列接続され、１本のメモリストリングＭＳが構成される。このようなメモリストリングＭＳがＸ方向及びＹ方向にマトリクス状に配列されていることにより、複数のメモリセルＭＣが、Ｘ方向、Ｙ方向、Ｚ方向に３次元的に配列されている。
再び図３を参照すると、下部選択ゲートＬＳＧ及びその上下の絶縁層１３、１４からなる積層体に形成されたホールの内周壁には、ゲート絶縁膜１６が筒状に形成され、この内側にシリコンピラー１５が埋め込まれている。これにより、その積層体内には、シリコンピラー１５をチャネルとし、その周囲の下部選択ゲートＬＳＧをゲート電極とした下部選択トランジスタＬＳＴが設けられている。
また、ストッパー層２４、上部選択ゲートＵＳＧ及びその上下の絶縁層２５、２７からなる積層体に形成されたホールの内周壁には、ゲート絶縁膜３３が筒状に形成され、この内側にシリコンピラー３２が埋め込まれている。これにより、その積層体内には、シリコンピラー３２をチャネルとし、その周囲の上部選択ゲートＵＳＧをゲート電極とした上部選択トランジスタＵＳＴが設けられている。
以上説明したメモリセルアレイの周辺には図示しない周辺回路が、同じ基板１１上に形成されている。周辺回路は、ビット線ＢＬを介してシリコンピラー３２の上端部に電位を与えるドライバ回路、セルソース配線ＣＳＬ及びセルソース１２を介してシリコンピラー１５の下端部に電位を与えるドライバ回路、上部選択ゲート配線ＵＳＬを介して上部選択ゲートＵＳＧに電位を与えるドライバ回路、下部選択ゲート配線ＬＳＬを介して下部選択ゲートＬＳＧに電位を与えるドライバ回路、ワード線ＷＬＬを介して各導電層ＷＬ１〜ＷＬ４に電位を与えるドライバ回路などを含む。
本実施形態に係る半導体装置は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。
ビット線ＢＬを選択することによりメモリセルのＸ座標を選択し、上部選択ゲートＵＳＧを選択して上部選択トランジスタＵＳＴを導通状態又は非導通状態とすることにより、メモリセルのＹ座標を選択し、ワード線ＷＬＬすなわち導電層ＷＬ１〜ＷＬ４を選択することによりメモリセルのＺ座標を選択する。そして、選択されたメモリセルの電荷蓄積層２２に電子を注入することによりデータを記憶する。また、そのメモリセルを通過するシリコンピラー１９にセンス電流を流すことにより、そのメモリセルに記憶されたデータを読み出す。
本実施形態の半導体装置において、図１に示すように、導電層ＷＬ１〜ＷＬ４におけるメモリセルアレイ領域より外側の端部は、下層ほどメモリセルアレイ領域からの長さが長くされた階段状に加工されている。このため、各導電層ＷＬ１〜ＷＬ４を上層のワード線ＷＬＬと接続するための複数のコンタクトホールを、同一エッチングプロセスにより一括形成することができる。
以下、本実施形態に係る半導体装置における導電層ＷＬ１〜ＷＬ４階段構造部の形成方法を、図５〜図７を参照して説明する。
基板１１上には、すでに下部選択トランジスタＬＳＴや、周辺回路のトランジスタなどが形成されているとする。その下部選択トランジスタＬＳＴ上の絶縁層１４上に、複数の絶縁層１７と複数の導電層ＷＬ１〜ＷＬ４とが、例えばＣＶＤ（chemical vapor deposition）法により交互に積層される。絶縁層１７はシリコン酸化物を含む層であり、各導電層ＷＬ１〜ＷＬ４はシリコン層である。
絶縁層１７と導電層ＷＬ１〜ＷＬ４との積層体の形成後、メモリセルアレイ領域に対して、図３に示すメモリホールＭＨ、電荷蓄積層を含む絶縁膜２０、シリコンピラー１９などの形成工程が行われる。
その後、上記積層体上に、図５（ａ）に示すようにレジスト４１が形成され、階段構造部の加工が進められていく。レジスト４１は有機物を含み、光等のエネルギー線照射を受けた部分が現像液に対して可溶もしくは不溶になる特性を有する。
まず、レジスト４１に対して、図示しないマスクを用いたリソグラフィ及び現像を行い、図５（ｂ）に示すように、レジスト４１の端が所望の位置に位置するようにパターニングする。
次に、そのレジスト４１をマスクにしてＲＩＥ（Reactive Ion Etching）を行い、図５（ｃ）に示すように、上から１層目の絶縁層１７及びその下の導電層ＷＬ４におけるレジスト４１から露出している部分を除去する。
具体的には、上記積層体が形成されたウェーハを処理室内に収容し、その処理室内に、まず、例えばＣＨＦ３ガス、ＢＣｌ３ガスを導入した後、そのガスをプラズマ化させ、１層目の絶縁層１７をエッチングする。続いて、同じ処理室内に、例えばＨＢｒガス、Ｃｌ２ガスを導入した後、そのガスをプラズマ化させ、導電層ＷＬ４をエッチングする。
続いて、同じ処理室内に、酸素ガスとハロゲン元素を含むガスを導入した後、そのガスをプラズマ化させ、図６（ａ）に示すように、レジスト４１の平面サイズを縮小するレジストスリミングを行う。このレジストスリミングにより、１層目の絶縁層１７の表面の一部が新たに露出する。
続いて、同じ処理室内で、上記スリミングされたレジスト４１をマスクにしてＲＩＥを行う。これにより、図６（ｂ）に示すように、先のエッチングにより１層目の絶縁層１７及び導電層ＷＬ４が除去された部分の下の２層目の絶縁層１７及び導電層ＷＬ３が除去されると共に、その隣の部分でレジスト４１から露出している１層目の絶縁層１７及びその下の導電層ＷＬ４も除去される。
このときも、処理室内に、まず、例えばＣＨＦ３ガス、ＢＣｌ３ガスを導入した後、そのガスをプラズマ化させ、絶縁層１７をエッチングする。続いて、同じ処理室内に、例えばＨＢｒガス、Ｃｌ２ガスを導入した後、そのガスをプラズマ化させ、導電層ＷＬ３及びＷＬ４をエッチングする。
図６（ｂ）の工程の後、続いて、同じ処理室内に、酸素ガスとハロゲン元素を含むガスを導入した後、そのガスをプラズマ化させ、図６（ｃ）に示すように、レジスト４１の平面サイズを縮小するレジストスリミングを行う。このレジストスリミングにより、１層目の絶縁層１７の表面の一部が新たに露出する。
続いて、同じ処理室内で、上記スリミングされたレジスト４１をマスクにしてＲＩＥを行う。これにより、図７（ａ）に示すように、レジスト４１で覆われず露出している絶縁層１７が１層分除去され、さらにその絶縁層１７の下の１層分の導電層ＷＬ２、ＷＬ３およびＷＬ４が除去される。
このときも、処理室内に、まず、例えばＣＨＦ３ガス、ＢＣｌ３ガスを導入した後、そのガスをプラズマ化させ、絶縁層１７をエッチングする。続いて、同じ処理室内に、例えばＨＢｒガス、Ｃｌ２ガスを導入した後、そのガスをプラズマ化させ、導電層ＷＬ２、ＷＬ３及びＷＬ４をエッチングする。
その後、レジスト４１をすべて除去することで、図７（ｂ）に示す構造が得られる。すなわち、本実施形態では、レジスト４１のスリミング工程と、レジスト４１に覆われず露出している部分の絶縁層１７及びその絶縁層１７の下の各導電層ＷＬ２〜ＷＬ４を一層分ずつエッチングする工程とを繰り返すことで、図７（ｂ）に示す階段構造が得られる。
前述した絶縁層１７及び各導電層ＷＬ２〜ＷＬ４のエッチング工程と、レジスト４１のスリミング工程は、導入するガス種等を切り替え、同一処理室内で続けて行われる。すなわち、上記一連の工程中、ウェーハは処理室内に収容されたままであり、処理室内は大気開放されず、所望のガスによる所望の減圧雰囲気に維持される。これにより、効率的な処理を行える。
一般に、有機物を含むレジストの除去には酸素ガスが用いられ、酸素ガスをプラズマ化させてレジストを酸化させることによってレジストを除去するいわゆるアッシング現象を利用している。しかし、酸素ガスのみを用いて前述した階段構造部を加工する一連の工程を同じ処理室内で行った場合に、レジストの平面サイズの縮小幅（スリミング幅）がばらつく問題があった。レジストのスリミング幅がばらつくと、そのレジストをマスクにして加工される各段の幅がばらつき、後工程や製品品質に影響を与えることがある。
本発明者等は上記問題について考察したところ、前工程で導電層ＷＬ２〜ＷＬ４や絶縁層１７のエッチング時に使用したガスに含まれるハロゲン元素が、レジストスリミング時にも処理室内に残留していることが原因の一つと考えられるとの知見を得るに至った。すなわち、レジストスリミング時には酸素によるアッシングが支配的になるが、このとき、レジストスリミング時のプラズマによって活性化またはイオン化した残留ハロゲン元素の作用によってもレジストが除去されると考えられる。レジストスリミング時に処理室内に存在している、前工程で使われたハロゲン元素の残留量は極微量と考えられるが、その残留量は積極的に制御されたものではなく一定ではないために、レジストスリミング幅がばらつくと考えられる。
そこで、本実施形態では、レジストスリミング時に、前述したように酸素ガスに加えて、ハロゲン元素を含むガスを用いる。処理室内に導入される量は酸素の方がハロゲン元素よりも多く、レジストスリミングにおいては酸素によるアッシングが支配的となる。
レジストスリミング時における処理室内のハロゲン元素残留量は極微量と考えられ、この残留量よりは多い量のハロゲン元素をレジストスリミング時に処理室内に導入する。このレジストスリミング時におけるハロゲン元素の導入量を所望に制御することで、ハロゲン元素の影響によるレジストスリミング幅を制御可能となる。すなわち、レジストスリミング時に、意図的に導入量が制御されたハロゲン元素を導入することで、その残留量が不定な残留ハロゲン元素による影響を抑えて、レジストスリミング幅の制御性が向上する。
すなわち本実施形態では、酸素ガスとハロゲン元素を含むガスとの混合ガスを用いてレジストスリミングを行うことで、レジストスリミング幅を安定化させることができ、そのスリミングされたレジスト４１をマスクにして加工される階段構造部の各段の幅のばらつきを抑制できる。
前述した一連の工程におけるレジストスリミング工程を、例えばＯ２とＳＦ６との混合ガスを用いて下記条件にて行ったところ、レジストスリミング幅の安定化を確認できた。
処理室内には、Ｏ２ガスを２００（ｓｃｃｍ）、ＳＦ６ガスを８（ｓｃｃｍ）の流量で導入し、それら混合ガスによる処理室内圧力を５０（ｍＴｏｒｒ）に維持した。処理室外に設けられたＴＣＰ（Transformer Coupled Plasma）電極に高周波電力を与えることによって電磁波を発生させ、その電磁波を処理室内に導入することで上記混合ガスを励起してプラズマ化させた。ＴＣＰ電極には１０００（Ｗ）の高周波電力を印加した。また、ウェーハ保持部は接地されている。さらに、ウェーハは、ウェーハ保持部に設けられたヒータ等の温度制御機構により６０℃に温度制御した。
ここで、図８は、レジストスリミング時におけるＳＦ６の流量（ｓｃｃｍ）と、レジストスリミング幅（ｎｍ）との関係を示すグラフである。ＳＦ６の流量を変化させたこと以外の他の条件は上記と同じである。図８には、step１、step２及びstep３の３回分のレジストスリミング工程で得られたデータを示している。
この図８の結果より、ＳＦ６ガスの流量が７〜９（ｓｃｃｍ）の場合に、ＳＦ６ガスの流量の変動に対するレジストスリミング幅の変動が小さくなっている。前工程で使われたハロゲン元素が残留している場合、レジストスリミング時には、その残留ハロゲン元素と、レジストスリミング時に新たに導入されたＳＦ６ガスのハロゲン元素であるフッ素（Ｆ）とが処理室内に存在することになる。残留ハロゲン元素がフッ素以外のハロゲン元素であっても、同じハロゲン元素であるため、レジストスリミングに与える影響はフッ素と同程度と考えられる。したがって、図８のグラフの横軸のＳＦ６ガスの流量の変動量は、処理室内のハロゲン元素量の変動量と換算することができる。このことから、レジストスリミング時に、意図的に導入されたＳＦ６ガスに対して微量の残留ハロゲン元素が混合し、処理室内のハロゲン元素量が変動したとしても、ＳＦ６ガスの流量を７〜９（ｓｃｃｍ）とすることで、レジストスリミング幅の変動を小さく抑えることができる。
このとき、Ｏ２ガスは２００（ｓｃｃｍ）の流量で導入されている。すなわち、２００（ｓｃｃｍ）のＯ２ガスに対して、ＳＦ６ガスの流量は７〜９（ｓｃｃｍ）とするのが適量である。したがって、Ｏ２ガスとＳＦ６ガスとの混合ガスにおけるＳＦ６ガスの流量比を３．４〜４．３％にすることで、残留ハロゲン元素による影響を抑えてレジストスリミング幅を安定化させることができる。
また、図８の結果より、ＳＦ６ガスの流量が７〜９（ｓｃｃｍ）の場合に、レジストスリミング幅が大きくなっている。したがって、Ｏ２ガスとＳＦ６ガスとの混合ガスにおけるＳＦ６ガスの流量比を３．４〜４．３％にすることで、レジストスリミングレートを高めて、処理時間の短縮を図れる。
本実施形態において、レジストスリミング時に導入するガスとしてはＳＦ６に限らず、フッ素を含む他のガスや、さらにはフッ素以外のハロゲン元素を含むものであってもよい。例えば、ハロゲン元素を含むガスとしてＮＦ３をＯ２に加えて用いたときに、ＮＦ３の導入によってＳＦ６と全く同様にレジストスリミング幅が制御可能であることを確認できた。
ＮＦ３ガスの場合も、前述した図８に示すＳＦ６ガスについての結果に基づいて、適切な流量を導くことができる。
プラズマ中で一つの化合物ＳＦ６あたり６個のＦが解離するとし、同様に、プラズマ中で一つの化合物ＮＦ３あたり３個のＦが解離すると考える。したがって、７〜９（ｓｃｃｍ）のＳＦ６ガスに対応するＮＦ３ガスの流量は、ＳＦ６ガス流量の（６／３）倍の１４〜１８（ｓｃｃｍ）と推定できる。すなわち、２００（ｓｃｃｍ）のＯ２ガスに対して、ＮＦ３ガスの流量は１４〜１８（ｓｃｃｍ）とするのが適量である。したがって、Ｏ２ガスとＮＦ３ガスとの混合ガスにおけるＮＦ３ガスの流量比を６．５〜８．３％にすることで、残留ハロゲン元素による影響を抑えてレジストスリミング幅を安定化させることができる。さらに、Ｏ２ガスとＮＦ３ガスとの混合ガスにおけるＮＦ３ガスの流量比を６．５〜８．３％にすることで、レジストスリミングレートを高めて、処理時間の短縮を図れる。
レジストスリミング時に導入するハロゲン元素を含むガスとしてＣＦ４ガスを用いた場合も同様に考えることができる。
プラズマ中で一つの化合物ＳＦ６あたり６個のＦが解離するとし、同様に、プラズマ中で一つの化合物ＣＦ４あたり４個のＦが解離すると考える。したがって、７〜９（ｓｃｃｍ）のＳＦ６ガスに対応するＣＦ４ガスの流量は、ＳＦ６ガス流量の（６／４）倍の１０．５〜１３．５（ｓｃｃｍ）と推定できる。すなわち、２００（ｓｃｃｍ）のＯ２ガスに対して、ＣＦ４ガスの流量は１０．５〜１３．５（ｓｃｃｍ）とするのが適量である。したがって、Ｏ２ガスとＣＦ４ガスとの混合ガスにおけるＣＦ４ガスの流量比を５．０〜６．３％にすることで、残留ハロゲン元素による影響を抑えてレジストスリミング幅を安定化させることができる。さらに、Ｏ２ガスとＣＦ４ガスとの混合ガスにおけるＣＦ４ガスの流量比を５．０〜６．３％にすることで、レジストスリミングレートを高めて、処理時間の短縮を図れる。
レジストスリミング時に導入するハロゲン元素を含むガスとしてＨＢｒガスを用いた場合も同様に考えることができる。
プラズマ中で一つの化合物ＳＦ６あたり６個のＦが解離するとし、同様に、プラズマ中で一つの化合物ＨＢｒあたり、Ｆと同じハロゲン元素であるＢｒが１個解離すると考える。したがって、７〜９（ｓｃｃｍ）のＳＦ６ガスに対応するＨＢｒガスの流量は、ＳＦ６ガス流量の６倍の４２〜５４（ｓｃｃｍ）と推定できる。すなわち、２００（ｓｃｃｍ）のＯ２ガスに対して、ＨＢｒガスの流量は４２〜５４（ｓｃｃｍ）とするのが適量である。したがって、Ｏ２ガスとＨＢｒガスとの混合ガスにおけるＨＢｒガスの流量比を１７．４〜２１．３％にすることで、残留ハロゲン元素による影響を抑えてレジストスリミング幅を安定化させることができる。さらに、Ｏ２ガスとＨＢｒガスとの混合ガスにおけるＨＢｒガスの流量比を１７．４〜２１．３％にすることで、レジストスリミングレートを高めて、処理時間の短縮を図れる。
レジストスリミング時に導入するハロゲン元素を含むガスとしてＣｌ２ガスを用いた場合も同様に考えることができる。
プラズマ中で一つの化合物ＳＦ６あたり６個のＦが解離するとし、同様に、プラズマ中で一つの分子Ｃｌ２あたり、Ｆと同じハロゲン元素であるＣｌが２個解離すると考える。したがって、７〜９（ｓｃｃｍ）のＳＦ６ガスに対応するＣｌ２ガスの流量は、ＳＦ６ガス流量の（６／２）倍の２１〜２７（ｓｃｃｍ）と推定できる。すなわち、２００（ｓｃｃｍ）のＯ２ガスに対して、Ｃｌ２ガスの流量は２１〜２７（ｓｃｃｍ）とするのが適量である。したがって、Ｏ２ガスとＣｌ２ガスとの混合ガスにおけるＣｌ２ガスの流量比を９．５〜１１．９％にすることで、残留ハロゲン元素による影響を抑えてレジストスリミング幅を安定化させることができる。さらに、Ｏ２ガスとＣｌ２ガスとの混合ガスにおけるＣｌ２ガスの流量比を９．５〜１１．９％にすることで、レジストスリミングレートを高めて、処理時間の短縮を図れる。
レジストスリミング時に導入するハロゲン元素を含むガスとしては、絶縁層１７や導電層ＷＬ２〜ＷＬ４のエッチングに使うハロゲン元素を含むガスと同じガスを用いれば、用意するガス種を少なくして、コスト低減を図れる。
前述したように、図７（ｂ）に示す階段構造部を形成した後、図７（ｃ）に示すように、階段構造部を覆うようにシリコン窒化物系のストッパー層２４を形成し、さらにストッパー層２４上にシリコン酸化物系の層間絶縁層４２を形成する。これらは、例えばＣＶＤ法で形成する。なお、図７（ｃ）に示す層間絶縁層４２は、図３に示す上部選択トランジスタＵＳＴが形成された積層体における絶縁層の一部に対応する。
ストッパー層２４及び層間絶縁層４２の形成後、層間絶縁層４２、ストッパー層２４およびストッパー層２４の下の絶縁層１７を貫通し、対応する各導電層ＷＬ１〜ＷＬ４に達する複数のコンタクトホールが一括形成される。これらコンタクトホールの形成後、各コンタクトホール内に例えばタングステンなどの導電材を埋め込むことで、図７（ｃ）に示すようにコンタクト電極６３が形成される。
各導電層ＷＬ１〜ＷＬ４は、階段構造部上に設けられたコンタクト電極６３を介して、図１に示す上層のワード線ＷＬＬと電気的に接続される。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
メモリセルアレイにおけるシリコンピラーは円柱状に限らず角柱状であってもよい。あるいは、メモリホール内のすべてを柱状のシリコンで埋め込むことに限らず、電荷蓄積層を含む絶縁膜に接する部分にだけシリコン膜を筒状に形成し、その内側には絶縁体を埋め込んだ構造であってもよい。また、導電層とシリコンピラーとの間の絶縁膜構造はＯＮＯ（Oxide-Nitride-Oxide）構造に限らず、例えば電荷蓄積層とゲート絶縁膜との２層構造であってもよい。
１１…基板、１５，１９，３２…シリコンピラー、１７…絶縁層、２２…電荷蓄積層、２４…ストッパー層、４１…レジスト、４２…層間絶縁層、６３…コンタクト電極、ＷＬ１〜ＷＬ４…導電層

Claims (5)

  1. シリコンを含む被加工層上にレジストを形成するレジスト形成工程と、
    処理室内にハロゲン元素を含むガスを導入し、前記レジストをマスクにして前記被加工層を前記ハロゲン元素を含むガスを用いてエッチングするエッチング工程と、
    前記エッチング工程の後、同じ前記処理室内に酸素ガスとハロゲン元素を含むガスを導入し、前記酸素ガスとハロゲン元素を含むガスを用いて前記レジストの平面サイズを縮小するレジストスリミング工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記レジストスリミング工程で用いられる前記ガスに含まれる前記ハロゲン元素は、フッ素であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記レジストスリミング工程でＯ２とＳＦ６との混合ガスが用いられ、前記処理室内に導入される前記混合ガスにおける前記ＳＦ６の流量比を３．４〜４．３％にすることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記レジストスリミング工程でＯ２とＮＦ３との混合ガスが用いられ、前記処理室内に導入される前記混合ガスにおける前記ＮＦ３の流量比を６．５〜８．３％にすることを特徴とする請求項２記載の半導体装置の製造方法。
  5. 前記レジストスリミング工程でＯ２とＣＦ４との混合ガスが用いられ、前記処理室内に導入される前記混合ガスにおける前記ＣＦ４の流量比を５．０〜６．３％にすることを特徴とする請求項２記載の半導体装置の製造方法。
JP2009145533A 2009-06-18 2009-06-18 半導体装置の製造方法 Pending JP2011003722A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009145533A JP2011003722A (ja) 2009-06-18 2009-06-18 半導体装置の製造方法
US12/818,005 US20100323505A1 (en) 2009-06-18 2010-06-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009145533A JP2011003722A (ja) 2009-06-18 2009-06-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011003722A true JP2011003722A (ja) 2011-01-06

Family

ID=43354705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009145533A Pending JP2011003722A (ja) 2009-06-18 2009-06-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100323505A1 (ja)
JP (1) JP2011003722A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195569A (ja) * 2011-03-03 2012-10-11 Tokyo Electron Ltd 半導体装置の製造方法及びコンピュータ記録媒体
WO2013121936A1 (ja) * 2012-02-17 2013-08-22 東京エレクトロン株式会社 半導体装置の製造方法
JP2013183063A (ja) * 2012-03-02 2013-09-12 Tokyo Electron Ltd 半導体装置の製造方法及びコンピュータ記録媒体
WO2014024733A1 (ja) * 2012-08-09 2014-02-13 東京エレクトロン株式会社 多層膜をエッチングする方法、及びプラズマ処理装置
US8890229B2 (en) 2013-03-19 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR20150020083A (ko) * 2013-08-13 2015-02-25 제이에스알 가부시끼가이샤 레지스트 패턴 형성 방법, 기판의 가공 방법 및 포토레지스트 조성물
JP2016133743A (ja) * 2015-01-21 2016-07-25 Jsr株式会社 レジストパターン形成方法及び基板の加工方法
US9741739B2 (en) 2016-01-15 2017-08-22 Toshiba Memory Corporation Semiconductor manufacturing method and semiconductor device
KR101903845B1 (ko) 2015-04-06 2018-10-02 도쿄엘렉트론가부시키가이샤 에칭 방법
US10153296B2 (en) 2017-02-24 2018-12-11 Toshiba Memory Corporation Memory device and method for manufacturing same
CN110034021A (zh) * 2018-01-11 2019-07-19 东京毅力科创株式会社 蚀刻方法和蚀刻装置
JP2022115949A (ja) * 2018-01-11 2022-08-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
JP2012174892A (ja) 2011-02-22 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP5389074B2 (ja) * 2011-02-25 2014-01-15 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US9595533B2 (en) * 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
KR101986245B1 (ko) 2013-01-17 2019-09-30 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR102046504B1 (ko) 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
US8946807B2 (en) 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9184175B2 (en) 2013-03-15 2015-11-10 Micron Technology, Inc. Floating gate memory cells in vertical memory
US9165937B2 (en) 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
KR102183713B1 (ko) 2014-02-13 2020-11-26 삼성전자주식회사 3차원 반도체 장치의 계단형 연결 구조 및 이를 형성하는 방법
KR20150139255A (ko) 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9673057B2 (en) 2015-03-23 2017-06-06 Lam Research Corporation Method for forming stair-step structures
US9608000B2 (en) * 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
JP2019201038A (ja) * 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置およびその製造方法
CN111276486B (zh) * 2018-12-07 2021-03-12 长江存储科技有限责任公司 新型3d nand存储器件及其形成方法
CN110223983B (zh) * 2019-05-08 2020-06-23 长江存储科技有限责任公司 台阶结构的制作方法
CN113675140B (zh) * 2021-08-20 2024-05-17 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476915A (ja) * 1990-07-19 1992-03-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004039746A (ja) * 2002-07-01 2004-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476915A (ja) * 1990-07-19 1992-03-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004039746A (ja) * 2002-07-01 2004-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195569A (ja) * 2011-03-03 2012-10-11 Tokyo Electron Ltd 半導体装置の製造方法及びコンピュータ記録媒体
WO2013121936A1 (ja) * 2012-02-17 2013-08-22 東京エレクトロン株式会社 半導体装置の製造方法
JP2013171890A (ja) * 2012-02-17 2013-09-02 Tokyo Electron Ltd 半導体装置の製造方法
JP2013183063A (ja) * 2012-03-02 2013-09-12 Tokyo Electron Ltd 半導体装置の製造方法及びコンピュータ記録媒体
US9373520B2 (en) 2012-08-09 2016-06-21 Tokyo Electron Limited Multilayer film etching method and plasma processing apparatus
WO2014024733A1 (ja) * 2012-08-09 2014-02-13 東京エレクトロン株式会社 多層膜をエッチングする方法、及びプラズマ処理装置
US8890229B2 (en) 2013-03-19 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9817311B2 (en) 2013-08-13 2017-11-14 Jsr Corporation Resist pattern-forming method, substrate-processing method, and photoresist composition
JP2015057638A (ja) * 2013-08-13 2015-03-26 Jsr株式会社 レジストパターン形成方法、基板の加工方法及びフォトレジスト組成物
KR20150020083A (ko) * 2013-08-13 2015-02-25 제이에스알 가부시끼가이샤 레지스트 패턴 형성 방법, 기판의 가공 방법 및 포토레지스트 조성물
KR102257616B1 (ko) * 2013-08-13 2021-05-31 제이에스알 가부시끼가이샤 레지스트 패턴 형성 방법, 기판의 가공 방법 및 포토레지스트 조성물
JP2016133743A (ja) * 2015-01-21 2016-07-25 Jsr株式会社 レジストパターン形成方法及び基板の加工方法
KR101903845B1 (ko) 2015-04-06 2018-10-02 도쿄엘렉트론가부시키가이샤 에칭 방법
US9741739B2 (en) 2016-01-15 2017-08-22 Toshiba Memory Corporation Semiconductor manufacturing method and semiconductor device
US10153296B2 (en) 2017-02-24 2018-12-11 Toshiba Memory Corporation Memory device and method for manufacturing same
CN110034021A (zh) * 2018-01-11 2019-07-19 东京毅力科创株式会社 蚀刻方法和蚀刻装置
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2022115949A (ja) * 2018-01-11 2022-08-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN110034021B (zh) * 2018-01-11 2023-06-09 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Also Published As

Publication number Publication date
US20100323505A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
JP2011003722A (ja) 半導体装置の製造方法
US8207029B2 (en) Method for manufacturing semiconductor device
KR101141883B1 (ko) 반도체 장치 및 그 제조 방법
KR102566770B1 (ko) 반도체 장치의 제조 방법
US8344385B2 (en) Vertical-type semiconductor device
US8487365B2 (en) Semiconductor device and method for manufacturing same
US9929041B1 (en) Semiconductor device and method for manufacturing same
JP2011166061A (ja) 半導体装置の製造方法
CN110649033B (zh) 3d存储器件及其制造方法
JP2011171698A (ja) 半導体装置の製造方法
JP2016171280A (ja) 半導体記憶装置の製造方法
CN113224079A (zh) 3d存储器件及其制造方法
CN110943089B (zh) 3d存储器件及其制造方法
US20110129992A1 (en) Method for fabricating vertical channel type non-volatile memory device
JP2016058456A (ja) 半導体装置の製造方法
US9627404B2 (en) Method for manufacturing semiconductor device
KR100882741B1 (ko) 불휘발성 메모리 장치의 제조 방법 및 불휘발성 메모리장치
JP2016035991A (ja) 半導体記憶装置及びその製造方法
KR20110001584A (ko) 불휘발성 메모리 소자 및 그 제조방법
US20160268303A1 (en) Semiconductor memory device and method for manufacturing same
US20160071763A1 (en) Method of manufacturing semiconductor device
US9570461B2 (en) Method for manufacturing semiconductor memory device
US8476695B2 (en) Self aligned narrow storage elements for advanced memory device
US20240096626A1 (en) Method for manufacturing semiconductor device
US20200381294A1 (en) Method for manufacturing three-dimensional semiconductor memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121025