CN110223983B - 台阶结构的制作方法 - Google Patents
台阶结构的制作方法 Download PDFInfo
- Publication number
- CN110223983B CN110223983B CN201910378577.9A CN201910378577A CN110223983B CN 110223983 B CN110223983 B CN 110223983B CN 201910378577 A CN201910378577 A CN 201910378577A CN 110223983 B CN110223983 B CN 110223983B
- Authority
- CN
- China
- Prior art keywords
- partition
- layer
- mask layer
- photoresist pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种台阶结构的制作方法,属于半导体设计制造领域,其包括:提供一衬底,衬底上形成有堆叠结构,堆叠结构包括第一台阶分区及第二台阶分区,第一台阶分区形成有第一分区台阶结构;在堆叠结构顶面及第一分区台阶结构上形成台阶保护层;在第二台阶分区上形成掩膜层,台阶保护层在同一刻蚀工艺中的消耗率小于掩膜层;以掩膜层为掩膜,进行台阶刻蚀以形成第二分区台阶结构。本发明的台阶保护层具有较小的消耗率,可保证在台阶刻蚀过程中,台阶结构顶部得到稳定的保护,避免损伤;同时,可降低掩膜层的厚度,便于其在台阶刻蚀过程中的横向修剪,提高台阶的成形效率。
Description
技术领域
本发明属于半导体设计制造领域,特别是涉及一种台阶结构的制作方法。
背景技术
近年来,闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息,且具有集成度高、存取速度快、易于擦除和重写等优点,因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的密度并减少成本,三维的闪存存储器(3D NAND)技术得到了迅速发展。
3D NAND存储器是一种存储单元以三维堆叠构造的闪存器件,主要为垂直沟道外设置水平堆叠金属栅层。现有技术中水平堆叠的金属栅层呈台阶结构,以此可使每一层金属栅的台阶面上可单独连通一条垂直金属连线,最后与字线(Word line)连通,以实现每一层金属栅层对应存储单元的寻址操作。因此,在现有3D NAND存储器中,需要在堆叠结构的***形成台阶结构,以便后续蚀刻接触孔,将控制栅极连出。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种台阶结构的制作方法,用于解决现有技术中台阶结构顶部容易被刻蚀损伤的问题。
为实现上述目的及其他相关目的,本发明提供一种台阶结构的制作方法,所述制作方法包括步骤:提供一衬底,所述衬底上形成有堆叠结构,所述堆叠结构包括第一台阶分区和第二台阶分区,所述第二台阶分区在平行于所述衬底的表面的方向上位于所述第一台阶分区的外侧,所述第一台阶分区形成有位于所述堆叠结构顶部的第一分区台阶结构;形成至少覆盖所述堆叠结构的顶表面以及至少部分所述第一分区台阶结构的台阶保护层;形成至少覆盖所述第二台阶分区的掩膜层,所述台阶保护层在同一刻蚀工艺中的消耗率小于所述掩膜层;以所述掩膜层为掩膜,对所述第二台阶分区进行台阶刻蚀,以形成第二分区台阶结构。
可选地,所述掩膜层还覆盖所述第一台阶分区。
所述台阶保护层覆盖所述第一分区台阶结构中的所有台阶。
进一步地,所述台阶保护层与所述掩膜层在同一刻蚀工艺中的消耗率的比小于1:2。
可选地,所述台阶保护层包括具有网格状交联结构的光致抗蚀剂图案,其制作方法包括:于所述堆叠结构上形成光致抗蚀剂膜,并对所述光致抗蚀剂膜进行曝光显影,以在所述第一分区台阶结构上形成光致抗蚀剂图案,所述光致抗蚀剂图案覆盖所述堆叠结构的顶表面;采用光反应法或热反应法对所述光致抗蚀剂图案进行处理,使所述光致抗蚀剂图案发生交联反应,以形成具有网格状交联结构的光致抗蚀剂图案。
可选地,采用光反应法对所述光致抗蚀剂图案进行处理时,所述光致抗蚀剂膜包含的光引发剂含量介于0.1%~1%之间,光反应的光线包括紫外光,光反应的时间介于1min~10min之间。
可选地,采用热反应法对所述光致抗蚀剂图案进行处理时,所述光致抗蚀剂膜包含的热引发剂含量介于0.1%~1%之间,热反应的温度介于80℃~100℃,热反应的时间介于3min~5min之间。
可选地,所述台阶刻蚀包括:沿平行于所述衬底的水平方向修整所述掩膜层的边缘;以所述掩膜层为掩膜刻蚀以在所述第二台阶分区形成台阶;重复上述步骤,直至在所述第二台阶区域形成自下向上的第二分区台阶结构。
可选地,采用含氧气体对所述掩膜层进行修整。
可选地,所述堆叠结构包括交替堆叠的绝缘层和牺牲层。
可选地,所述掩膜层包括光致抗蚀剂层。
可选地,形成所述第二分区台阶结构后,还包括采用氧气和氢气将所述掩膜层及所述台阶保护层去除的步骤。
可选地,所述台阶结构为三维存储器中的台阶结构。
进一步地,所述三维存储器包括3D NAND存储器。
如上所述,本发明的台阶结构的制作方法,具有以下有益效果:
本发明在台阶区域顶部的分区台阶结构上形成台阶保护层,然后采用另一掩膜层作为掩膜进行下方台阶分区的台阶刻蚀,通过台阶保护层较小的消耗率,可保证在台阶刻蚀过程中,顶部分区台阶结构得到稳定的保护,而避免其刻蚀损伤;同时,可以降低掩膜层的厚度,便于其在台阶刻蚀过程中的横向修剪,从而提高台阶的成形效率,降低成形成本。
本发明采用具有网格状交联结构的光致抗蚀剂图案作为台阶保护层,形成工艺简单,在保证其刻蚀消耗率较低的条件下,后续去除工艺也较为简单且容易彻底清除,可保证其覆盖的分区台阶无损伤及无污染。
附图说明
图1~图2显示为一种台阶结构的制作方法各步骤所呈现的结构示意图。
图3~图13显示为本发明实施例的台阶结构的制作方法各步骤所呈现的结构示意图。
元件标号说明
101 堆叠结构
102 掩膜层
103 台阶顶层
201 衬底
30 堆叠结构
301 绝缘层
302 牺牲层
Ⅰ 第一台阶分区
Ⅱ 第二台阶分区
40 第一分区台阶结构
501 光致抗蚀剂膜
502 光致抗蚀剂图案
503 具有网格状交联结构的光致抗蚀剂图案
504 掩膜层
60 第二分区台阶结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1及图2所示,三维存储器通常需要在堆叠结构30的***形成台阶结构,在台阶结构的成型过程中,会使用光刻胶(光致抗蚀剂)作为掩膜层102,对掩膜层102横向刻蚀之后,再对堆叠结构101进行纵向刻蚀。因为台阶结构的层数较多,在横向刻蚀掩膜层102的同时也会对掩膜层102造成纵向刻蚀,造成掩膜层102的纵向消耗,所以需要形成较厚的掩膜层102,否则会出现掩膜层102纵向消耗过多,损伤台阶层尤其是台阶顶层103的问题,然而,若掩膜层102过厚,则会增加其横向刻蚀的难度及时间,不利于台阶刻蚀的传递。
基于以上问题,如图3~图13所示,本实施例提供一种台阶结构的制作方法,尤其是一种三维存储器台阶结构的制作方法,更进一步地,所述三维存储器可以为3D NAND存储器等,所述制作方法包括步骤:
如图3所示,首先进行步骤1),提供一衬底201,所述衬底201上形成有堆叠结构30,所述堆叠结构30包括台阶区域,所述台阶区域包括第一台阶分区Ⅰ及第二台阶分区Ⅱ,所述第二台阶分区Ⅱ在平行于所述衬底的表面的方向上位于所述第一台阶分区Ⅰ的外侧,所述第一台阶分区Ⅰ形成有位于所述堆叠结构30顶部的第一分区台阶结构40,如图3所示。当然,所述台阶区域也可以包含更多的台阶分区,以便于后续的台阶刻蚀。
所述衬底201可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等,可以依据器件的实际需求,选择合适的半导体材料作为所述衬底201,在此不作限定。该具体实施方式中,所述衬底201为单晶硅衬底。所述衬底201上还可以预先形成有***器件,如场效应晶体管、电容、电感和/或二极管等,这些***器件用作存储器的不同功能器件,例如缓存器、放大器、译码器等。
所述衬底201上形成有堆叠结构30,所述堆叠结构30包括沿垂直衬底201表面方向相互堆叠的绝缘层301和牺牲层302。在一个具体实施方式中,所述绝缘层301的材料可以为氧化硅,所述牺牲层302的材料可以为氮化硅;在其他具体实施方式中,所述绝缘层301和牺牲层302的也可以采用其他合适的材料,例如,在另一具体实施方式中,所述堆叠结构30可以为相互堆叠的控制栅极层和绝缘层301。根据存储器结构的设计,所述堆叠结构30可以选择合适的堆叠层数,例如,可以包括如64层、128层或其他层数的绝缘层301和对应层数的牺牲层302。
所述第一分区台阶结构40可以通过对所述第一台阶分区Ⅰ进行台阶刻蚀工艺形成,其包含的台阶个数可以为1个或者多个,此处所述的一个台阶包括一层绝缘层301和一层牺牲层302。
如图4~图6所示,然后进行步骤2),形成至少覆盖所述堆叠结构30的顶表面以及至少部分所述第一分区台阶结构40的台阶保护层。
所述台阶保护层的厚度与所述台阶保护层在台阶刻蚀工艺中的消耗率相关。例如,所述台阶保护层在台阶刻蚀工艺中的消耗率越小,则其所需厚度越小,所述台阶保护层在台阶刻蚀工艺中的消耗率越大,则其所需厚度则越大。所述台阶保护层,首先其作用为用于在后续的台阶刻蚀过程中,对所述堆叠结构30的顶面及第一分区台阶结构40进行保护,本实施例所制成的台阶保护层,在台阶刻蚀工艺中具有较小的消耗率,故可有效对堆叠结构30的顶面及台阶结构进行保护,其次,所述台阶保护层需要在后续工艺中去除,需要保证其去除方法简易可行,并且不会对台阶结构造成污染或损伤,本实施例的台阶保护层,所需的厚度较小,可有效提高其去除效率并降低污染。
基于以上所述,本实施例的所述台阶保护层可以为具有网格状交联结构的光致抗蚀剂图案503,其制作方法可以包括以下步骤:
如图4所示,首先进行第一步,先于所述堆叠结构30上形成光致抗蚀剂膜501,例如,可以采用如旋涂、沉积、印刷等工艺在所述台阶区域上形成光致抗蚀剂膜501。
如图5所示,然后进行第二步,然后对所述光致抗蚀剂膜501进行曝光显影,以在所述第一分区台阶结构40上形成光致抗蚀剂图案502,所述光致抗蚀剂图案502还覆盖所述堆叠结构30的顶表面。
通过所述曝光显影后,所述台阶保护层可以覆盖所述第一分区台阶结构40中的所有台阶,以对所有台阶实现保护。所述台阶保护层也可以覆盖所述第一分区台阶结构40中位于顶部的一个或若干个台阶,以减少所述台阶保护层的体积,提高其制作效率并降低后续的去除难度。
如图6所示,最后进行第三步,最后采用光反应法或热反应法对所述光致抗蚀剂图案502进行处理,使所述光致抗蚀剂图案502发生交联反应,以形成具有网格状交联结构的光致抗蚀剂图案503。
在一具体实施过程中,可以采用光反应法对所述光致抗蚀剂图案502进行处理,此时所述光致抗蚀剂膜501包含有光引发剂,所述光引发剂含量介于0.1%~1%之间,光反应的光线包括紫外光,光反应的时间介于1min~10min之间,例如,所述光引发剂含量可以为0.5%,光反应的时间可以为5min。在所述光反应的过程中,光致抗蚀剂中主要为高分子聚合物,该高分子聚合物的端基和分子链含有双键,经过紫外光照射后,光致抗蚀剂图案502中的光引发剂会产生自由基,将该高分子聚合物的分子链中的双键打开,然后分子链与分子链进行交联反应,形成网格状的交联的光致抗蚀剂图案502。
在另一具体实施过程中,也可以采用热反应法对所述光致抗蚀剂图案502进行处理,此时所述光致抗蚀剂膜501包含有热引发剂,所述热引发剂的含量介于0.1%~1%之间,热反应的温度介于80℃~100℃,热反应的时间介于3min~5min之间,例如,所述热引发剂的含量可以为0.5%,热发硬的温度可以为80℃,热反应的时间可以为4min。在所述热反应的过程中,光致抗蚀剂中主要为高分子聚合物,该高分子聚合物的端基和分子链含有双键,经过加热后,光致抗蚀剂图案502中的热引发剂会产生自由基,将该高分子聚合物的分子链中的双键打开,然后分子链与分子链进行交联反应,形成网格状的交联的光致抗蚀剂图案502。
如图7所示,接着进行步骤3),在所述保护层及所述第一分区台阶结构40下方的第二台阶分区Ⅱ上形成掩膜层504,值得说明的是,此处所述的下方,可以为与所述第一分区台阶结构40相邻的下方,也可以为与所述第一分区台阶结构40具有其他台阶分区间隔的下方,本实施例为了便于说明,以与所述第一分区台阶结构40为例。所述掩膜层504可以为光致抗蚀剂层,并通过如旋涂及曝光显影等工艺制成,如图7所示。所述台阶保护层在同一刻蚀工艺中的消耗率小于所述掩膜层504,例如,所述台阶保护层与所述掩膜层504在同一刻蚀工艺中的消耗率的比小于1:2,则所述台阶保护层相比于现有的掩膜层504来说,在保证同样保护效果时,厚度可降低为原来的1/2,优选地,所述台阶保护层与所述掩膜层504在同一刻蚀工艺中的消耗率的比小于1:5,以进一步减小台阶保护层的消耗,降低其所需厚度。
如图8~图13所示,最后进行步骤4),以所述掩膜层504为掩膜,对所述第二台阶分区Ⅱ进行台阶刻蚀,以形成第二分区台阶结构60。
在一实施过程中,所述台阶刻蚀包括:
如图8所示,首先进行第一步,沿平行于所述衬底的水平方向修整(例如为横向刻蚀)所述掩膜层504的边缘,暴露出所述第一分区台阶结构40下方的第二台阶分区Ⅱ的部分表面。例如,可以,采用含氧气体对所述掩膜层504进行修整。采用含氧气体对所述掩膜层504进行修整,所述含氧气体可以包括O2、O3、NO、NO2、CO以及CO2等含有氧元素的气体中的一种。
如图9所示,然后进行第二步,以所述掩膜层504为掩膜刻蚀所述第二台阶分区Ⅱ至一个台阶厚度,形成第一级台阶。
如图10~图12所示,最后进行第三步,重复上述步骤,直至在所述第二台阶区域形成自下向上的第二分区台阶结构60。如图10所示,首先对所述掩膜层504进一步横向刻蚀,显露所述第二台阶分区Ⅱ的另一部分表面,然后如图11所示,以所述掩膜层504为掩膜刻蚀所述第二台阶分区Ⅱ至又一个台阶厚度,所述第一级台阶处会继续往下被刻蚀一个台阶厚度,同时会在第一级台阶上方形成第二级台阶,以此类推,最终形成第二分区台阶结构60,如图12所示。在上述过程中,由于所述台阶保护层的消耗率较低,所述第一分区台阶结构40的顶部始终会被所述台阶保护层覆盖,由此可避免台阶刻蚀过程造成的所述台阶结构顶部的损伤。
最后,如图13所示,形成所述第二分区台阶结构60后,采用氧气和氢气将所述掩膜层504及所述台阶保护层去除。
需要说明的是,本实施例仅对所述台阶区域的两个台阶分区进行描述,但是,依据上述方案,可实现三个或更多的台阶分区的制作,故并不限于本实施例所列举的示例。
如上所述,本发明的三维存储器台阶结构的制作方法,具有以下有益效果:
本发明在台阶区域顶部的分区台阶结构上形成台阶保护层,然后采用另一掩膜层504作为掩膜进行下方台阶分区的台阶刻蚀,通过台阶保护层较小的消耗率,可保证在台阶刻蚀过程中,顶部分区台阶结构得到稳定的保护,而避免其刻蚀损伤;同时,可以降低掩膜层504的厚度,便于其在台阶刻蚀过程中的横向修剪,从而提高台阶的成形效率,降低成形成本。
本发明采用具有网格状交联结构的光致抗蚀剂图案503作为台阶保护层,形成工艺简单,在保证其刻蚀消耗率较低的条件下,后续去除工艺也较为简单且容易彻底清除,可保证其覆盖的分区台阶无损伤及无污染。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种台阶结构的制作方法,其特征在于,所述制作方法包括步骤:
提供一衬底,所述衬底上形成有堆叠结构,所述堆叠结构包括第一台阶分区和第二台阶分区,所述第二台阶分区在平行于所述衬底的表面的方向上位于所述第一台阶分区的外侧,所述第一台阶分区形成有位于所述堆叠结构顶部的第一分区台阶结构;
形成至少覆盖所述堆叠结构的顶表面以及至少部分所述第一分区台阶结构的台阶保护层;所述台阶保护层包括具有网格状交联结构的光致抗蚀剂图案,其制作方法包括:于所述堆叠结构上形成光致抗蚀剂膜,并对所述光致抗蚀剂膜进行曝光显影,以在所述第一分区台阶结构上形成光致抗蚀剂图案,所述光致抗蚀剂图案覆盖所述堆叠结构的顶表面;采用光反应法或热反应法对所述光致抗蚀剂图案进行处理,使所述光致抗蚀剂图案发生交联反应,以形成具有网格状交联结构的光致抗蚀剂图案;
形成至少覆盖所述第二台阶分区的掩膜层,所述台阶保护层在同一刻蚀工艺中的消耗率小于所述掩膜层;
以所述掩膜层为掩膜,对所述第二台阶分区进行台阶刻蚀,以形成第二分区台阶结构。
2.根据权利要求1所述的台阶结构的制作方法,其特征在于:所述掩膜层还覆盖所述第一台阶分区。
3.根据权利要求2所述的台阶结构的制作方法,其特征在于:所述台阶保护层覆盖所述第一分区台阶结构中的所有台阶。
4.根据权利要求1所述的台阶结构的制作方法,其特征在于:所述台阶保护层与所述掩膜层在同一刻蚀工艺中的消耗率的比小于1:2。
5.根据权利要求1所述的台阶结构的制作方法,其特征在于,采用光反应法对所述光致抗蚀剂图案进行处理时,所述光致抗蚀剂膜包含的光引发剂含量介于0.1%~1%之间,光反应的光线包括紫外光,光反应的时间介于1min~10min之间。
6.根据权利要求1所述的台阶结构的制作方法,其特征在于,采用热反应法对所述光致抗蚀剂图案进行处理时,所述光致抗蚀剂膜包含的热引发剂含量介于0.1%~1%之间,热反应的温度介于80℃~100℃,热反应的时间介于3min~5min之间。
7.根据权利要求1所述的台阶结构的制作方法,其特征在于,所述台阶刻蚀包括:
沿平行于所述衬底的水平方向修整所述掩膜层的边缘;
以所述掩膜层为掩膜刻蚀以在所述第二台阶分区形成台阶;
重复上述步骤,直至在所述第二台阶区域形成自下向上的第二分区台阶结构。
8.根据权利要求7所述的台阶结构的制作方法,其特征在于,采用含氧气体对所述掩膜层进行修整。
9.根据权利要求7所述的台阶结构的制作方法,其特征在于,所述堆叠结构包括交替堆叠的绝缘层和牺牲层。
10.根据权利要求1所述的台阶结构的制作方法,其特征在于,所述掩膜层包括光致抗蚀剂层。
11.根据权利要求1所述的台阶结构的制作方法,其特征在于,形成所述第二分区台阶结构后,还包括采用氧气和氢气将所述掩膜层及所述台阶保护层去除的步骤。
12.根据权利要求1所述的台阶结构的制作方法,所述台阶结构为三维存储器中的台阶结构。
13.根据权利要求12所述的台阶结构的制作方法,其特征在于,所述三维存储器包括3DNAND存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910378577.9A CN110223983B (zh) | 2019-05-08 | 2019-05-08 | 台阶结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910378577.9A CN110223983B (zh) | 2019-05-08 | 2019-05-08 | 台阶结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110223983A CN110223983A (zh) | 2019-09-10 |
CN110223983B true CN110223983B (zh) | 2020-06-23 |
Family
ID=67820791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910378577.9A Active CN110223983B (zh) | 2019-05-08 | 2019-05-08 | 台阶结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110223983B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111968985B (zh) * | 2020-08-26 | 2023-08-15 | 长江存储科技有限责任公司 | 三维存储器的制造方法 |
CN114269076B (zh) * | 2021-12-22 | 2024-04-09 | 无锡天杨电子有限公司 | 一种覆厚铜陶瓷基板的二阶梯图形的蚀刻方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003722A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 半導体装置の製造方法 |
JP2011142276A (ja) * | 2010-01-08 | 2011-07-21 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
KR20110111809A (ko) * | 2010-04-05 | 2011-10-12 | 삼성전자주식회사 | 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법 |
JP2015046425A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社東芝 | パターン形成方法、および、それを用いた不揮発性記憶装置の製造方法 |
CN107591406B (zh) * | 2017-08-31 | 2018-12-18 | 长江存储科技有限责任公司 | 一种3d nand中台阶的形成方法 |
CN107833889A (zh) * | 2017-11-24 | 2018-03-23 | 长江存储科技有限责任公司 | 3d nand闪存的台阶接触孔的构建方法 |
CN109524416B (zh) * | 2018-11-06 | 2021-07-06 | 长江存储科技有限责任公司 | 制造存储器件的方法及存储器件 |
-
2019
- 2019-05-08 CN CN201910378577.9A patent/CN110223983B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110223983A (zh) | 2019-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103904085B (zh) | 用于隔离间距倍增材料环的部分的方法及相关结构 | |
KR101904413B1 (ko) | 스페이서 이중 패턴화를 위한 자기 정렬 낸드 플래시 선택 게이트 워드라인 | |
US8325527B2 (en) | Non-volatile memory devices including vertical NAND strings and methods of forming the same | |
US7604926B2 (en) | Method of manufacturing a semiconductor device | |
US7696076B2 (en) | Method of fabricating flash memory device | |
TWI442516B (zh) | 圖案化材料之方法及形成記憶體單元之方法 | |
TWI490982B (zh) | 半導體結構及其製造方法 | |
WO2012097153A1 (en) | Method of manufacturing air gap isolation in high-density non-volatile memory | |
WO2011160011A1 (en) | Isolation between nonvolatile memory cells by means of low- dielectric- constant dielectrics and air gaps and corresponding manufacturing method | |
CN110061007A (zh) | 半导体结构及其形成方法 | |
US10418370B2 (en) | Flash memory having water vapor induced air gaps and fabricating method thereof | |
CN110223983B (zh) | 台阶结构的制作方法 | |
CN109671714B (zh) | 三维存储器及其制造方法 | |
CN103178020A (zh) | 制造半导体器件的方法 | |
KR100632658B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20080022272A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
KR20090049379A (ko) | 플래시 메모리 소자의 제조 방법 | |
US7300844B2 (en) | Method of forming gate of flash memory device | |
CN112201662B (zh) | 一种nand阶梯结构的形成方法 | |
US7445999B2 (en) | Fabricating method of a flash memory cell | |
US20070064496A1 (en) | Cell string of flash memory device and method of manufacturing the same | |
CN111599816A (zh) | 改善sadp工艺中栅极刻蚀制程线宽差异的方法 | |
TW201036111A (en) | Method for fabricating nonvolatile memory device | |
CN106340519B (zh) | 半导体装置及其制造方法 | |
CN113224065A (zh) | 一种降低flash cell区高度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |