JP2004039746A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2004039746A
JP2004039746A JP2002192384A JP2002192384A JP2004039746A JP 2004039746 A JP2004039746 A JP 2004039746A JP 2002192384 A JP2002192384 A JP 2002192384A JP 2002192384 A JP2002192384 A JP 2002192384A JP 2004039746 A JP2004039746 A JP 2004039746A
Authority
JP
Japan
Prior art keywords
conductive layer
pattern
mask
mask pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002192384A
Other languages
English (en)
Other versions
JP2004039746A5 (ja
JP4408012B2 (ja
Inventor
Shigeharu Monoe
物江　滋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002192384A priority Critical patent/JP4408012B2/ja
Priority to KR1020030041797A priority patent/KR100993541B1/ko
Priority to US10/603,944 priority patent/US7115447B2/en
Priority to TW092117945A priority patent/TWI316758B/zh
Priority to CNB031454801A priority patent/CN100414670C/zh
Publication of JP2004039746A publication Critical patent/JP2004039746A/ja
Publication of JP2004039746A5 publication Critical patent/JP2004039746A5/ja
Priority to US11/456,361 priority patent/US7402525B2/en
Application granted granted Critical
Publication of JP4408012B2 publication Critical patent/JP4408012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】自己整合的に形成するゲートオーバーラップＬＤＤ構造のＴＦＴに対し、寸法の設計自由度を与え、特にホットキャリア耐性に優れたＴＦＴを再現性良く作製する技術を提供することを目的とする。
【解決手段】ゲート電極を複数の導電層から成る積層体で形成し、その形状を第１導電層と第２導電層のチャネル長方向の幅が、下層である第１導電層の方が長い形状とすると共に、当該ゲート電極をＬＤＤを形成するイオンドーピング時のマスクとして利用するものである。この時、ゲート電極とオーバーラップするＬＤＤ、すなわちＬｏｖを１μｍ以上、好ましくは１．５μｍ以上とするために、ゲート電極を形成するマスクパターンの形状に加工を加え、ドライエッチングと組み合わせることで最適な形状を得ることを特徴を有する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタの作製方法に係り、ゲートオーバーラップ構造の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）に適用することができる半導体装置の作製方法に関する。
【０００２】
【従来の技術】
液晶を用いた表示装置は、液晶テレビ受像器に代表されるように２０インチを越える大型画面の商品が実用化されている。近年では多結晶シリコン膜を活性層に用いたＴＦＴで、駆動回路一体型の液晶表示装置が実現されている。
【０００３】
しかし、多結晶シリコン膜を用いたＴＦＴはドレイン接合耐圧が低く、接合漏れ電流（以下、オフリーク電流と呼ぶ）が大きくなるという欠点が指摘されている。その対策として、低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を形成することが有効であることが知られている。
【０００４】
また、ドレイン領域近傍での高電界が生じ、発生したホットキャリアがＬＤＤ領域上のゲート絶縁膜にトラップされ、しきい値電圧など素子特性が大幅に変動し、低下する現象が問題として指摘されている。ホットキャリアによる劣化を防止するためにはＬＤＤ領域がゲート電極とオーバーラップしたＴＦＴが特開２０００−２９４７８７号公報などに開示されている。ゲートオーパーラップＬＤＤ構造のＴＦＴは、通常のＬＤＤ構造のＴＦＴと比較して電流駆動能力が高く、ドレイン領域近傍での高電界を有効に緩和してホットキャリアによる劣化を抑止している。
【０００５】
しかしながら、上記公報に開示されたゲートオーパーラップＬＤＤ構造のＴＦＴは、ＬＤＤを形成する不純物領域を半導体層に形成した後ゲート電極を重ね合わせることにより、設計ルールの縮小に伴いゲート電極とのオーバーラップ量を正確に作り込むことができない。
【０００６】
一方、自己整合的にゲートオーバーラップＬＤＤ構造のＴＦＴを作製する好適な一例は、特開２００２−１４３３７号公報に開示されている。同公報開示の技術は、少なくとも二層積層した導電層を１回の光露光処理と複数回のエッチング加工により、上層部と下層部の導電層の寸法を異ならせ、その寸法差と膜厚差を利用してイオンドーピングすることにより自己整合的にゲート電極とオーバーラップするＬＤＤ領域を形成することを可能とするものである。
【０００７】
勿論、ホットキャリアの劣化対策としてゲート電極とオーバーラップするＬＤＤの機能を最大限に発揮させるためには、ＴＦＴの駆動電圧に応じてＬＤＤの長さ（チャネル長に対する長さ）を最適化する必要がある。すなわち、ドレイン領域近傍の高電界を有効に緩和するのに最適な長さがある。
【０００８】
上記公報で開示の技術は、二層積層させた導電層をテーパー形状にエッチング加工する第１段階と、テーパー形状を有する導電層のうち、上層のみを選択的に異方性エッチング加工する第２段階とを有し、テーパー角を制御することによりＬＤＤの長さを調節できる点に特徴がある。
【０００９】
【発明が解決しようとする課題】
ゲート電極に限らず、マスクパターンに基づいて被膜の端部又は側壁部をテーパー状にエッチング加工するには、ドライエッチング法でマスクパターンの幅を同時に後退させながら被加工物をエッチングすることで可能となる。その為にはエッチングするガス種の選択と、バイアス電圧の制御、マスクパターンの材料と被膜との選択比が重要となる。
【００１０】
少なくとも二層の積層構造を有するゲート電極を用いる従来の技術では、ＬＤＤの長さを制御するにはゲート電極の加工段階における端部のテーパー角（基板表面と成す角度）を小さくする必要がある。それにはマスクパターンの後退量を大きくする必要がある。マスクパターンは蝕刻されて後退するため膜厚を厚くしてマージンを見込んでおく必要がある。その結果、微細なマスクパターンを形成出来なくなるという問題点がある。
【００１１】
また、エッチング加工の選択比に関する問題は、エッチングガスと被加工物の材質との関係を考慮する必要がある。表示装置の分野では、画面サイズの大型化に伴って信号遅延の問題を解決する必要があり、アルミニウムに代表される抵抗率の低い材料を用いる必要がる。具体的には、２０インチ程度の画面サイズを考慮するとシート抵抗で０．２Ω／□以下が必要となる。
【００１２】
チャネル長１０μｍ程度のＴＦＴに対し１０〜２０Ｖで駆動するには、１μｍ以上（好ましくは１．５μｍ以上）のＬＤＤ長さ（ゲート電極とオーバーラップする部位の長さ）が必要となる。この場合、上記従来技術に従えば、厚さ０．５μｍのアルミニウム膜に対し、概略２０度のテーパー角を設ける必要がある。しかし、アルミニウムはテーパー加工が困難な材料であり、このような小さい角度のテーパー角をドライエッチング法で作り込むことは不可能であった。
【００１３】
本発明は上記問題点に鑑みなされたものであり、自己整合的に形成するゲート電極にオーバーラップするＬＤＤの寸法の設計自由度を与え、特にホットキャリア耐性に優れたＴＦＴを再現性良く作製する技術を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本出願人によれば、ホットキャリアに対する劣化を抑制するために必要なゲート電極とオーバーラップするＬＤＤの長さ（以下、この長さを便宜上Ｌｏｖと表記する）については以下のように考察されている。
【００１５】
まず、ＴＦＴの劣化に対してＬｏｖが所定の値である場合に、電界効果移動度の最大値が１０％低下する時間を寿命時間と定義して、図１１で示すようにドレイン電圧の逆数を片対数グラフにプロットして得られる直線的な関係から、寿命時間が１０年となる電圧を１０年保証電圧として導出する。例えば、図１１において、Ｌｏｖが１．０μｍのＴＦＴにおける１０年保証電圧は１６Ｖである。図１２はこのようにして求めた推定保証電圧を、Ｌｏｖが０．５μｍ、０．７８μｍ、１．０μｍ、１．５μｍ、１．７μｍのそれぞれの場合における値をプロットしたグラフである。また図１２では、バイアスストレス試験で、ＴＦＴのオン電流値が１０％変動するまでの時間が２０時間となるドレイン電圧値を２０時間保証電圧として示している。
【００１６】
ホットキャリア効果による劣化は、駆動電圧が低ければほとんど問題とならないが、１０Ｖ以上で駆動する場合には無視出来なくなる。図１２から明らかなように、
駆動電圧が１６Ｖである場合には、Ｌｏｖが１μｍ以上、好ましくは１．５μｍ以上とする必要があることを示している。
【００１７】
上記要件を満足するために、本発明は、自己整合的にゲート電極とオーバーラップするＬＤＤを形成する半導体装置の作製方法であって、ゲート電極を複数の導電層から成る積層体で形成し、その形状を第１導電層と第２導電層のチャネル長方向の幅が、下層である第１導電層の方が長い形状とすると共に、当該ゲート電極をＬＤＤを形成するイオンドーピング時のマスクとして利用するものである。この時、ゲート電極とオーバーラップするＬＤＤ、すなわちＬｏｖを１μｍ以上、好ましくは１．５μｍ以上とするために、ゲート電極を形成するマスクパターンの形状に加工を加え、ドライエッチングと組み合わせることで最適な形状を得ることを特徴を有する。
【００１８】
本発明の構成は、半導体層上にゲート絶縁膜を介して下層部側の第１導電層と、上層部側の第２導電層とから成る積層構造体を形成し、その積層構造体上にマスクパターンを形成し、第２導電層及び第１導電層をエッチングして端部にテーパー部を有する第１の導電層パターンを形成し、第１の導電層パターン上に残存するマスクパターンの端部を後退させ、当該マスクパターンに基づいて第１の導電層パターンにおける第２導電層を選択的にエッチングして第２の導電層パターンを形成することで第１導電層と第２導電層のチャネル長方向の幅が異なり、第１導電層の方が長い第２の導電層パターンが形成される。第１導電層が突出する長さは１μｍ以上とすることが可能となり、これを電界で加速されたイオンの遮蔽マスクとして用いることで第１導電層パターンと重なる低濃度ドレイン領域を形成することが可能となる。即ち、自己整合的に低濃度ドレイン領域を形成することができる。勿論、第２の導電層パターンはゲート電極とて用いることができる。
【００１９】
上記発明の構成において、適した第１導電層と第２導電層の組み合わせは、第１導電層はタングステンであり、第２導電層はアルミニウム又はアルミニウムを主成分とする金属である。また、マスクパターンの端部を後退させるには酸素プラズマ処理が適している。
【００２０】
本発明の構成は、半導体層上にゲート絶縁膜を介して、第１導電層、第２導電層、第３導電層を順次積層して積層構造体を形成し、その上にマスクパターンを形成してそれぞれの端部にテーパー部を有する第１の導電層パターンを形成し、第１の導電層パターン上に残存するマスクパターンの端部を後退させ、当該マスクパターンに基づいて第１の導電層パターンにおける第３導電層及び第２導電層を選択的にエッチングして第２の導電層パターンを形成することで第１導電層と第２導電層のチャネル長方向の幅が異なり、第１導電層の方が長い第２の導電層パターンが形成される。第１導電層が突出する長さは１μｍ以上とすることが可能となり、これを電界で加速されたイオンの遮蔽マスクとして用いることで第１導電層パターンと重なる低濃度ドレイン領域を形成することが可能となる。即ち、自己整合的に低濃度ドレイン領域を形成することができる。勿論、第２の導電層パターンはゲート電極として用いることができる。
【００２１】
上記発明の構成において、適した第１導電層と第２導電層と第３導電層との組み合わせは、第１導電層はタングステンであり、第２導電層はアルミニウム又はアルミニウムを主成分とする合金もしくは化合物であり、第３導電層は窒化チタンである。また、マスクパターンの端部を後退させるには酸素プラズマ処理が適している。
【００２２】
本発明の構成は、半導体層上にゲート絶縁膜を介して下層部側の第１導電層と上層部側の第２導電層とから成る積層構造体を形成し、その上にマスクパターンを形成し、当該マスクパターンの端部におけるテーパー角を小さくするプラズマ処理を行い、当該マスクパターンを用いて積層体の第２導電層及び第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、第１の導電層パターンにおける第２導電層を選択的にエッチングして、第２の導電層パターンを形成することで第１導電層と第２導電層のチャネル長方向の幅が異なり、第１導電層の方が長い第２の導電層パターンが形成される。第１導電層が突出する長さは１μｍ以上とすることが可能となり、これを電界で加速されたイオンの遮蔽マスクとして用いることで第１導電層パターンと重なる低濃度ドレイン領域を形成することが可能となる。即ち、自己整合的に低濃度ドレイン領域を形成することができる。勿論、第２の導電層パターンはゲート電極として用いることができる。
【００２３】
上記発明の構成において、適した第１導電層と第２導電層の組み合わせは、第１導電層はタングステンであり、第２導電層はアルミニウム又はアルミニウムを主成分とする金属である。また、マスクパターンの幅を縮小するには酸素プラズマ処理が適している。
【００２４】
本発明の構成は、半導体層上にゲート絶縁膜を介して、第１導電層、第２導電層、第３導電層を順次積層して積層構造体を形成し、その上にマスクパターンを形成し、第３導電層をエッチングすると共に当該マスクパターンの端部におけるテーパー角を小さくするプラズマ処理を行い、当該マスクパターンを用いて積層体の第２導電層及び第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、第１の導電層パターンにおける第２導電層を選択的にエッチングして第２の導電層パターンを形成することで第１導電層と第２導電層のチャネル長方向の幅が異なり、第１導電層の方が長い第２の導電層パターンが形成される。第１導電層が突出する長さは１μｍ以上とすることが可能となり、これを電界で加速されたイオンの遮蔽マスクとして用いることで第１導電層パターンと重なる低濃度ドレイン領域を形成することが可能となる。即ち、自己整合的に低濃度ドレイン領域を形成することができる。勿論、第２の導電層パターンはゲート電極とて用いることができる。
【００２５】
上記発明の構成において、適した第１導電層と第２導電層と第３導電層との組み合わせは、第１導電層はタングステンであり、第２導電層はアルミニウム又はアルミニウムを主成分とする合金もしくは化合物であり、第３導電層は窒化チタンである。また、マスクパターンの幅を縮小するにはフッ素系のガスを用いたプラズマ処理が適している。
【００２６】
上記の様にゲート電極を複数の導電層から成る積層体で形成し、その形状を第１導電層と第２導電層のチャネル長方向の幅が、第１導電層の方が長い形態とする場合において、テーパーエッチング加工と、異方性エッチング加工との間に、マスクパターンを後退させ細く加工する段階を設けることにより、第１導電層のチャネル長方向の長さを１μｍ以上とすることができる。このゲート電極をイオンドーピング時のマスクとすることで、ゲート電極とオーバーラップするＬＤＤ領域の長さを１μｍ以上とし、ホットキャリア劣化に対する寿命時間を長大することができる。また、以下に示す実施形態の全体を通して同じ要素には同じ符号を付するものとする。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、本発明は以下に示す実施の形態に限定されるものでなく、その要旨を逸脱しない範囲で各種の変形を許容するものである。
【００２８】
（実施の形態１）
本実施形態は、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上とするための工程について示す。詳しくは、第１の導電層パターンを形成した後、その上に残存するマスクパターンの端部を後退させる処理を行い、当該マスクパターンに基づいて第１の導電層パターンにおける第２導電層を選択的にエッチングして第２の導電層パターンを形成する一態様について説明する。
【００２９】
図１（Ａ）においてガラス基板１００上に第１絶縁膜（下地膜）１０１、半導体層１０２、第２絶縁膜（ゲート絶縁膜）１０３が形成され、その上に第１導電層１０４、第２導電層１０５、第３導電層１０６が形成されている。マスクパターン１０７は光露光工程によりフォトレジストを用いて形成する。
【００３０】
第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）又はモリブデン（Ｍｏ）などの高融点金属を３０〜５０ｎｍの厚さで形成し、第２導電層はアルミニウム、又はアルミニウムを主成分とする合金もしくは化合物（代表的には、アルミニウムにチタン、シリコン、スカンジウム、ニオブから選ばれた一種又は複数種を０．１〜５重量％含む合金もしくは化合物）で３００〜６００ｎｍの厚さに形成する。これはＡｌの熱安定性を向上させる目的であり、アルミスパイクなどの発生を防ぐ目的がある。
【００３１】
第３導電層はタングステン（Ｗ）、クロム（Ｃｒ）、チタン（Ｔｉ）などの高融点金属又はその窒化物を用いる。但し、第３導電層はアルミニウムを中心とする積層構造体の耐熱性をより向上させるために設けるものであり、本発明の構成において必須の構成要件とはならない。窒化チタンはアルミニウムと同じエッチングガスで加工できるので、第１導電層をタングステンとする組み合わせにより、選択加工を容易とする。
【００３２】
次に、図１（Ｂ）に示すように、ドライエッチングにより第２導電層１０５と第３導電層１０６のエッチングを行う。エッチングガスには、ＢＣｌ３、Ｃｌ２、ＣＦ４を用いる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いる。また、マスクパターンに基づく加工形状において、端部もしくは側壁部をテーパー形状に加工するためには、基板側に負のバイアス電圧を印加する。
【００３３】
レジストで形成したマスクパターン１０７は電界で加速されたイオンによりスパッタされ、反応副生成物が被加工物の側壁に付着する。これは側壁保護膜とも呼ばれるが、この段階の加工でアルミニウムを主成分とする第２導電層をテーパー形状とする理由は、この側壁保護膜の排除である。つまり、図３（Ａ）で示すようにテーパー部を有する第２導電層１０５に対し、その後異方性エッチングを行っても反応副生成物が側壁に堆積しにくいので、図３（Ｂ）で示すように残渣を残すことなくエッチング加工して第２導電層１０５’のパターンを形成することができる。これに対し図４（Ａ）のように第２導電層１０５の側壁がほぼ垂直であるとエッチング加工時に反応副生成物が堆積し、図４（Ｂ）で示すようにその後異方性エッチングしても、その反応副生成物が残ってしまい形状不良となる。すなわち、この段階で少なくとも第２導電層をテーパー形状に加工しておくと側壁保護膜を排除することができる。
【００３４】
次に、図１（Ｃ）に示すようにエッチングガスをＣＦ４、Ｃｌ２、Ｏ２に切り替えて第１導電層であるタングステンのエッチングを行う。勿論、導電層の全層を同時にエッチングしても良いが、膜厚の厚い第２導電層１０５のエッチング時にはエッチング速度のバラツキを見込んでエッチング時間を長めに設定する必要がある。その場合、下地が酸化珪素であると蝕刻されて極端に薄くなってしまう。これを防ぐためこのように二段階のエッチング加工を行う。
【００３５】
こうして、図１（Ｃ）で示すように、第２絶縁膜１０３上に第１導電層１０４’、第２導電層１０５’、第３導電層１０６’から成る第１の導電層パターン１０８が形成される。端部におけるテーパー形状の基板１００の表面との成す角度は１０〜２０度にする。この角度は主に第２導電層の膜厚との関係で決まるが、このテーパー部の占める長さが概略０．５〜１．５μｍとなるようにする。
【００３６】
その後、フォトレジストで形成したマスクパターン１０７を、酸素プラズマ処理によりその端部を後退させる処理を行う。酸素プラズマ処理によりマスクパターン１０７の部材であるフォトレジストは蝕刻されて全体的に縮小することになる。パターン幅の後退幅は処理時間により自由に設定することができるが、この後退幅によりＬｏｖの長さをほぼ決定することができる（図１（Ｄ））。
【００３７】
そして、エッチングガスにＢＣｌ３、Ｃｌ２を用いて、第２導電層１０５’及び第３導電層１０６’をマスクパターン１０７’に基づいて選択的にエッチングする。この場合、基板側に印加するバイアス電圧は低くして第１導電層１０４’は残存せしめるようにする。第２導電層１０５’の端部は第１導電層１０４’よりも内側に後退し、後述するようにその後退幅でＬｏｖの長さが決まる。こうして第１導電層１０４’、第２導電層１０５’’、　第３導電層１０６’’から成る第２の導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる（図１（Ｅ））。
【００３８】
半導体層１０３への一導電型不純物の添加、すなわちＬＤＤやソース・ドレイン領域の形成は、第２の導電層パターン１０９を用いて自己整合的に形成することが出来る。図２（Ａ）はゲート電極とオーバーラップするＬＤＤを形成するためのドーピング処理であり、一導電型不純物のイオンを第１導電層１０４’を通過させて、その下層部に位置する半導体層１０２に添加して第１濃度の一導電型不純物領域１１０を形成する。第２絶縁層や第１導電層の膜厚にもよるが、この場合には５０ｋＶ以上の加速電圧を要する。第１濃度の一導電型不純物領域１１０の不純物濃度は、ＬＤＤを前提とすると１×１０１６〜５×１０１８／ｃｍ３（ピーク値）とする。
【００３９】
ソース・ドレイン領域を形成するドーピング処理は、第２の導電層パターン１０９をイオンの遮蔽マスクとして用い、第１濃度の一導電型不純物領域１１０の外側に第２濃度の一導電型不純物領域１１１を形成する。この場合には加速電圧を３０ｋＶ以下として行う。第２濃度の一導電型不純物領域１１１の不純物濃度は１×１０１９〜５×１０２１／ｃｍ３（ピーク値）とする。
【００４０】
その後、窒化珪素を用いる第３絶縁層１１２、低誘電率の有機化合物材料を用いた第４絶縁膜１１３、配線１１４を形成する。
【００４１】
以上のように、本実施形態は、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上を有するＴＦＴを形成することができる。ゲート電極とオーバーラップするＬＤＤ領域の長さを１μｍ以上とし、ホットキャリア劣化に対する寿命時間を長大することができる。
【００４２】
（実施の形態２）
本実施形態は、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上とするための工程について示す。詳しくは、ゲート電極を形成するための積層構造体上にマスクパターンを形成し、当該マスクパターンの端部におけるテーパー角を小さくするプラズマ処理を行い、当該マスクパターンを用いて積層体をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、さらに第１の導電層パターンにおける第２導電層を選択的にエッチングして第２の導電層パターンを形成する一態様について説明する。
【００４３】
まず、実施形態１で示す図１（Ａ）と同じように、基板１００上に第１絶縁膜１０１、半導体層１０２、第２絶縁膜１０３、第１導電層１０４、第２導電層１０５、第３導電層１０６、マスクパターン１０７を形成する（図５（Ａ））。
【００４４】
次いで、プラズマ処理によりマスクパターン１０７の端部におけるテーパー角を小さくする処理を行う。また、同時に第３導電層１０６の除去を行う。適用可能なエッチングガスはフッ素系のガスであり、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）などである。
【００４５】
テーパー角は基板の主表面とマスクパターンの側壁の成す角度、又は図７で示すようにマスクパターンとその下地にある被膜の表面との成す角度である。マスクパターンの初期状態におけるテーパー角α１に対し、プラズマ処理後のテーパー角α２は小さくすることができる。すなわち、フッ素系ガスによりレジストは蝕刻され、それにより端部は後退し、さらにテーパー角は小さくなる。この時マスクパターンは、初期の断面形状として矩形よりはむしろある程度テーパーが付いていた方が後退量を大きくすることができる。図５（Ｂ）はプラズマ処理後のマスクパターン１０７’と第３導電層１０６’を示している。
【００４６】
次に、図５（Ｃ）に示すように、ドライエッチングにより第２導電層１０５と第３導電層１０６’のエッチングを行う。エッチングガスには、ＢＣｌ３、Ｃｌ２、ＣＦ４を用いる。マスクパターン１０７’に基づく加工形状において、端部もしくは側壁部をテーパー形状に加工するためには、基板側に負のバイアス電圧を印加する。前段階でマスクパターンの端部のテーパー角を小さくしておくことにより、当該マスクパターン１０７’の後退量が大きくなり、このエッチング工程で蝕刻される第２導電層１０５の側壁部のテーパー角を小さくすることができる。
【００４７】
次に、図５（Ｄ）に示すようにエッチングガスをＣＦ４、Ｃｌ２、Ｏ２に切り替えて第１導電層１０４であるタングステンのエッチングを行う。こうして第２絶縁膜１０３上に第１導電層１０４’、第２導電層１０５’、第３導電層１０６’から成る第１の導電層パターン１０８が形成される。端部におけるテーパー形状の基板表面との成す角度は１０〜２０度にする。この角度は主に第２導電層の膜厚との関係で決まるが、このテーパー部の占める長さが概略０．５〜１μｍとなるようにすることができる。
【００４８】
そして、エッチングガスにＢＣｌ３、Ｃｌ２を用いて、第２導電層１０５’及び第３導電層１０６’をマスクパターン１０７’に基づいて選択的にエッチングする。この場合、基板側に印加するバイアス電圧は低くして第１導電層１０４’は残存せしめるようにする。第２導電層１０５’の端部は第１導電層１０４’よりも内側に後退し、後述するようにその後退幅でＬｏｖの長さが決まる。こうして第１導電層１０４’、第２導電層１０５’’、　第３導電層１０６’’から成る第２の導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる（図５（Ｅ））。
【００４９】
以降、実施形態１と同様に図２に示す工程に従えば、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上を有するＴＦＴを形成することができる。ゲート電極とオーバーラップするＬＤＤ領域の長さを１μｍ以上とし、ホットキャリア劣化に対する寿命時間を長大することができる。
【００５０】
【実施例】
（実施例１）
本実施例は、実施形態１に基づく工程に従って、ゲート電極を加工する一例について示す。本実施例は図１を参照して説明する。
【００５１】
まず、アルミノシリケートガラス基板１００上にプラズマＣＶＤ法で１５０ｎｍの酸窒化珪素膜で第１絶縁層１０１を形成する。半導体層１０２は５０ｎｍの非晶質珪素膜をレーザーアニールにより結晶化した結晶性珪素膜で形成し、島状に孤立分離するように形成する。第２絶縁膜１０３は、ＳｉＨ４とＮ２ＯをソースガスとしてプラズマＣＶＤ法により１１５ｎｍの酸窒化珪素膜を形成する。タングステンで形成する第１導電層１０４は３０ｎｍの厚さとし、珪素を含有するアルミニウムで形成する第２導電層１０５は５００ｎｍの厚さとし、窒化チタンで形成する第３導電層１０６は２０ｎｍで形成する。マスクパターン１０７はポジ型のフォトレジストで１．５μｍの厚さに形成する。マスクパターンの幅は適宜設定すれば良いが、本実施例においては４．５μｍと１０μｍのマスクパターンで光露光形成した。（図１（Ａ））
【００５２】
次に、ドライエッチングにより第２導電層（珪素を含有するアルミニウム）１０５と第３導電層（窒化チタン）１０６のエッチングを行う。エッチングにはＩＣＰエッチング装置を用いる。図６はＩＣＰエッチング装置の構成を示す。反応室８０１にはエッチング用のガス供給手段８０３、反応室内を減圧状態に保持する排気手段８０４が連結されている。プラズマ生成手段は反応室８０１に石英板を介して誘導結合するスパイラルコイル８０２、高周波（１３．５６ＭＨｚ）電力供給手段８０５から成っている。基板側へのバイアス印加は高周波（１３．５６ＭＨｚ）電力供給手段８０６で行い、基板を載置するステージに自己バイアスが発生するような構成となっている。エッチング加工には供給するエッチングガス種と、高周波（１３．５６ＭＨｚ）電力供給手段８０６、８０７により供給されるそれぞれの高周波電力、エッチング圧力が主なパラメータとなる。
【００５３】
図１（Ｂ）のエッチング加工には、エッチングガスとしてＢＣｌ３、Ｃｌ２、ＣＦ４を用いる。エッチング圧力は０．７Ｐａとし、８００Ｗのプラズマ生成用の電力、５００Ｗの基板バイアス用の電力を供給する。続いて図１（Ｃ）に示すようにエッチングガスをＣＦ４、Ｃｌ２、Ｏ２に切り替えて第１導電層であるタングステンのエッチングを行う。この時のエッチング条件は、エッチング圧力１．０Ｐａ、５００Ｗのプラズマ生成用の電力、２０Ｗの基板バイアス用の電力を供給する。以上のようにして、第１の導電層パターン１０８が形成することができる。
【００５４】
その後、フォトレジストで形成したマスクパターン１０７を酸素プラズマ処理によりその端部を後退させる処理を行う。酸素プラズマ処理は同様にＩＣＰエッチング装置を用い、Ｏ２を８０ｓｃｃｍ供給し、１．２Ｐａの処理圧力で４５０Ｗのプラズマ生成用の電力、１００Ｗの基板バイアス用の電力を供給し３０ｓｅｃの処理を行う。酸素プラズマ処理によりフォトレジストで形成したマスクパターン１０７はその幅及び膜厚が縮小する。（図１（Ｄ））
【００５５】
次に、そして、エッチングガスにＢＣｌ３、Ｃｌ２を用いて異方性エッチングを行い、主として第２導電層１０５’の加工を行う。エッチング圧力は１．２Ｐａとし、５００Ｗのプラズマ生成用の電力、１００Ｗの基板バイアス用の電力を供給する。第２導電層１０５’の端部は第１導電層１０４’よりも内側に後退する。こうして第２の導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる。そして、第１導電層１０４’の端部からに後退幅は１〜２μｍとすることが可能である。図８で示すようにこの後退幅ｄがＬｏｖ長を決める長さとなる。表１は本実施例と同様の工程において、上記の酸素プラズマ処理の有無による後退幅ｄを比較した表である。
【００５６】
【表１】
Figure 2004039746
【００５７】
マスクのパターン幅にも依存するが、表１から明らかなように、酸素プラズマ処理がある場合には１．２〜１．７μｍの後退幅が得られるのに対し、酸素プラズマ処理をしない場合にはそれが０．５〜０．７μｍに留まっている。
【００５８】
図９は酸素プラズマ処理を行った場合の代表的な加工形状を示す走査電子顕微鏡（ＳＥＭ）像である。下層からタングステン層、アルミニウム層、マスク材であるレジストが積層形成されている状態を示している。同図は斜方から観察したＳＥＭ像であるが、アルミニウム層の後退幅もしくはタングステン層の突出幅は１．５μｍ程度と見込まれている。
【００５９】
このエッチング加工の最終段階において、マスクパターンの厚さは当初の１０分の１程度となるが、レジストの膜厚と酸素プラズマ処理との兼ね合いで、その後退幅を自由に設定することができる。即ち、ゲート電極とオーバーラップするＬＤＤを有するＴＦＴ（ゲートオーバーラップＴＦＴ）のＬｏｖ長を自由に設定することができる。
【００６０】
以降、ＬＤＤを形成する第１濃度の一導電型不純物領域１１０に１×１０１６〜５×１０１８／ｃｍ３（ピーク値）の濃度でリン又はボロンを５０ｋＶの加速電圧でイオンドーピング処理により添加する。（図２（Ａ））
【００６１】
さらに、ソース・ドレイン領域を形成するドーピング処理は、第２の導電層パターン１０９をイオンの遮蔽マスクとして用い、第１濃度の一導電型不純物領域１１０の外側に第２濃度の一導電型不純物領域１１１を形成する。この場合には加速電圧を１０ｋＶとして、リン又はボロンの濃度を１×１０１９〜５×１０２１／ｃｍ３（ピーク値）として形成する。（図２（Ｂ））
【００６２】
その後、プラズマＣＶＤ法で水素を含有する酸窒化珪素を１００ｎｍの厚さで形成し、感光性又は非感応性のアクリル又はポリイミド樹脂を１μｍの厚さに形成して第４絶縁膜１１３を形成する。さらに必要に応じて配線１１４を形成する。
【００６３】
以上のようにして、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上を有するＴＦＴを形成することができる。
【００６４】
（実施例２）
本実施例は、実施形態１に基づく工程に従って、ゲート電極を加工する一例について示す。本実施例は図５を参照して説明する。
【００６５】
まず、実施例１と同様に、基板１００上に酸窒化珪素膜で成る第１絶縁膜１０１、結晶性珪素膜で成る半導体層１０２、酸窒化珪素膜で成る第２絶縁膜１０３、第１導電層１０４（タングステン）、第２導電層１０５（珪素を含有するアルミニウム）、第３導電層１０６（窒化チタン）、マスクパターン１０７を形成する（図５（Ａ））。
【００６６】
次いで、プラズマ処理によりマスクパターン１０７の端部におけるテーパー角を小さくする処理と同時に同時に第３導電層１０６の除去を行う。プラズマ処理は、ＳＦ６を用い、処理圧力は１．９Ｐａとし、５００Ｗのプラズマ生成用の電力、３００Ｗの基板バイアス用の電力を供給する。この処理により第３導電層１０６はエッチングされ、マスクパターン１０７も蝕刻されて端部のテーパー角を小さくすることができる。（図５（Ｂ））
【００６７】
次に、第２導電層１０５であるアルミニウムのエッチングを主な目的とするテーパーエッチング加工を行う。エッチングガスとしてＢＣｌ３、Ｃｌ２、ＣＦ４を用いる。エッチング圧力は０．７Ｐａとし、８００Ｗのプラズマ生成用の電力、５００Ｗの基板バイアス用の電力を供給する。（図５（Ｃ））
【００６８】
続いて、に示すようにエッチングガスをＣＦ４、Ｃｌ２、Ｏ２に切り替えて第１導電層１０４であるタングステンのエッチングを行う。この時のエッチング条件は、エッチング圧力１．０Ｐａ、５００Ｗのプラズマ生成用の電力、２０Ｗの基板バイアス用の電力を供給する。以上のようにして、第１の導電層パターン１０８が形成することができる。（図５（Ｄ））
【００６９】
次に、そして、エッチングガスにＢＣｌ３、Ｃｌ２を用いて異方性エッチングを行い、主として第２導電層１０５’の加工を行う。エッチング圧力は１．２Ｐａとし、５００Ｗのプラズマ生成用の電力、１００Ｗの基板バイアス用の電力を供給する。第２導電層１０５’の端部は第１導電層１０４’よりも内側に後退する。（図５（Ｅ））
【００７０】
こうして第２の導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる。第１導電層１０４’の端部からに後退幅は１〜２μｍとすることが可能である。表２は本実施例と同様の工程において、上記の酸素プラズマ処理の有無による後退幅ｄを比較した表である。
【００７１】
【表２】
Figure 2004039746
【００７２】
マスクのパターン幅にも依存するが、表２から明らかなように、プラズマ処理がある場合には後退幅が０．４５μｍ程度増加して１．２〜１．７μｍの後退幅が得られるのに対し、酸素プラズマ処理をしない場合にはそれが０．５〜０．７μｍに留まっている。
【００７３】
図１０はプラズマ処理を行った場合の代表的な加工形状を示す走査電子顕微鏡（ＳＥＭ）像である。下層からタングステン層、アルミニウム層、マスク材であるレジストが積層形成されている状態を示している。同図は斜方から観察したＳＥＭ像であるが、アルミニウム層の後退幅もしくはタングステン層の突出幅は１．５μｍ程度と見込まれている。
【００７４】
以降、実施例１と同様にゲートオーバーラップＴＦＴを作製することができる。
【００７５】
（実施例３）
本発明は様々な表示画面を設けた半導体装置に適用することができる。特に表示画面の対角が２０インチを越える大画面の半導体装置に対して有用である。
【００７６】
図１４は表示パネル９０１を筐体９００に組み込んだ半導体装置の一構成例であり、テレビ受像器やコンピュータのモニタシステムとして適用できるものである。筐体９００には半導体集積回路で形成した増幅器や高周波回路、及びメモリ機能として半導体メモリもしくはハードディスクなど磁気メモリなどを組み込んで画像表示機能を充足させる電子回路基板９０２や音声を再生するスピーカ９０３が装着されている。
【００７７】
表示パネル９０１は本発明に係るゲートオーバーラップＴＦＴを用いて、ＴＦＴをマトリクス状に配列させて成るアクティブマトリクス画素回路９０４、走査線駆動回路９０５、データ線駆動回路９０６を一体形成したドライバ一体型とすることができる。
【００７８】
図１３はアクティブマトリクス画素回路９０４の主要な構成を示す図である。半導体層３０１と交差するゲート電極３０２とデータ信号線３０３が同一層で形成されている。すなわち、少なくともアルミニウムを主成分とする導電層を一層含む積層体で形成され、そのゲート電極もしくは配線のパターンを形成するエッチング加工は実施例１又は２により行うものである。これにより、Ｌｏｖ長が１μｍ以上のゲートオーバーラップＴＦＴを形成することが可能であり、データ信号線も低抵抗化を図ることができる。ゲート信号線３０４は層間絶縁膜を介してその上層に形成され、コンタクトホールを介してゲート電極３０２と接続する構成となっている。勿論、この配線もアルミニウムで形成可能であり、配線の低抵抗化を実現できる。データ信号線３０３と半導体層３０１を接続する配線３０５もゲート信号線３０４と同一層で形成可能である。画素電極３０６は酸化インジウムと酸化スズの化合物であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）を用いて形成している。なお、このような画素の詳細については、特開２００１−３１３３９７号公報で開示されている。
【００７９】
本実施例では半導体装置に一例を示したが、本発明は本実施例に限定されず様々な半導体装置に適用することができる。例えば、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）に加え、冷蔵庫装置、洗濯機、炊飯器、固定電話装置、真空掃除機、体温計など家庭電化製品から、電車内の吊し広告、鉄道駅や空港の発着案内版など大面積のインフォメーションディスプレイまで様々な分野に適用することができる。
【００８０】
なお、本発明における実施例については以上のように示されているが、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるものである。
【００８１】
【発明の効果】
以上説明したように、本発明によれば、ゲート電極を複数の導電層から成る積層体で形成し、その形状を第１導電層と第２導電層のチャネル長方向の幅が、第１導電層の方が長い形態とする加工工程において、テーパーエッチング加工と異方性エッチング加工との間にマスクパターンを後退させ細く加工する段階を設けることにより、第１導電層のチャネル長方向の長さを１μｍ以上とすることができる。このゲート電極をイオンドーピング時のマスクとすることで、ゲート電極とオーバーラップするＬＤＤ領域の長さを１μｍ以上とし、ホットキャリア劣化に対する寿命時間を長大することができる。
【００８２】
また、本発明により、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上を有するＴＦＴを形成することができる。ゲート電極とオーバーラップするＬＤＤ領域の長さを１μｍ以上とし、ホットキャリア劣化に対する寿命時間を長大化することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の作製工程を説明する断面図である。
【図２】本発明の半導体装置の作製工程を説明する断面図である。
【図３】テーパーエッチングによる反応副生成物除去効果を説明する図である。
【図４】テーパーエッチングを行わない場合における反応副生成物の影響を説明する図である。
【図５】本発明の半導体装置の作製工程を説明する断面図である。
【図６】ＩＣＰエッチング装置の構成を説明する図である。
【図７】マスクパターンのテーパー角の変化を説明する図である。
【図８】第２導電層の後退幅ｄとゲートオーバーラップＴＦＴのＬｏｖ長の関係を説明する図である。
【図９】実施例１に従いエッチング加工された導電層パターンの形状を示すＳＥＭ像である。
【図１０】実施例２に従いエッチング加工された導電層パターンの形状を示すＳＥＭ像である。
【図１１】バイアスストレス試験に基づくＴＦＴの寿命時間を推定する特性図でありＬｏｖ依存性について示すグラフである。
【図１２】推定保証電圧（オン電流１０％劣化）のＬｏｖ長依存性を示すグラフである。
【図１３】本発明に係る半導体装置のアクティブマトリクス型の画素の構成を示す上面図である。
【図１４】半導体装置の一例を示す図である。

Claims (10)

  1. 半導体層上に、ゲート絶縁膜を介して、下層部側の第１導電層と、上層部側の第２導電層とから成る積層構造体を形成し、前記積層構造体上にマスクパターンを形成し、前記第２導電層及び第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、前記第１の導電層パターン上に残存するマスクパターンの端部を後退させ、当該マスクパターンに基づいて、前記第１の導電層パターンにおける第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、前記半導体層に、前記第２の導電層パターンにおける第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける第１導電層と重なる領域に低濃度ドレイン領域を形成する各段階を含むことを特徴とする半導体装置の作製方法。
  2. 請求項１において、前記第１導電層は、タングステンであり、前記第２導電層は、アルミニウム、又は、アルミニウムを主成分とする金属であることを特徴とする半導体装置の作製方法。
  3. 半導体層上に、ゲート絶縁膜を介して、第１導電層、第２導電層、第３導電層を順次積層して積層構造体を形成し、前記積層構造体上にマスクパターンを形成し、それぞれの端部にテーパー部を有する第１の導電層パターンを形成し、前記第１の導電層パターン上に残存するマスクパターンの端部を後退させ、当該マスクパターンに基づいて、前記第１の導電層パターンにおける第３導電層及び第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、前記半導体層に、前記第２の導電層パターンにおける第３導電層及び第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける第１導電層と重なる領域に低濃度ドレイン領域を形成する各段階を含むことを特徴とする半導体装置の作製方法。
  4. 請求項３において、前記第１導電層はタングステンであり、前記第２導電層はアルミニウム又はアルミニウムを主成分とする合金もしくは化合物であり、前記第３導電層は窒化チタンであることを特徴とする半導体装置の作製方法。
  5. 請求項１又は３において、酸素プラズマ処理により、前記第１の導電層パターン上に残存するマスクパターンの端部を後退させることを特徴とする半導体装置の作製方法。
  6. 半導体層上に、ゲート絶縁膜を介して、下層部側の第１導電層と、上層部側の第２導電層とから成る積層構造体を形成し、前記積層構造体上にマスクパターンを形成し、当該マスクパターンの端部のテーパー角を小さくするプラズマ処理を行い、当該マスクパターンを用いて前記積層体の前記第２導電層及び第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、前記第１の導電層パターンにおける第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、前記半導体層に、前記第２の導電層パターンにおける第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける第１導電層と重なる領域に低濃度ドレイン領域を形成する各段階を含むことを特徴とする半導体装置の作製方法。
  7. 請求項６において、前記第１導電層は、タングステンであり、前記第２導電層は、アルミニウム、又は、アルミニウムを主成分とする金属であることを特徴とする半導体装置の作製方法。
  8. 半導体層上に、ゲート絶縁膜を介して、第１導電層、第２導電層、第３導電層を順次積層して積層構造体を形成し、前記積層構造体上にマスクパターンを形成し、前記第３導電層をエッチングすると共に当該マスクパターンの端部におけるテーパー角を小さくするプラズマ処理を行い、当該マスクパターンを用いて前記積層体の前記第２導電層及び第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、前記第１の導電層パターンにおける第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、前記半導体層に、前記第２の導電層パターンにおける第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける第１導電層と重なる領域に低濃度ドレイン領域を形成する各段階を含むことを特徴とする半導体装置の作製方法。
  9. 請求項６又は８において、酸素プラズマ処理により、前記第１の導電層パターン上に残存するマスクパターンの端部を後退させることを特徴とする半導体装置の作製方法。
  10. 請求項６又は８において、フッ素系のガスを用いたプラズマ処理により、前記マスクパターンの幅を縮小するプラズマ処理を行うことを特徴とする半導体装置の作製方法。
JP2002192384A 2002-07-01 2002-07-01 半導体装置の作製方法 Expired - Fee Related JP4408012B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002192384A JP4408012B2 (ja) 2002-07-01 2002-07-01 半導体装置の作製方法
KR1020030041797A KR100993541B1 (ko) 2002-07-01 2003-06-26 반도체장치의 제조방법
US10/603,944 US7115447B2 (en) 2002-07-01 2003-06-26 Manufacturing semiconductor device including forming LDD region using conductive layer as mask
TW092117945A TWI316758B (en) 2002-07-01 2003-06-30 Method for manufacturing semiconductor device
CNB031454801A CN100414670C (zh) 2002-07-01 2003-07-01 半导体器件的制造方法
US11/456,361 US7402525B2 (en) 2002-07-01 2006-07-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002192384A JP4408012B2 (ja) 2002-07-01 2002-07-01 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004039746A true JP2004039746A (ja) 2004-02-05
JP2004039746A5 JP2004039746A5 (ja) 2005-10-20
JP4408012B2 JP4408012B2 (ja) 2010-02-03

Family

ID=30437057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002192384A Expired - Fee Related JP4408012B2 (ja) 2002-07-01 2002-07-01 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US7115447B2 (ja)
JP (1) JP4408012B2 (ja)
KR (1) KR100993541B1 (ja)
CN (1) CN100414670C (ja)
TW (1) TWI316758B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003722A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
KR101066489B1 (ko) * 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
CN102299075A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 制作半导体器件结构的方法
JP2012084852A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101147118B1 (ko) * 2005-06-30 2012-05-25 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7485579B2 (en) 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004200378A (ja) 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4663963B2 (ja) 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI489519B (zh) * 2004-04-28 2015-06-21 Semiconductor Energy Lab 基板上配線，半導體裝置及其製造方法
US20060065894A1 (en) * 2004-09-24 2006-03-30 Jin-Goo Jung Thin film transistor array panel and manufacturing method thereof
CN100385684C (zh) * 2004-10-08 2008-04-30 中华映管股份有限公司 薄膜晶体管及其轻掺杂漏极区的制造方法
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101192746B1 (ko) * 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
US7608503B2 (en) * 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1742251A1 (en) * 2005-07-05 2007-01-10 STMicroelectronics S.r.l. Process for manufacturing a thin-film transistor device
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108646491B (zh) * 2014-06-25 2020-02-28 群创光电股份有限公司 显示面板和应用其显示面板的显示装置
US10096523B2 (en) * 2015-11-30 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structure and manufacturing method thereof
BR112018015422A2 (ja) * 2016-02-01 2018-12-18 Ricoh Company, Ltd An electric field effect type transistor, a manufacturing method for the same, a display element, a display, a system
US9768244B1 (en) * 2016-03-17 2017-09-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
CN108400128B (zh) * 2017-02-07 2020-10-16 旺宏电子股份有限公司 互连结构及其制造方法
US20210296118A1 (en) * 2020-03-19 2021-09-23 International Business Machines Corporation Embedded Metal Contamination Removal from BEOL Wafers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0225024A (ja) 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP2695689B2 (ja) 1990-10-18 1998-01-14 シャープ株式会社 多層層間絶縁膜のエッチング方法
JPH05275373A (ja) 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JPH07106346A (ja) 1993-10-04 1995-04-21 Matsushita Electric Ind Co Ltd マスクの形成方法
JP3398453B2 (ja) * 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JPH0845906A (ja) 1994-07-28 1996-02-16 Sony Corp パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JPH1010752A (ja) 1996-06-27 1998-01-16 Toshiba Corp パターン形成方法
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3403115B2 (ja) * 1999-04-02 2003-05-06 シャープ株式会社 半導体装置の製造方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4731714B2 (ja) * 2000-04-17 2011-07-27 株式会社半導体エネルギー研究所 発光装置
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066489B1 (ko) * 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101147118B1 (ko) * 2005-06-30 2012-05-25 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법
JP2011003722A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
CN102299075A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 制作半导体器件结构的方法
JP2012084852A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9252248B2 (en) 2010-09-13 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device comprising oxide semiconductor layer

Also Published As

Publication number Publication date
US20040087125A1 (en) 2004-05-06
TW200403860A (en) 2004-03-01
CN100414670C (zh) 2008-08-27
KR20040004066A (ko) 2004-01-13
TWI316758B (en) 2009-11-01
US7402525B2 (en) 2008-07-22
US20060240674A1 (en) 2006-10-26
JP4408012B2 (ja) 2010-02-03
US7115447B2 (en) 2006-10-03
CN1471136A (zh) 2004-01-28
KR100993541B1 (ko) 2010-11-10

Similar Documents

Publication Publication Date Title
JP4408012B2 (ja) 半導体装置の作製方法
US7560315B2 (en) Manufacturing method for semiconductor device
US8597427B2 (en) Method of manufacturing a semiconductor device
KR100675263B1 (ko) 반도체장치 및 그의 제작방법
US9362307B2 (en) Thin film transistor, electronic device having the same, and method for manufacturing the same
JP2003308027A (ja) 半導体表示装置
US7485579B2 (en) Method of manufacturing a semiconductor device
WO2010119689A1 (ja) 半導体装置およびその製造方法
US7253044B2 (en) Manufacturing method for semiconductor device
KR20020050085A (ko) 박막 트랜지스터
US20100133544A1 (en) Thin film transistor and fabricating method thereof
JP4666907B2 (ja) 半導体装置の作製方法
JP4401641B2 (ja) 半導体装置の作製方法
CN110085520B (zh) 薄膜电晶体及其制作方法
CN118281010A (zh) 阵列基板、显示面板及其制作方法
JP2004071590A (ja) 薄膜トランジスタを備えた装置およびその製造方法
JP2003273124A (ja) 半導体装置の作製方法
JP2006339416A (ja) 半導体素子の製造方法、半導体素子、半導体装置及び表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees