JP2008066716A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008066716A JP2008066716A JP2007200822A JP2007200822A JP2008066716A JP 2008066716 A JP2008066716 A JP 2008066716A JP 2007200822 A JP2007200822 A JP 2007200822A JP 2007200822 A JP2007200822 A JP 2007200822A JP 2008066716 A JP2008066716 A JP 2008066716A
- Authority
- JP
- Japan
- Prior art keywords
- region
- dummy pattern
- cutting
- semiconductor device
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】スクライブ領域4の切断領域5に配置される第1のダミーパターン7の単位面積当たりの占有率は、非切断領域6に配置される第2のダミーパターン8の単位面積当たりの占有率よりも小さい。また、第1のダミーパターン7における少なくともダイシングブレード19の側面と接する領域を含み且つ非切断領域6と隣接する領域の単位面積当たりの占有率は、第1のダミーパターン7における他の領域と比べて小さいか、又は第2のダミーパターン8における回路領域2と隣接する領域の単位面積当たりの占有率は、第2のダミーパターン8における他の領域と比べて小さい。
【選択図】図4
Description
本発明の一実施形態について図面を参照しながら説明する。図1は第1の実施形態に係る半導体装置の平面構成を示している。
本発明の一実施形態の第1変形例について図面を参照しながら説明する。図4は第1変形例に係る半導体装置におけるスクライブ領域であってシールリングを含む領域の断面構成を示している。ここで、図4において、図2Bに示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。これは、以下に示す各変形例においても同様である。
本発明の一実施形態の第2変形例について図面を参照しながら説明する。図5は第2変形例に係る半導体装置におけるスクライブ領域であってシールリングを含む領域の断面構成を示している。
本発明の一実施形態の第3変形例について図面を参照しながら説明する。図6は第3変形例に係る半導体装置におけるスクライブ領域であってシールリングを含む領域の断面構成を示している。
本発明の一実施形態の第4変形例について図面を参照しながら説明する。図8A〜図8Fは第4変形例に係る半導体装置におけるスクライブ領域であってシールリングを含む領域の構成を示しており、図8Aは平面図であり、図8B〜図8Fは断面図である。
さらには、図8G及び図8Hに示すように、スクライブ領域4における切断領域5には、導電性材料からなる第1のダミーパターンを形成しない構成としてもよい。この構成により、ダイシングブレード19の目詰まりを確実に防止することができる。図8Gは、図2Bに示す構成に対して、切断領域5に第1のダミーパターン7を形成しない構成であり、それ以外の構成は図2Bに示す構成と同一である。また、図8Hは、図6に示す構成に対して、切断領域5に第1のダミーパターン7を形成しない構成であり、それ以外の構成は図6に示す構成と同一である。
本発明の一実施形態の第6変形例について図面を参照しながら説明する。図9は第6変形例に係る半導体装置におけるスクライブ領域であってシールリングを含む領域の断面構成を示している。図9は、図2Bに示す構成に対して、非切断領域6に第2のスペース15を形成した構成であり、それ以外の構成は図2Bに示す構成と同一である。
これら以外にも、第2のダミーパターン8は、後述するような種々の構成を採ることができる。
本発明の一実施形態及びその各変形例の第1変形例に係る第1のダミーパターンについて図面を参照しながら説明する。図13(a)〜図13(d)はスクライブ領域の切断領域に配置された第1変形例に係る第1のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第2変形例に係る第1のダミーパターンについて図面を参照しながら説明する。図14は切断領域に配置された第2変形例に係る第1のダミーパターンの切断方向に平行な方向の断面構成を示している。
本発明の一実施形態及びその各変形例の第1変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図15(a)及び図15(b)はスクライブ領域の一の非切断領域に配置された第1変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第2変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図16(a)〜図16(d)はスクライブ領域の一の非切断領域に配置された第2変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第3変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図17(a)及び図17(b)はスクライブ領域の一の非切断領域に配置された第3変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第4変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図18(a)〜図18(d)はスクライブ領域の一の非切断領域に配置された第4変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第5変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図19(a)〜図19(d)はスクライブ領域の一の非切断領域に配置された第5変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第6変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図20(a)及び図20(b)はスクライブ領域の一の非切断領域に配置された第6変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第9変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図23(a)及び図23(b)はスクライブ領域の一の非切断領域に配置された第9変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第10変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図24(a)及び図24(b)はスクライブ領域の一の非切断領域に配置された第10変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第11変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図25(a)〜図25(d)はスクライブ領域の一の非切断領域に配置された第11変形例に係る第2のダミーパターンの平面構成を示している。
本発明の一実施形態及びその各変形例の第12変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図26はスクライブ領域の一の非切断領域に配置された第12変形例に係る第2のダミーパターンの切断方向に平行な方向の断面構成を示している。
本発明の一実施形態及びその各変形例の第13変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図27(a)及び図27(b)はスクライブ領域の一の非切断領域に配置された第13変形例に係る第2のダミーパターンであって、図27(a)は切断方向に垂直な方向の断面構成を示し、図27(b)は(a)のXXVIIb−XXVIIb線における切断方向に平行な方向の断面構成を示している。
本発明の一実施形態及びその各変形例の第14変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図28はスクライブ領域の一の非切断領域に配置された第14変形例に係る第2のダミーパターンの切断方向に平行な方向の断面構成を示している。
本発明の一実施形態及びその各変形例の第15変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図29(a)〜図29(c)はスクライブ領域の一の非切断領域に配置された第15変形例に係る第2のダミーパターンであって、図29(a)は切断方向に垂直な方向の断面構成を示し、図29(b)は(a)のXXIXb−XXIXb線における切断方向に平行な方向の断面構成を示し、図29(c)は(a)のXXIXc−XXIXc線における切断方向に平行な方向の断面構成を示している。
本発明の一実施形態及びその各変形例の第16変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図30はスクライブ領域の一の非切断領域に配置された第16変形例に係る第2のダミーパターンの要部の構成を示している。
本発明の一実施形態及びその各変形例の第17変形例に係る第2のダミーパターンについて図面を参照しながら説明する。図31(a)〜図31(c)はスクライブ領域の一の非切断領域に配置された第17変形例に係る第2のダミーパターンであって、図31(a)は要部の構成を示し、図31(b)は(a)のXXXIb−XXXIb線における断面構成を示し、図31(c)は(a)のXXXIc−XXXIc線における断面構成を示している。
本発明の一実施形態及びその各変形例のSTI分離部について図面を参照しながら説明する。図32A及び図32Bは半導体基板におけるスクライブ領域の平面構成を示し、図32Bは図32AのXXXIIb−XXXIIb線における断面構成を示している。但し、図32Aにおいては、各層間絶縁膜及び各ダミーパターンを除去した状態の平面構成である。
2 回路領域
3 シールリング
4 スクライブ領域
5 切断領域
5a 第1の領域
5b 第2の領域
6 非切断領域
6a 第3の領域
6b 第4の領域
7 第1のダミーパターン
8 第2のダミーパターン
8a ライン状ダミーパターン
8b 島状ダミーパターン
11 第1の層間絶縁膜
12 第2の層間絶縁膜
13 第1のスペース
14 第2のスペース
15 第2のスペース
16a 第1の保護膜
16b 第2の保護膜
17 樹脂保護膜
18 埋め込み膜
19 ダイシングブレード
19a 側面
19b 先端面
20 ダミー活性領域
21 STI分離部
22 第3のスペース
Claims (17)
- 半導体基板に形成された機能素子を有する回路領域と、
前記回路領域と該回路領域と間隔をおいて形成された他の回路領域との間に位置する領域であって、切断領域と該切断領域の両側に設けられた非切断領域とからなるスクライブ領域と、
前記半導体基板における前記スクライブ領域の上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜における前記切断領域に形成された導電性材料からなる第1のダミーパターンと、
前記第1の層間絶縁膜における前記非切断領域に形成された導電性材料からなる第2のダミーパターンとを備え、
前記切断領域における前記第1のダミーパターンの単位面積当たりの占有率は、前記非切断領域における前記第2のダミーパターンの単位面積当たりの占有率よりも小さいことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記切断領域の幅は、前記スクライブ領域を切断するダイシングブレードの刃幅と同等かそれよりも大きいことを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記半導体基板上に、前記回路領域の周囲を囲むように形成された導電性材料からなるシールリングをさらに備えていることを特徴とする半導体装置。 - 請求項1〜3のうちのいずれか1項に記載の半導体装置において、
前記スクライブ領域は、前記回路領域の周囲に形成されており、前記回路領域を前記半導体基板から切り出す際の切りしろであることを特徴とする半導体装置。 - 請求項1〜4のうちのいずれか1項に記載の半導体装置において、
前記第1のダミーパターンのパターンピッチは、前記第2のダミーパターンのパターンピッチよりも大きいことを特徴とする半導体装置。 - 請求項1〜4のうちのいずれか1項に記載の半導体装置において、
前記第1のダミーパターンのパターンサイズは、前記第2のダミーパターンのパターンサイズよりも小さいことを特徴とする半導体装置。 - 請求項1〜6のうちのいずれか1項に記載の半導体装置において、
前記第1のダミーパターンの前記切断領域に占める単位面積当たりの平均占有率は10%以上且つ25%未満であり、
前記第2のダミーパターンの前記非切断領域に占める単位面積当たりの平均占有率は25%以上且つ90%以下であることを特徴とする半導体装置。 - 請求項1〜7のうちのいずれか1項に記載の半導体装置において、
前記切断領域におけるダイシングブレードの側面と接する領域は、前記第1のダミーパターンが形成されていない第1のスペースであることを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、
前記第1のスペースの幅は、前記第1のダミーパターンの最小ピッチの長さ以上であることを特徴とする半導体装置。 - 請求項1〜9のうちのいずれか1項に記載の半導体装置において、
前記切断領域は、少なくともダイシングブレードの側面と接する領域を含み且つ前記非切断領域と隣接する第1の領域と、前記第1の領域を除く第2の領域とを有し、
前記第1の領域における前記第1のダミーパターンの単位面積当たりの占有率は、前記第2の領域における前記第1のダミーパターンの単位面積当たりの占有率に比べて小さいことを特徴とする半導体装置。 - 請求項1〜9のうちのいずれか1項に記載の半導体装置において、
前記切断領域は、少なくともダイシングブレードの側面と接する領域を含み且つ前記非切断領域と隣接する第1の領域と、前記第1の領域を除く第2の領域とを有し、
前記第1の領域には、前記第1のダミーパターンが形成されておらず、前記第2の領域にのみ前記第1のダミーパターンが形成されていることを特徴とする半導体装置。 - 請求項10又は11に記載の半導体装置において、
前記切断領域における前記第2の領域は、ダイシングブレードの刃幅よりも幅が小さく、且つ、ダイシングブレードの両側面よりも内側に位置することを特徴とする半導体装置。 - 請求項1〜12のうちのいずれか1項に記載の半導体装置において、
前記非切断領域は、前記回路領域と隣接する第3の領域と、前記切断領域に隣接する第4の領域とを有し、
前記第3の領域は、前記第2のダミーパターンが形成されていない第2のスペースであり、前記第4の領域にのみ前記第2のダミーパターンが形成されていることを特徴とする半導体装置。 - 請求項13に記載の半導体装置において、
前記第2のスペースの幅は、前記第2のダミーパターンの最小ピッチの長さ以上であることを特徴とする半導体装置。 - 請求項1〜14のうちのいずれか1項に記載の半導体装置において、
前記切断領域の切断方向に沿った中央部に、前記第1のダミーパターンが形成されていない第3のスペースが設けられていることを特徴とする半導体装置。 - 請求項1〜15のうちのいずれか1項に記載の半導体装置において、
前記第1の層間絶縁膜は、前記半導体基板における前記回路領域の上にも形成されており、
前記第1の層間絶縁膜には、前記機能素子と電気的に接続される配線が形成されていることを特徴とする半導体装置。 - 請求項16に記載の半導体装置において、
前記第1の層間絶縁膜の上又は下に形成された第2の層間絶縁膜と、
前記第2の層間絶縁膜に形成され、前記配線と電気的に接続されたビアとをさらに備えていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007200822A JP2008066716A (ja) | 2006-08-10 | 2007-08-01 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218904 | 2006-08-10 | ||
JP2007200822A JP2008066716A (ja) | 2006-08-10 | 2007-08-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066716A true JP2008066716A (ja) | 2008-03-21 |
Family
ID=39289098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007200822A Pending JP2008066716A (ja) | 2006-08-10 | 2007-08-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008066716A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098605A (ja) * | 2006-09-15 | 2008-04-24 | Nec Electronics Corp | 半導体装置 |
JP2009290090A (ja) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | 半導体装置およびその製造方法 |
CN101621048A (zh) * | 2008-06-30 | 2010-01-06 | 日本冲信息株式会社 | 复合半导体器件、印头以及图像形成装置 |
JP2010536174A (ja) * | 2007-08-08 | 2010-11-25 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスの応力緩和 |
JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2011134893A (ja) * | 2009-12-24 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
JP2011138856A (ja) * | 2009-12-28 | 2011-07-14 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
JP2011216648A (ja) * | 2010-03-31 | 2011-10-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012033840A (ja) * | 2010-08-03 | 2012-02-16 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
WO2012160736A1 (ja) * | 2011-05-20 | 2012-11-29 | パナソニック株式会社 | 半導体装置 |
JP2013105919A (ja) * | 2011-11-14 | 2013-05-30 | Fujitsu Semiconductor Ltd | 半導体ウェハ及び半導体装置の製造方法 |
JP2013225709A (ja) * | 2013-07-29 | 2013-10-31 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2016072413A (ja) * | 2014-09-30 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10854517B2 (en) | 2018-08-20 | 2020-12-01 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor chip |
WO2022138238A1 (ja) * | 2020-12-23 | 2022-06-30 | 三井金属鉱業株式会社 | 配線基板及びそのトリミング方法、並びに多層配線板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001215685A (ja) * | 2000-02-07 | 2001-08-10 | Matsushita Electric Ind Co Ltd | レチクルパターンの作成方法及びその作成装置 |
JP2002009161A (ja) * | 2000-04-19 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置およびダミーパターンの配置方法 |
US6365958B1 (en) * | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
JP2005101181A (ja) * | 2003-09-24 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置のおよびその製造方法 |
JP2005294472A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置、半導体ウェーハ、およびこれらの製造方法 |
JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
JP2006093407A (ja) * | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 電子デバイスおよびその製造方法 |
JP2006516824A (ja) * | 2003-01-27 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | ウエハ・スクライブ領域の金属低減 |
-
2007
- 2007-08-01 JP JP2007200822A patent/JP2008066716A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365958B1 (en) * | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
JP2001215685A (ja) * | 2000-02-07 | 2001-08-10 | Matsushita Electric Ind Co Ltd | レチクルパターンの作成方法及びその作成装置 |
JP2002009161A (ja) * | 2000-04-19 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置およびダミーパターンの配置方法 |
JP2006516824A (ja) * | 2003-01-27 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | ウエハ・スクライブ領域の金属低減 |
JP2005101181A (ja) * | 2003-09-24 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置のおよびその製造方法 |
JP2005294472A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置、半導体ウェーハ、およびこれらの製造方法 |
JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
JP2006093407A (ja) * | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 電子デバイスおよびその製造方法 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098605A (ja) * | 2006-09-15 | 2008-04-24 | Nec Electronics Corp | 半導体装置 |
JP2010536174A (ja) * | 2007-08-08 | 2010-11-25 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスの応力緩和 |
JP2009290090A (ja) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8829679B2 (en) | 2008-05-30 | 2014-09-09 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
CN101621048A (zh) * | 2008-06-30 | 2010-01-06 | 日本冲信息株式会社 | 复合半导体器件、印头以及图像形成装置 |
EP2141022A2 (en) | 2008-06-30 | 2010-01-06 | Oki Data Corporation | Composite semiconductor device, print head and image forming apparatus |
JP2010010595A (ja) * | 2008-06-30 | 2010-01-14 | Oki Data Corp | 複合半導体装置、プリントヘッド及び画像形成装置 |
EP2141022A3 (en) * | 2008-06-30 | 2012-08-08 | Oki Data Corporation | Composite semiconductor device, print head and image forming apparatus |
JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2011134893A (ja) * | 2009-12-24 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
JP2011138856A (ja) * | 2009-12-28 | 2011-07-14 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
JP2011216648A (ja) * | 2010-03-31 | 2011-10-27 | Toshiba Corp | 半導体装置及びその製造方法 |
TWI466257B (zh) * | 2010-03-31 | 2014-12-21 | Toshiba Kk | 半導體裝置及其製造方法 |
JP2012033840A (ja) * | 2010-08-03 | 2012-02-16 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
WO2012095907A1 (ja) * | 2011-01-14 | 2012-07-19 | パナソニック株式会社 | 半導体装置及びフリップチップ実装品 |
WO2012160736A1 (ja) * | 2011-05-20 | 2012-11-29 | パナソニック株式会社 | 半導体装置 |
US9305863B2 (en) | 2011-05-20 | 2016-04-05 | Panasonic Corporation | Semiconductor device |
JP2013105919A (ja) * | 2011-11-14 | 2013-05-30 | Fujitsu Semiconductor Ltd | 半導体ウェハ及び半導体装置の製造方法 |
JP2013225709A (ja) * | 2013-07-29 | 2013-10-31 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2016072413A (ja) * | 2014-09-30 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10854517B2 (en) | 2018-08-20 | 2020-12-01 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor chip |
US11967529B2 (en) | 2018-08-20 | 2024-04-23 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor chip |
WO2022138238A1 (ja) * | 2020-12-23 | 2022-06-30 | 三井金属鉱業株式会社 | 配線基板及びそのトリミング方法、並びに多層配線板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008066716A (ja) | 半導体装置 | |
US7696607B2 (en) | Semiconductor device | |
JP5235378B2 (ja) | 半導体装置 | |
US8334582B2 (en) | Protective seal ring for preventing die-saw induced stress | |
US9230920B2 (en) | Semiconductor device | |
US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
JP5175066B2 (ja) | 半導体装置 | |
JP4636839B2 (ja) | 電子デバイス | |
US9406625B2 (en) | Die edge seal employing low-K dielectric material | |
US7777304B2 (en) | Semiconductor device | |
US8692245B2 (en) | Crack stop structure and method for forming the same | |
JP5332200B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20070087067A1 (en) | Semiconductor die having a protective periphery region and method for forming | |
JP2008270488A (ja) | 半導体装置及びその製造方法 | |
JP2011134893A (ja) | 半導体装置 | |
KR20090046993A (ko) | 반도체 소자 및 그 제조 방법 | |
US8293581B2 (en) | Semiconductor chip with protective scribe structure | |
JP2009123733A (ja) | 半導体装置及びその製造方法 | |
JP2009135397A (ja) | 半導体装置 | |
JP2009218504A (ja) | 半導体装置 | |
JP2011249478A (ja) | 半導体装置およびその製造方法ならびに半導体ウエハ | |
JP2005268395A (ja) | 半導体装置 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2004260128A (ja) | 多層配線を有する半導体装置 | |
TW201537630A (zh) | 半導體元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100310 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130319 |