JP2006041244A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006041244A
JP2006041244A JP2004220073A JP2004220073A JP2006041244A JP 2006041244 A JP2006041244 A JP 2006041244A JP 2004220073 A JP2004220073 A JP 2004220073A JP 2004220073 A JP2004220073 A JP 2004220073A JP 2006041244 A JP2006041244 A JP 2006041244A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
dummy
semiconductor device
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004220073A
Other languages
English (en)
Other versions
JP4222979B2 (ja
Inventor
Masayuki Hiroi
政幸 廣井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004220073A priority Critical patent/JP4222979B2/ja
Priority to US11/183,820 priority patent/US7294932B2/en
Priority to CNB2005100876399A priority patent/CN100463173C/zh
Publication of JP2006041244A publication Critical patent/JP2006041244A/ja
Application granted granted Critical
Publication of JP4222979B2 publication Critical patent/JP4222979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 多層配線構造において、層間の密着性を良好にする。
【解決手段】 半導体装置１００には、半導体基板（不図示）上に、配線１２４が形成された第一の層間絶縁膜１２０と、ビア１２６が形成された第二の層間絶縁膜１２２とを含む多層配線構造が形成されている。半導体装置１００は、配線１２４およびビア１２６が形成された回路領域１１０と、回路領域１１０を隔離するシールリングが形成されたシールリング領域１１２と、シールリング領域１１２の外周に形成された外周領域１１４とを含む。外周領域１１４において、第二の層間絶縁膜１２２中に、金属材料により構成されたダミービア１３６が形成される。
【選択図】 図２

Description

本発明は、多層配線構造を有する半導体装置に関する。
近年、半導体素子の高速動作性に対する要求に伴い、層間絶縁膜を従来のシリコン酸化膜（比誘電率Ｋ＝４．３程度）から低誘電率化した材料に変更し、配線間容量を低減する検討が精力的に行われている。低誘電率絶縁材料としては、比誘電率が３程度のＨＳＱ、ＭＳＱ、芳香族含有有機樹脂材料などがあり、最近では、さらに低誘電率化させるため膜中に微細な空孔（ポア）を導入したポーラス材料の開発も検討されている。このような低誘電率材料を層間絶縁膜に用いることで、配線間のクロストークを低減でき、素子の高速動作を実現することが可能となる。
しかし、低誘電率膜は、一般に、膜強度が低く、また密着性も悪いという課題を有する。 また、低誘電率膜は膜強度が弱いため、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）時に、配線密度が低い領域において低誘電率膜が削れてしまうというという課題もあった。
特許文献１には、半導体基板のダイシングライン上または実チップ上において、マーク部の周囲に連続して一体に敷き詰められたダミー配線パターンを備えた半導体装置が開示されている。これにより、半導体装置のＣＭＰ工程において、パターン隅削れ（ディッシング）の防止を図ることができる。
特開２０００−３４０５２９号公報
上述したように低誘電率膜は膜強度が弱いが、配線が形成される層間絶縁膜においては、層間絶縁膜中に金属材料が占める割合が高く、層間絶縁膜が金属材料により補強されるため、低誘電率膜を用いることができる。しかし、従来、ビアが形成される層間絶縁膜の材料として低誘電率膜を用いることは困難であった。そのため、低誘電率膜中に配線を形成しても、ビアが形成される層間絶縁膜の誘電率を低くすることができず、半導体装置全体として、層間絶縁膜の誘電率を低くすることができないという課題があった。
また、低誘電率膜は密着性も悪いため、層間絶縁膜の材料として低誘電率膜を用いようとした場合、多層配線構造に熱ストレスが印加されると、上下の層の剥がれが生じるという課題があった。このような課題は、低誘電率膜を用いた場合に限らず、層間絶縁膜間で生じる課題でもある。
本発明は上記事情に鑑みなされたものであって、本発明の目的は、多層配線構造において、層間の密着性を良好にする技術を提供することにある。
本発明によれば、半導体基板上に、配線が形成された第一の層間絶縁膜と、ビアが形成された第二の層間絶縁膜とを含む多層配線構造が形成された半導体装置であって、配線およびビアが形成された回路領域と、回路領域を隔離するために回路領域を囲うように設けられるシールリングが形成されたシールリング領域と、シールリング領域の外周に形成された外周領域とを含み、外周領域において、第二の層間絶縁膜中に、金属材料により構成されたダミービアが形成されたことを特徴とする半導体装置が提供される。
ここで、ダミービアは、露光時の位置あわせマークが設けられた位置とは異なる位置に設けられる。外周領域には、位置あわせマーク等が設けられているため、シールリングのように、外周領域全面にわたってダミービアを設けることができない。そのため、外周領域に形成するダミービアは、アイランド状とすることが好ましい。これにより、位置あわせマーク等が設けられた位置以外の位置に任意にダミービアを配置することができる。また、ダミービアは、面内方向の断面積が小さくなるように形成することが好ましい。これにより、ダミービアを高密度に配置することができる。ここで、ダミービアの面内方向の断面積は、１μｍ２以下とすることが好ましい。
第二の層間絶縁膜中に、金属材料により構成されたダミービアを設けることにより、第二の層間絶縁膜を補強することができる。また、ダミービアが層間のくさびとして機能するため、層間の密着性を良好にすることもできる。
一般に、第一の層間絶縁膜においては、上下層と無関係にダミー配線を配置することが容易であるが、第二の層間絶縁膜においては、上下層の配線が異電位となる部分にはダミービア配置できないという制約がある。そのため、回路領域内の第二の層間絶縁膜中にダミービアを形成しようとすると、配線設計が困難となり、また回路領域の面積が増大してしまう。
外周領域には、一般にダイシング時の余白として回路動作に寄与しない要素が設置されており、この部分に密着性や強度を向上させるためのダミービアを配置することによって、回路設計に負担をかけることなく、効果的に剥がれを防止することができる。
本発明の半導体装置において、第一の層間絶縁膜および第二の層間絶縁膜としては、比誘電率が３．５以下のものを用いることができる。
上述したように、低誘電率膜は、一般に膜強度が低く、また密着性も悪いという課題を有する。本発明において、第二の層間絶縁膜中にダミービアを設けることにより、第二の層間絶縁膜が補強されるとともに、密着性が改善されるので、第二の層間絶縁膜として低誘電率膜を用いても、半導体装置の強度を充分に保つことができる。
本発明の半導体装置は、外周領域において、第一の層間絶縁膜中に形成されたダミー配線をさらに含むことができ、ダミービアは、ダミー配線と接続して設けることができる。
このような構成とすることにより、ダミービアとダミー配線との接続点で、密着強度を向上させることができるので、層間の密着性をより良好にすることができる。また、ダミービアと接続されるダミー配線もアイランド状に形成することができる。アイランド状に形成したダミービアおよびダミー配線は、面内方向の断面積が小さくなるように形成することが好ましい。ここで、ダミー配線およびダミービアの面内方向の断面積は、１μｍ２以下とすることが好ましい。なお、ダミービアは、ダミー配線と接続されていない構成とすることもできる。上述したように、この場合でも、ダミービアがくさびとして機能するため、層間の密着性を良好にすることができる。
本発明の半導体装置は、外周領域において、ダミービアが形成された第二の層間絶縁膜の上下に配置された第一の層間絶縁膜にそれぞれ形成されたダミー配線をさらに含むことができ、ダミービアは、上方および下方において、ダミー配線とそれぞれ接続して設けることができる。
このような構成とすることにより、層間の密着性をさらに良好にすることができる。
本発明の半導体装置において、ダミービアは、外周領域の角部に設けることができる。
半導体ウェハ上に形成された複数の素子を個別化してＬＳＩチップを形成した後に、ＬＳＩチップに熱ストレスが印加されると、基板を含めてチップ全体が反ってしまう。このとき、ＬＳＩチップの角部の４隅において、反りによる歪みが加わる。そのため、ＬＳＩチップの層間の密着性や強度が不十分な場合、ＬＳＩチップの４隅で層間の剥がれが生じやすい。外周領域の角部にダミービアを形成することにより、ＬＳＩチップに個別化した後の層間の剥がれを効果的に防ぐことができる。
このような観点から、位置あわせマークは、外周領域の角部（４隅）以外の領域に設けられることが好ましい。これにより、外周領域の角部にダミービアを形成することができる。
本発明の半導体装置において、第二の層間絶縁膜中において、外周領域の角部における金属材料の存在割合が、他の領域における金属材料の存在割合よりも高くなるようにすることができる。
外周領域の角部に、ダミービアを比較的高密度で配置することにより、多層配線構造に熱ストレスが負荷された際の層間の剥がれを効果的に防止することができる。
本発明の半導体装置において、第二の層間絶縁膜中において、外周領域の角部における金属材料の存在割合が、外周領域の他の領域における金属材料の存在割合よりも高くなるようにすることができる。
外周領域の角部に、ダミービアを比較的高密度で配置することにより、多層配線構造に熱ストレスが負荷された際の層間の剥がれを効果的に防止することができる。
本発明の半導体装置において、シールリングが多重構造となっている場合、シールリング間の領域にダミービアを設けることもできる。
以上で説明したダミービアおよびダミー配線は、回路領域における配線およびビアを形成するのと同時に形成することができる。これにより、新たなプロセスを追加することなく、外周領域にダミービアを形成することができ、第二の層間絶縁膜を補強することができるとともに、層間の密着性を良好にすることができる。
本発明によれば、多層配線構造において、層間の密着性を良好にすることができる。
図１は、本実施の形態における半導体装置を示す上面図である。ここでは、ビアが形成された層間絶縁膜の上面図を示す。
ここでは、半導体ウェハ上に形成された複数の回路素子のうちの一の素子形成領域を示す。ダイシングライン１１６で区切られた素子形成領域は、回路領域１１０と、その周囲に形成されたシールリング領域１１２と、さらにその周囲に形成された外周領域１１４とを有する。回路領域１１０には内部回路が形成される。回路領域１１０にもビアが形成されているが、ここでは記載を省略している。各素子形成領域は、ダイシングライン１１６に沿ってダイシングされる。これにより、半導体チップが形成される。
本実施の形態において、外周領域１１４に、ダミービア１３６が形成される。ダミービア１３６は、外周領域１１４の位置あわせマーク等が設けられていない領域に形成される。ここでは、シールリングおよびダミービア１３６を模式的に示しているが、ダミービア１３６の面内方向の幅は、シールリング領域１１２のビアや回路領域１１０のビアと同じ幅となるように形成される。これにより、ダミービア１３６を回路領域１１０のビアやシールリング領域１１２のビアと同工程で形成することができる。このように、素子形成領域の外周領域１１４にダミービア１３６を設けることにより、各素子形成領域がダイシングされた後にも、層間の剥がれを防ぐことができる。また、ビアが形成された層間絶縁膜中にダミービア１３６を設けてその層中の金属材料の含有率を高くすることにより、層間絶縁膜の強度を高く保つことができる。
なお、ダミービア１３６は、ダイシングライン１１６上に設けられてもよく、その場合、半導体ウェハをダイシングライン１１６に沿って切断した際に、切断面にダミービア１３６が露出される。
図２は、図１のＡ−Ａ’断面図である。
半導体装置１００は、半導体基板（不図示）上に第一の層間絶縁膜１２０と第二の層間絶縁膜１２２が交互に積層された構造を有する。実際には、第一の層間絶縁膜１２０と第二の層間絶縁膜１２２との間には、エッチング阻止膜やキャップ膜等が形成されるが、ここでは記載を省略している。
回路領域１１０において、第一の層間絶縁膜１２０には配線１２４が形成されており、第二の層間絶縁膜１２２にはビア１２６が形成されている。また、第一の層間絶縁膜１２０には、ダミー配線１２８も形成することができる。配線１２４やダミー配線１２８は、銅や銀、またはこれらの合金等により構成することができる。また、ビア１２６も銅や銀、またはこれらの合金等により構成することができる。
本実施の形態において、第一の層間絶縁膜１２０および第二の層間絶縁膜１２２としては、低誘電率膜を用いることができる。この低誘電率膜の比誘電率は、３．５以下であることが好ましい。低誘電率膜を構成する材料としては、ＳｉＯＣ、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリオルガノシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ(ｓｐｉｎ ｏｎ ｇｌａｓｓ)、ＦＯＸ(ｆｌｏｗａｂｌｅ ｏｘｉｄｅ)等種々のものを用いることができる。また、低誘電率膜を構成する材料としては、ポーラス状のものを用いることができる。これにより、膜の比誘電率をさらに低くすることができる。さらに、ポーラス状の膜を成膜後に、電子線やプラズマを照射したものを用いることもできる。これにより、膜の比誘電率を低くすることができるとともに、膜の機械的強度を高めることができる。各第一の層間絶縁膜１２０および第二の層間絶縁膜１２２は、同じ材料を用いることもできるが、異なる材料を用いることもできる。
シールリング領域１１２において、第一の層間絶縁膜１２０にはシールリング配線１３０が形成されており、第二の層間絶縁膜１２２にはシールリングビア１３２が形成されている。このようなシールリングを設けることにより、回路領域１１０に形成された回路素子が外部の水や不純物等に腐食されるのを防ぐことができる。
外周領域１１４において、第一の層間絶縁膜１２０にはダミー配線１３４が形成されており、第二の層間絶縁膜１２２にはダミービア１３６が形成されている。
第一の層間絶縁膜１２０にダミー配線１２８（回路領域１１０）やダミー配線１３４（外周領域１１４）を設けることにより、ＣＭＰ時に金属密度の低い領域で第一の層間絶縁膜１２０が多く削れてしまうのを防ぐことができる。
また、本実施の形態において、第二の層間絶縁膜１２２にダミービア１３６が形成されている。これにより、第二の層間絶縁膜１２２が補強され、第二の層間絶縁膜１２２の強度を高く保つことができる。また、ダミービア１３６が層間のくさびとして機能するため、各素子形成領域の端部において、層間の剥がれを防ぐことができる。
ダミー配線１３４およびダミービア１３６は、ダマシンプロセス等を用いて、回路領域１１０の配線やビアを形成するのと同時に形成することができる。
図３は、シールリング領域および外周領域におけるビアと配線の配置構造の一例を示す上面図である。ここで、回路領域１１０のビアと配線構造の記載は省略する。
シールリング領域１１２においては、回路領域１１０を囲むように、シールリング配線１３０およびシールリングビア１３２が連続した直線状に形成される。これにより、回路領域１１０に形成された回路素子が外部の水や不純物等に腐食されるのを防ぐことができる。
外周領域１１４においては、ダミー配線１３４やダミービア１３６は、アイランド状に形成される。外周領域１１４には位置あわせマーク等が形成されているため、ダミー配線１３４やダミービア１３６は、これらの箇所以外の領域に設けられる。ここで、ダミー配線１３４およびダミービア１３６の面内方向の断面積は、１μｍ２以下とすることが好ましい。これにより、ダミー配線１３４およびダミービア１３６を高密度に設置することができる。
図４は、半導体装置１００の一素子形成領域を示す上面模式図である。
図４（ａ）に示すように、第二の層間絶縁膜１２２において、外周領域１１４の角部１４０における金属材料の存在割合が、他の領域における金属材料の存在割合よりも高くなるようにすることが好ましい。そのため、ダミービア１３６は、外周領域１１４の角部１４０に、高密度に設けることが好ましい。ここで、他の領域とは、たとえば回路領域１１０やシールリング領域１１２である。ダミービア１３６を外周領域１１４の角部１４０に比較的高密度で配置することにより、半導体装置１００に熱ストレスが負荷された際の層間の剥がれを効果的に防止することができる。
また、図４（ｂ）に示すように、第二の層間絶縁膜１２２において、外周領域１１４の角部１４０における金属材料の存在割合が、外周領域１１４の他の領域１４２における金属材料の存在割合よりも高くなるようにすることができる。そのため、ダミービア１３６は、外周領域１１４の角部１４０に、高密度に設けることが好ましい。外周領域１１４の角部１４０に、ダミービア１３６を比較的高密度で配置することにより、多層配線構造に熱ストレスが負荷された際の層間の剥がれを効果的に防止することができる。
図５は、外周領域１１４におけるダミービア１３６の配置パターンの他の例を示す図である。
ダミービア１３６は、たとえば図５（ａ）に示すように、断面が長方形のダミービア１３６が、隣接するダミービア１３６間で長軸方向が交互に異なるように配置することができる。また、ダミービア１３６は、図５（ｂ）に示すように、ランダムに配置することもできる。このような配置とすることにより、第二の層間絶縁膜１２２に印加される力が分散され、第二の層間絶縁膜１２２の強度を高く保つことができる。
以上のように、本実施の形態における半導体装置１００によれば、各素子形成領域の外周領域にダミービアが設けられているので、層間の密着性を良好にすることができる。また、層間絶縁膜中にダミービアを設けることにより、ビアが形成される層間絶縁膜の強度を高めることができる。そのため、ビアを形成する層間絶縁膜として低誘電率膜を用いることが可能となる。これにより、半導体装置全体の層間絶縁膜の誘電率を低くすることができる。
比誘電率が２．３の低誘電率膜（ＳｉＯＣ）を層間絶縁膜として用い、９層のＣｕ多層配線構造を形成し、２０ｍｍ角の半導体チップを形成した。半導体チップの外周領域にダミービアを設けた構成（金属含有率１１％）と、ダミービアを設けていない構成のものについて、それぞれ、−６０℃から１５０℃までの熱サイクル１０００回を印加した。その結果、半導体チップの外周領域にダミービアを設けた構成の試料についてはほとんど剥離が見られなかったが、半導体チップの外周領域にダミービアを設けていない構成の試料については、８０％以上の確率で剥離が生じた。
以上、図面を参照して本発明の実施の形態および実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、外周領域１１４にダミー配線１３４も設けた構成を示したが、ダミー配線１３４を設けず、ダミービア１３６だけを設けた構成とすることもできる。これによっても、ダミービア１３６が形成された第二の層間絶縁膜１２２の強度を高く保つことができるとともに、上下層との密着性を良好にすることができる。
さらに、シールリング領域１１２の多重のシールリング間にダミービアを配置することもできる。これによっても、ダミービア１３６が形成された第二の層間絶縁膜１２２の強度を高く保つことができるとともに、上下層との密着性を良好にすることができる。また、シールリングの内側（シールリング領域１１２と回路領域１１０との間）にダミービアを配置することもできる。
実施の形態における半導体装置を示す上面図である。 図１のＡ−Ａ’断面図である。 外周領域のダミービアの配置パターンの一例を示す上面図である。 半導体装置の一素子形成領域を示す上面模式図である。 外周領域におけるダミービアの配置パターンの他の例を示す図である。
符号の説明
１００ 半導体装置
１１０ 回路領域
１１２ シールリング領域
１１４ 外周領域
１１６ ダイシングライン
１２０ 第一の層間絶縁膜
１２２ 第二の層間絶縁膜
１２４ 配線
１２６ ビア
１２８ ダミー配線
１３０ シールリング配線
１３２ シールリングビア
１３４ ダミー配線
１３６ ダミービア

Claims (8)

  1. 半導体基板上に、配線が形成された第一の層間絶縁膜と、ビアが形成された第二の層間絶縁膜とを含む多層配線構造が形成された半導体装置であって、
    前記配線および前記ビアが形成された回路領域と、前記回路領域を隔離するために前記回路領域を囲うように設けられるシールリングが形成されたシールリング領域と、前記シールリング領域の外周に形成された外周領域とを含み、
    前記外周領域において、前記第二の層間絶縁膜中に、金属材料により構成されたダミービアが形成されたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第一の層間絶縁膜および前記第二の層間絶縁膜の比誘電率が３．５以下であることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記外周領域において、前記第一の層間絶縁膜中に形成されたダミー配線をさらに含み、
    前記ダミービアは、前記ダミー配線と接続して設けられたことを特徴とする半導体装置。
  4. 請求項１または２に記載の半導体装置において、
    前記外周領域において、前記ダミービアが形成された前記第二の層間絶縁膜の上下に配置された前記第一の層間絶縁膜にそれぞれ形成されたダミー配線をさらに含み、
    前記ダミービアは、上方および下方において、前記ダミー配線とそれぞれ接続して設けられたことを特徴とする半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記ダミービアは、前記外周領域の角部に設けられたことを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第二の層間絶縁膜中において、前記外周領域の角部における金属材料の存在割合が、他の領域における金属材料の存在割合よりも高いことを特徴とする半導体装置。
  7. 請求項５または６に記載の半導体装置において、
    前記第二の層間絶縁膜中において、前記外周領域の角部における金属材料の存在割合が、前記外周領域の他の領域における金属材料の存在割合よりも高いことを特徴とする半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記ダミービアは、面内方向の断面積が、１μｍ２以下となるように構成されたことを特徴とする半導体装置。
JP2004220073A 2004-07-28 2004-07-28 半導体装置 Active JP4222979B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004220073A JP4222979B2 (ja) 2004-07-28 2004-07-28 半導体装置
US11/183,820 US7294932B2 (en) 2004-07-28 2005-07-19 Semiconductor device
CNB2005100876399A CN100463173C (zh) 2004-07-28 2005-07-27 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220073A JP4222979B2 (ja) 2004-07-28 2004-07-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2006041244A true JP2006041244A (ja) 2006-02-09
JP4222979B2 JP4222979B2 (ja) 2009-02-12

Family

ID=35731124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220073A Active JP4222979B2 (ja) 2004-07-28 2004-07-28 半導体装置

Country Status (3)

Country Link
US (1) US7294932B2 (ja)
JP (1) JP4222979B2 (ja)
CN (1) CN100463173C (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080369A (ja) * 2004-09-10 2006-03-23 Renesas Technology Corp 半導体装置
JP2006093407A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
JP2007067372A (ja) * 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2008021864A (ja) * 2006-07-13 2008-01-31 Nec Electronics Corp 半導体装置
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
JP2009290090A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
US7696607B2 (en) 2006-08-10 2010-04-13 Panasonic Corporation Semiconductor device
JP2013012788A (ja) * 2006-09-15 2013-01-17 Renesas Electronics Corp 半導体装置
JP2013157651A (ja) * 2013-05-24 2013-08-15 Renesas Electronics Corp 半導体装置
JP2013225709A (ja) * 2013-07-29 2013-10-31 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014022611A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体装置及びその製造方法
JP2015501082A (ja) * 2011-12-02 2015-01-08 ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置
WO2016143195A1 (ja) * 2015-03-11 2016-09-15 オリンパス株式会社 撮像装置の小型化
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714623B1 (ko) * 2005-11-30 2007-05-07 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US7977795B2 (en) * 2006-01-05 2011-07-12 Kabushiki Kaisha Toshiba Semiconductor device, method of fabricating the same, and pattern generating method
JP5175066B2 (ja) * 2006-09-15 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2009117710A (ja) * 2007-11-08 2009-05-28 Nec Electronics Corp 半導体チップ、及び半導体装置
US8669597B2 (en) 2008-05-06 2014-03-11 Spansion Llc Memory device interconnects and method of manufacturing
US7951704B2 (en) * 2008-05-06 2011-05-31 Spansion Llc Memory device peripheral interconnects and method of manufacturing
US7968431B2 (en) * 2008-07-15 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion region routing for narrow scribe-line devices
KR101470530B1 (ko) * 2008-10-24 2014-12-08 삼성전자주식회사 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
KR101067207B1 (ko) * 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
JP2010287853A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
ITMI20101415A1 (it) * 2010-07-29 2012-01-30 St Microelectronics Srl Circuiti integrati tracciabili e relativo metodo di produzione
CN102918644A (zh) * 2011-05-20 2013-02-06 松下电器产业株式会社 半导体装置
US8624359B2 (en) * 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US8558350B2 (en) * 2011-10-14 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-metal capacitor structure
US8796855B2 (en) 2012-01-13 2014-08-05 Freescale Semiconductor, Inc. Semiconductor devices with nonconductive vias
US9478505B2 (en) * 2012-04-12 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Guard ring design structure for semiconductor devices
JP6214222B2 (ja) * 2013-06-04 2017-10-18 ローム株式会社 半導体装置の製造方法
CN104347596B (zh) * 2013-08-08 2017-02-08 中芯国际集成电路制造(上海)有限公司 芯片的密封环结构
CN103700647B (zh) * 2013-12-31 2018-03-16 日月光半导体(上海)有限公司 封装基板及包含该封装基板的集成电路
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
US11705395B2 (en) * 2018-06-25 2023-07-18 Intel Corporation Core fill to reduce dishing and metal pillar fill to increase metal density of interconnects
CN111446216B (zh) * 2019-01-16 2023-03-24 矽品精密工业股份有限公司 电子封装件及其制法与封装用基板
KR20200102608A (ko) 2019-02-21 2020-09-01 삼성전자주식회사 Mim 커패시터 및 반도체 소자
JP7218678B2 (ja) * 2019-06-18 2023-02-07 株式会社Ｊｖｃケンウッド 半導体ウエハ、及び、半導体チップの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
JP2000340529A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体装置
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
US7187081B2 (en) * 2003-01-29 2007-03-06 International Business Machines Corporation Polycarbosilane buried etch stops in interconnect structures

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080369A (ja) * 2004-09-10 2006-03-23 Renesas Technology Corp 半導体装置
US9368459B2 (en) 2004-09-10 2016-06-14 Acacia Research Group Llc Semiconductor chip with seal ring and sacrificial corner pattern
US8963291B2 (en) 2004-09-10 2015-02-24 Renesas Electronics Corporation Semiconductor chip with seal ring and sacrificial corner pattern
US8018030B2 (en) 2004-09-10 2011-09-13 Renesas Electronics Corporation Semiconductor chip with seal ring and sacrificial corner pattern
JP2006093407A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
US8035197B2 (en) 2004-09-24 2011-10-11 Panasonic Corporation Electronic device and method for fabricating the same
JP2007067372A (ja) * 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2008021864A (ja) * 2006-07-13 2008-01-31 Nec Electronics Corp 半導体装置
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US7696607B2 (en) 2006-08-10 2010-04-13 Panasonic Corporation Semiconductor device
JP2013012788A (ja) * 2006-09-15 2013-01-17 Renesas Electronics Corp 半導体装置
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
US8829679B2 (en) 2008-05-30 2014-09-09 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2009290090A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
JP2015501082A (ja) * 2011-12-02 2015-01-08 ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置
JP2014022611A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013157651A (ja) * 2013-05-24 2013-08-15 Renesas Electronics Corp 半導体装置
JP2013225709A (ja) * 2013-07-29 2013-10-31 Renesas Electronics Corp 半導体装置およびその製造方法
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
WO2016143195A1 (ja) * 2015-03-11 2016-09-15 オリンパス株式会社 撮像装置の小型化
JPWO2016143195A1 (ja) * 2015-03-11 2017-04-27 オリンパス株式会社 撮像装置の小型化

Also Published As

Publication number Publication date
CN100463173C (zh) 2009-02-18
US20060022224A1 (en) 2006-02-02
US7294932B2 (en) 2007-11-13
CN1728382A (zh) 2006-02-01
JP4222979B2 (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP4222979B2 (ja) 半導体装置
JP4455356B2 (ja) 半導体装置
JP5117791B2 (ja) 半導体装置
US7138700B2 (en) Semiconductor device with guard ring for preventing water from entering circuit region from outside
JP4596001B2 (ja) 半導体装置の製造方法
JP2005109145A (ja) 半導体装置
JP2006005288A (ja) 半導体装置
JP2011134893A (ja) 半導体装置
JP2004079732A (ja) 半導体装置およびその製造方法
JP2009016542A (ja) 半導体装置
JP2011139103A (ja) 半導体装置
JP2009081351A (ja) 半導体装置及びその製造方法
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
JP2007059434A (ja) 半導体装置の製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP2006005011A (ja) 半導体装置
US9379067B2 (en) Semiconductor devices and methods of manufacture thereof having guard ring structure
JP4645863B2 (ja) 半導体装置の製造方法
JP2010093273A (ja) 半導体装置の製造方法
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
JP2008124070A (ja) 半導体装置
JP2005079200A (ja) 半導体装置およびその製造方法
JP2006179542A (ja) 半導体装置
JP5504311B2 (ja) 半導体装置およびその製造方法
JP2007027694A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081118

R150 Certificate of patent or registration of utility model

Ref document number: 4222979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350