TWI466257B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI466257B
TWI466257B TW100108723A TW100108723A TWI466257B TW I466257 B TWI466257 B TW I466257B TW 100108723 A TW100108723 A TW 100108723A TW 100108723 A TW100108723 A TW 100108723A TW I466257 B TWI466257 B TW I466257B
Authority
TW
Taiwan
Prior art keywords
region
wiring
interlayer insulating
insulating film
semiconductor device
Prior art date
Application number
TW100108723A
Other languages
English (en)
Other versions
TW201208028A (en
Inventor
Toshimi Nakamura
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201208028A publication Critical patent/TW201208028A/zh
Application granted granted Critical
Publication of TWI466257B publication Critical patent/TWI466257B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)

Description

半導體裝置及其製造方法
後述的實施形態是大概有關半導體裝置及其製造方法。
近年來，在矽基板上設有多層配線膜的半導體裝置中，隨著配線及配線間隔的微細化，在層間絕緣膜使用低介電常數膜(Low-k膜)。然而，一般低介電常數膜與金屬配線的密合性低，會有因切割工程之切屑(Chipping)的衝撃或封裝後所受的熱應力，而在層間絕緣膜間發生剝離的問題。
為了解決此間題，提案一在晶片的周邊區域設置由配線及通孔所構成的垂直構造體之技術。所謂垂直構造體是在層間絕緣膜內，將配線及通孔連結於上下方向的構造體(例如參照日本特開2004-235357號公報)。
本發明所欲解決的課題是在於提供一種層間絕緣膜難剝離的半導體裝置及其製造方法。
實施形態的半導體裝置的特徵係具備：半導體基板；設於上述半導體基板上的層間絕緣膜；設於上述層間絕緣膜內的配線；及設於上述層間絕緣膜內的通孔，在裝置區域的周圍的周邊區域之上述層間絕緣膜的內部形成有上述配線及上述通孔被連結於上下方向的垂直構造體，在配置於上述周邊區域的周圍構成外緣部的端緣區域之上述層間絕緣膜的內部的至少上部未形成有上述配線及上述通孔被連結於上下方向的垂直構造體。
別的實施形態的半導體裝置的製造方法的特徵係具備：在複數的裝置區域藉由切割道區域來區劃的半導體晶圓上形成一在層間絕緣膜內設有配線及通孔的多層配線膜之工程；及藉由切割被設定於上述切割道區域內的切割區域的一部分，每上述裝置區域切開上述多層配線膜及上述半導體晶圓之工程，在形成上述多層配線膜的工程中，在除了上述切割道區域的上述切割區域以外的區域形成一在上述層間絕緣膜的內部使上述配線及上述通孔連結於上下方向的垂直構造體，在上述切割區域的上述層間絕緣膜的內部的至少上部不形成使上述配線及上述通孔連結於上下方向的垂直構造體。
若根據上述構成的半導體裝置及其製造方法，則層間絕緣膜難剝離。
實施形態的半導體裝置是具備：半導體基板、及設於上述半導體基板上的層間絕緣膜、及設於上述層間絕緣膜內的配線、及設於上述層間絕緣膜內的通孔。在裝置區域的周圍的周邊區域之上述層間絕緣膜的內部形成有上述配線及上述通孔被連結於上下方向的垂直構造體。在配置於上述周邊區域的周圍構成外緣部的端緣區域之上述層間絕緣膜的內部的至少上部未形成有上述配線及上述通孔被連結於上下方向的垂直構造體。
實施形態的半導體裝置的製造方法是具有：在複數的裝置區域藉由切割道(scribe line)區域來區劃的半導體晶圓上形成一在層間絕緣膜內設有配線及通孔的多層配線膜之工程、及藉由切割被設定於上述切割道區域內的切割區域的一部分，每上述裝置區域切開上述多層配線膜及上述半導體晶圓之工程。在形成上述多層配線膜的工程中，在除了上述切割道區域的上述切割區域以外的區域形成一在上述層間絕緣膜的內部使上述配線及上述通孔連結於上下方向的垂直構造體，在上述切割區域的上述層間絕緣膜的內部的至少上部不形成使上述配線及上述通孔連結於上下方向的垂直構造體。
以下，一邊參照圖面一邊說明有關本發明的實施形態。
首先，說明有關本發明的第1實施形態。
圖1是表示本實施形態的半導體裝置的平面圖，圖2是表示圖1所示的A-A’線的剖面圖，圖3是表示1個垂直構造體的剖面圖。
另外，圖1～圖3是模式性地顯示半導體裝置。例如在圖1及圖2中，垂直構造體是比實際更大且少描繪。並且，在圖1中是模式性地顯示環及垂直構造體，比層間絕緣膜的環及垂直構造體更上方的部分及積體電路省略。有關後述的類似的圖也是同樣。
如圖1～圖3所示，在本實施形態的半導體裝置1中設有矽基板11，在矽基板11上的全面設有多層配線膜12。在多層配線膜12中，由絕緣材料所構成的層間絕緣膜13中，形成有多段由金屬材料所構成的配線14及通孔15。例如，半導體裝置1是SoC(System-on-chip)製品，處理頻率為數GHz的高頻訊號之無線裝置。多層配線膜12是例如7層構造，配線14會被層疊成7段。在各段的配線14的下方設有通孔15。然後，例如藉由最上層的配線14來形成感應體(未圖示)。
在層間絕緣膜13中，從下層側依序層疊TEOS層21、SiCN層22、SiH4 層23、TEOS層24及TEOS層25。TEOS層21、24及25是藉由以TEOS(tetra ethyl ortho silicate)作為原料的CVD(chemical vapor deposition：化學氣相成長)法來堆積的矽氧化物(SiO2 )所構成的層。SiCN層22是藉由矽碳氮化物(SiCN)所形成的層，低介電常數膜(Low-k膜)的一種。所謂低介電常數膜是由比介電常數低於矽氧化物(SiO2 )的比介電常數(約3.8)的材料所構成的膜。SiH4 層23是藉由以矽烷(SiH4 )作為原料的CVD法來堆積的矽氧化物(SiO2 )所構成的層。另外，亦可取代SiH4 層23，設置由含氟矽酸鹽玻璃(FSG)所構成的層。
並且，最下層的通孔15是例如由鎢(W)所構成，最下層的配線14是例如由銅(Cu)所構成，該等是設於TEOS層21中。由下起第2層到第5層的通孔15及配線14是例如由銅(Cu)所構成，設於SiCN層22中。由下起第6層的通孔15及配線14是例如由銅所構成，設於SiH4 層23中。由下起第7層，亦即最上層的通孔15及配線14是例如由銅所構成，設於TEOS層24中。在TEOS層25中是通孔15及配線14未被設置。另外，在圖1及後述的圖5中，TEOS層25是省略圖示。設於TEOS層24中的最上層的配線14是比其他的配線14更厚。並且，設於SiH4 層23中之由上起第2層的配線14是比最上層的配線14薄，比設於TEOS層21中及SiCN層22中之由下起第1～5層的配線14厚。
由上方來看，半導體裝置1的形狀是矩形。並且，由上方來看，在半導體裝置1的中央部設定有裝置區域Rd。裝置區域Rd是在於實現運算處理及資料記憶等半導體裝置1的原來的功能之區域。在裝置區域Rd中，藉由形成於多層配線膜12內的配線14及通孔15、以及形成於矽基板11上面的擴散區域及元件分離膜等(未圖示)來形成積體電路16。在裝置區域Rd的外緣，沿著此外線而形成有環31。環31是藉由由下起第1層到第7層的配線14及通孔15沿著上下方向及裝置區域Rd的外緣所延伸的方向來連結而形成的框狀構造物。環31是包圍積體電路16。
由上方來看，在裝置區域Rd的周圍設定有周邊區域Rc。周邊區域Rc是保護裝置區域Rd的區域，其形狀是包圍裝置區域Rd的框狀。在周邊區域Rc中形成有複數個的垂直構造體32。垂直構造體32是全層亦即由下起第1層到第7層的配線14及通孔15會沿著上下方向來連結而形成的構造物，其形狀是延伸於上下方向的棒狀。並且，由上方來看，垂直構造體32的形狀是矩形。垂直構造體32是作為積體電路16的一部分雖不具功能，但具有對矽基板11固定層間絕緣膜13的錨(anchor)功能。而且，垂直構造體32是以端緣區域Re為起點在層間絕緣膜13內產生剝離時，成為阻止此剝離的進行之壁。亦即，垂直構造體32是具有作為在層間絕緣膜13內產生的剝離之阻擋層(Stopper)的功能。
由上方來看，在周邊區域Rc的周圍設定有端緣區域Re。端緣區域Re是構成半導體裝置1的外緣部，其形狀是包圍周邊區域Rc的框狀。在端緣區域Re是垂直構造體未被設置。並且，不構成垂直構造體的配線14及通孔15也未被設置。但，在端緣區域Re是設有層間絕緣膜13。而且，有標記構造體33(參照圖5)的一部分留下的情況。
其次，說明有關本實施形態的半導體裝置的製造方法。
圖4(A)～(C)是表示本實施形態的半導體裝置的製造方法的立體圖，圖5是表示本實施形態的晶圓層疊體的平面圖，圖6是圖5所示的B-B’線的剖面圖。
首先，如圖4(A)、圖5及圖6所示，準備矽晶圓61。在矽晶圓61中設定有複數的裝置區域Rd。複數的裝置區域Rd是例如配列成矩陣狀，藉由格子狀的切割道區域Rsc來區劃。在切割道區域Rsc的各直線部分的寬度方向中央部設定有切割區域Rdc。亦即，切割區域Rdc是位於切割道區域Rsc的內部，切割區域Rdc的形狀是各直線部分的寬度要比切割道區域Rsc的各直線部分的寬度更細的格子狀。除了切割道區域Rsc的切割區域Rdc以外的區域是成為非切割區域Rnd。
其次，如圖4(B)、圖5及圖6所示，在矽晶圓61的上面形成擴散區域及元件分離膜等(未圖示)。其次，在矽晶圓61上的全面形成多層配線膜12。多層配線膜12是藉由在層間絕緣膜13內設置配線14及通孔15來形成。藉由矽晶圓61及多層配線膜12來製作晶圓層疊體62。
此時，在各裝置區域Rd內，藉由形成於矽晶圓61上面的擴散區域及元件分離膜、以及多層配線膜12的配線14及通孔15來形成積體電路16。並且，沿著各裝置區域Rd的外緣來形成環31。環31是藉由使多層配線膜12的全層亦即由下起第1層到第7層的配線14及通孔15沿著上下方向及裝置區域Rd的外緣所延伸的方向來連結而形成。
更在除了切割道區域Rsc的切割區域Rdc以外的非切割區域Rnd中形成由配線14及通孔15所構成的垂直構造體32。垂直構造體32是藉由使多層配線膜12的全層亦即由下起第1層到第7層的配線14及通孔15連結於上下方向而形成。另一方，在切割區域Rdc是不形成配線14及通孔15，因此垂直構造體32也不形成。但，在切割區域Rdc中形成一在各工程中對位用的標記構造體33及單體裝置的特性管理用的TEG(test element group)(未圖示)。
其次，如圖4(C)、圖5及圖6所示，切割晶圓層疊體62來切開成複數個的半導體裝置1。具體而言，藉由切割刀(未圖示)來切削被配置於切割區域Rdc的各直線部分的寬度方向中央部的多層配線膜12及矽晶圓61。藉此，矽晶圓61會每裝置區域Rd切開成複數片的矽基板11，且多層配線膜12會每矽基板11切開。此時，切割區域Rdc的各直線部分的寬度方向中央部雖消失，但寬度方向兩端部留下，成為半導體裝置1的端緣區域Re。並且，切割道區域Rsc的非切割區域Rnd是成為半導體裝置1的周邊區域Rc。
以下，舉例說明有關各部的尺寸。
將矽晶圓61的切割道區域Rsc的各直線部分的寬度設為95μm，其中，切割區域Rdc的寬度是75μm。由於切割區域Rdc的各直線部分是被配置於切割道區域Rsc的各直線部分的寬度方向中央部，所以非切割區域Rnd是被配置於切割道區域Rsc的各直線部分的寬度方向兩端部，其寬度是分別成為10μm。因此，在切割後的半導體裝置1中，周邊區域Rc的寬度是成為10μm。並且，由上方來看，垂直構造體32的形狀是一邊的長度為1μm的正方形。此情況，由於非切割區域Rnd(周邊區域Rc)的寬度是10μm，所以可在非切割區域Rnd中使垂直構造體32配列6列程度。亦即，可在從裝置區域Rd往端緣區域Re的方向配列複數個的垂直構造體32。
並且，在切割區域Rdc中，實際切割刀通過的區域的寬度是30～40μm，因此切割區域Rdc的剩餘部分，亦即切割後的半導體裝置1之端緣區域Re的寬度平均是形成20μm程度。切割刀是瞄準切割區域Rdc的中央部來使接觸於晶圓層疊體62，但也會有偏離中央部的情況，該惰況是端緣區域Re的寬度會變動。
其次，說明有關本實施形態的作用效果。
本實施形態中，由於在切割道區域Rsc的非切割區域Rnd設置垂直構造體32，所以此垂直構造體32會實現阻擋層(壁)的任務，發揮不製造層間絕緣膜13與配線14的剝離起點之效果。因此，可防止在將晶圓層疊體62切開成半導體裝置1時因切割的衝撃而造成層間絕緣膜13剝離。並且，藉由模製樹脂來密封及安裝半導體裝置1時，可防止因模製樹脂與層間絕緣膜13之間所產生的熱應力而層間絕緣膜13剝離。
並且，在切割道區域Rsc中，由於在切割區域Rdc未形成垂直構造體32，所以切割時切割刀所切削的金屬材料是例如僅形成標記構造體33及TEG的金屬材料，切削的金屬材料的總量少。藉此，金屬材料附著於切割刀的情形少，不易發生切割刀的阻塞。因此，可在良好的狀態下長期間使用切割刀。其結果，不易產生切割刀的劣化所引起的切屑，起因於切屑而使得層間絕緣膜13剝離的情形少。而且，切割刀的耐用期間延長的同時，半導體裝置1的良品率會提升，因此可期待半導體裝置1的製造成本的降低及總處理能力的提升。
並且，在本實施形態中是沿著裝置區域Rd的外線來形成包圍積體電路16的環31，因此可抑制因切割而被施加於半導體裝置1的端部的應力影響在裝置區域Rd內所配置的層間絕緣膜13。而且，即使從半導體裝置1的端部產生剝離於層間絕緣膜13內的界面，還是可防止此剝離進入至裝置區域Rd。另外，在圖1及圖2中是只顯示一個的環31，但實際上環31的數量並非是限於1個。例如環31可形成2～7個。
並且，在本實施形態的半導體裝置1中是在多層配線膜12的端面露出配線14及通孔15，所以在組裝時發生的粉塵少。
其次，說明有關本發明的第2實施形態。
圖7是表示本實施形態的半導體裝置的平面圖，圖8是圖7所示的A-A’線的剖面圖，圖9是表示本實施形態的晶圓層疊體的平面圖，圖10是圖9所示的B-B’線的剖面圖。另外，在圖7及圖9中，TEOS層25是省略圖示。
如圖7及圖8所示，本實施形態的半導體裝置2與前述的第1實施形態的半導體裝置1(參照圖1及圖2)作比較，在端緣區域Re設有垂直構造體34的點不同。垂直構造體34是形成於層間絕緣膜13的下部亦即TEOS層21及SiCN層22的內部之由下起第1層到第5層的配線14及通孔15被連結於上下方向而構成者。而且，垂直構造體34是在半導體裝置2的端面露出。
如圖9及圖10所示，本實施形態的半導體裝置的製造方法相較於前述的第1實施形態，在切割區域Rdc的層間絕緣膜13的下部也形成垂直構造體的點不同。具體而言，在晶圓層疊體63中，在切割區域Rdc的層間絕緣膜13的下部，亦即TEOS層21及SiCN層22的內部形成由下起第1層到第5層的配線14及通孔15，且使該等連結於上下方向，而形成垂直構造體34。另一方面，在切割區域Rdc的層間絕緣膜13的上部，亦即SiH4 層23、TEOS層24及TEOS層25的內部不形成垂直構造體。
因此，垂直構造體34是比垂直構造體32更短，垂直構造體34的下端是與垂直構造體32同樣接於矽晶圓61，但垂直構造體34的上端是處於比垂直構造體32的上端更低的位置。然後，在圖4(C)所示的切割工程中，切削多層配線膜12及矽晶圓61而除去時，藉由除去形成於切割區域Rdc的垂直構造體34的各一部分，在切割面中使垂直構造體34的剩餘部分露出。藉此，在切割後的半導體裝置中，在端線區域Re的層間絕緣膜13的下部，亦即TEOS層21及SiCN層22有垂直構造體34留下，在TEOS層21及SiCN層22的端面露出。
另外，因切割區域Rdc的偏離，也會有在半導體裝置2的端面未露出垂直構造體34的情況。亦即，若切割區域Rdc偏離至遠離裝置區域Rd的方向，則也會有以能夠覆蓋垂直構造體34的側面之方式留下層間絕緣膜13的情況。另一方面，若切割區域Rdc偏離至接近裝置區域Rd的方向，則也會有垂直構造體34藉由切割而被除去，在切割後的半導體裝置2不留下的情況。又，若切割區域Rdc為蛇行，則在半導體裝置2的端面，垂直構造體34的側面藉由層間絕緣膜13而被覆蓋的區域、垂直構造體34露出的區域、垂直構造體34不存在的區域會一起出現。
本實施形態之上述以外的構成及製造方法是與前述的第1實施形態同樣。例如，在本實施形態中亦於非切割區域Rnd形成垂直構造體32。藉此，在切割後的半導體裝置中，於周邊區域Rc有垂直構造體32留下。
若根據本實施形態，則除了垂直構造體32還設置垂直構造體34，藉此與前述的第1實施形態作比較，阻擋層的效果會更提升，可擴大切割用的界限。
又，若根據本實施形態，則在切割後的半導體裝置中，由於垂直構造體34露出於低介電常數膜的SiCN層22的端面，因此該部分，SiCN層22的露出面積會減少，可抑制SiCN層22的吸濕。
另外，在本實施形態中，因為垂直構造體34介於切割刀的切削區域，所以一部分的垂直構造體34會藉由切割刀而被切削。但，垂直構造體34是在層間絕緣膜13的上部未被設置，特別是最厚的最上層的配線14是未含於垂直構造體34，所以被切削的金屬材料的總量少。因此，即使設置垂直構造體34，切割刀的阻塞並不那麼嚴重。
特別是本實施形態的半導體裝置為處理高頻訊號的裝置時，大多是在多層配線膜12的最上層藉由配線14來形成感應體(Inductor)。此情況，為了降低感應體的電阻，而將最上層的配線14形成例如3μm程度厚，如此一來，構成垂直構造體32的最上層的配線14的厚度也變厚。但，在本實施形態中，由於在形成於切割區域Rdc的垂直構造體34是未含最上層的配線14，所以即使設置垂直構造體34，被切削的金屬材料的總量不會有大幅度增加的情形。因此，即使切削垂直構造體34，切割刀也不會有急速劣化的情形。本實施形態的上述以外的效果是與前述第1實施形態同樣。
另外，在本實施形態中是顯示在切割區域Rdc中，在TEOS層21及SiCN層22形成垂直構造體34的例子，但本發明並非限於此。例如，亦可只在切割區域Rdc的TEOS層21形成垂直構造體，或在TEOS層21、SiCN層22及SiH4 層23形成垂直構造體。但，在切割區域Rdc中，在最上層的配線層的TEOS層24是不形成垂直構造體。
其次，說明有關比較例。
圖11是表示本比較例的晶圓層疊體的平面圖，圖12是圖11所示的B-B’線的剖面圖。另外，在圖11中，TEOS層25是省略圖示。
如圖11及圖12所示，在本比較例中，在切割區域Rdc也形成垂直構造體32。亦即，在晶圓層疊體102的切割道區域Rsc的全體中，在TEOS層21、SiCN層22、SiH4 層23、TEOS層24及TEOS層25的內部，使全層的配線14及通孔15，亦即由下起第1層到第7層的配線14及通孔15連結於上下方向，而形成垂直構造體32。藉此，在切割後的半導體裝置中，不僅周邊區域Rc，在端緣區域Re也留下垂直構造體32。並且，在本比較例的半導體裝置中，是在裝置區域Rd未設有環31(參照圖1)。
在本比較例中，由於在切割區域Rdc也形成有垂直構造體32，所以切割時藉由切割刀所被切削的金屬材料的總量多。因此，若持續使用同切割刀來切割，則金屬材料會附著於切割刀而阻塞，容易產生切屑。其結果，在切割時多層配線膜12容易剝離。並且，在切割時即使不剝離，也會因為切割時所受的應力，多層配線膜12內的界面會變脆弱。藉此，在半導體裝置的裝配時及安裝時，一旦密封半導體裝置的模製樹脂熱收縮，而使於矽基板產生彎曲那樣的應力施加於多層配線膜12，則在多層配線膜12的層間絕緣膜13內容易產生剝離。為了防範於此，需要頻繁地更換切割刀，但如此一來半導體裝置的生產性會降低，且製造成本會增加。
若根據以上說明的實施形態，則可實現一種層間絕緣膜難剝離的半導體裝置及其製造方法。
本發明並非限於上述實施形態，只要不脫離申請專利範圍及說明書全體的發明要旨或技術思想，亦可適當變更，如此變更亦為本發明的技術範圍所包含。
1．．．半導體裝置
11．．．矽基板
12．．．多層配線膜
13．．．層間絕緣膜
14．．．配線
15．．．通孔
16．．．積體電路
21．．．TEOS層
22．．．SiCN層
23．．．SiH4 層
24．．．TEOS層
25．．．TEOS層
31．．．環
32．．．垂直構造體
33．．．標記構造體
34．．．垂直構造體
61．．．矽晶圓
62．．．晶圓層疊體
63．．．晶圓層疊體
Rc．．．周邊區域
Re．．．端緣區域
Rd‧‧‧裝置區域
Rsc‧‧‧切割道區域
Rdc‧‧‧切割區域
Rnd‧‧‧非切割區域
圖1是表示第1實施形態的半導體裝置的平面圖。
圖2是圖1所示的A-A’線的剖面圖。
圖3是表示1個垂直構造體的剖面圖。
圖4(A)～(C)是表示第1實施形態的半導體裝置的製造方法的立體圖。
圖5是表示第1實施形態的晶圓層疊體的平面圖。
圖6是圖5所示的B-B’線的剖面圖。
圖7是表示第2實施形態的半導體裝置的平面圖。
圖8是圖7所示的A-A’線的剖面圖。
圖9是表示第2實施形態的晶圓層疊體的平面圖。
圖10是圖9所示的B-B’線的剖面圖。
圖11是表示比較例的晶圓層疊體的平面圖。
圖12是圖11所示的B-B’線的剖面圖。
1．．．半導體裝置
12．．．多層配線膜
31．．．環
32．．．垂直構造體
Rc．．．周邊區域
Re．．．端緣區域
Rd．．．裝置區域

Claims (10)

  1. 一種半導體裝置，其特徵係具備：半導體基板；設於上述半導體基板上，下部含低介電常數膜的層間絕緣膜；設於上述層間絕緣膜內的配線；及設於上述層間絕緣膜內的通孔，在裝置區域的周圍的周邊區域之上述層間絕緣膜的內部形成有上述配線及上述通孔被連結於上下方向的垂直構造體，在配置於上述周邊區域的周圍構成外緣部的端緣區域之上述層間絕緣膜的上述下部形成有上述配線及上述通孔被連結於上下方向的垂直構造體，在上述層間絶緣膜的上部未形成有上述配線及上述通孔，形成於上述端緣區域的上述下部的上述垂直構造體係露出於外面。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述配線係被層疊成多層，最上層的上述配線比其他的上述配線更厚，在被形成於上述端緣區域的垂直構造體未含上述最上層的配線。
  3. 如申請專利範圍第1項之半導體裝置，其中，在上述端緣區域之上述層間絕緣膜的內部的下部未形成有上述配線及上述通孔被連結於上下方向的垂直構造體。
  4. 如申請專利範圍第1項之半導體裝置，其中，上述 配線係被層疊成多層，藉由最上層的上述配線來形成感應體。
  5. 如申請專利範圍第1項之半導體裝置，其中，在上述裝置區域的外緣形成有上述配線及上述通孔被連結於上下方向及上述裝置區域的外緣所延伸的方向之環。
  6. 如申請專利範圍第1項之半導體裝置，其中，在從上述裝置區域往上述端緣區域的方向配列有複數個的上述垂直構造體。
  7. 一種半導體裝置的製造方法，其特徵係具備：在複數的裝置區域藉由切割道區域來區劃的半導體晶圓上形成一在層間絕緣膜內設有配線及通孔的多層配線膜之工程；及藉由切割被設定於上述切割道區域內的切割區域的一部分，每上述裝置區域切開上述多層配線膜及上述半導體晶圓之工程，在形成上述多層配線膜的工程中，在上述層間絶緣膜的下部形成低介電常數膜，在形成上述多層配線膜的工程中，在除了上述切割道區域的上述切割區域以外的區域形成使上述配線及上述通孔連結於上下方向的垂直構造體，在上述切割區域的上述層間絶緣膜的上述下部形成使上述配線及上述通孔連結於上下方向的垂直構造體，在上述切割區域的上述層間絶緣膜的上部未形成上述配線及上述通孔，在上述切開工程中，形成於上述切割區域的上述下部 的垂直構造體係露出於外面。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中，在形成上述多層配線膜的工程中，在上述切割區域之上述層間絕緣膜的內部的下部不形成使上述配線及上述通孔連結於上下方向的垂直構造體。
  9. 如申請專利範圍第7項之半導體裝置的製造方法，其中，在上述切割道區域的各直線部分的寬度方向中央部配置上述切割區域。
  10. 如申請專利範圍第7項之半導體裝置的製造方法，其中，使上述複數的裝置區域配列成矩陣狀。
TW100108723A 2010-03-31 2011-03-15 半導體裝置及其製造方法 TWI466257B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010082963A JP5468445B2 (ja) 2010-03-31 2010-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201208028A TW201208028A (en) 2012-02-16
TWI466257B true TWI466257B (zh) 2014-12-21

Family

ID=44708666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108723A TWI466257B (zh) 2010-03-31 2011-03-15 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US8384197B2 (zh)
JP (1) JP5468445B2 (zh)
TW (1) TWI466257B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6026322B2 (ja) 2013-03-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置およびレイアウト設計システム
US9431350B2 (en) * 2014-03-20 2016-08-30 United Microelectronics Corp. Crack-stopping structure and method for forming the same
JP2015213134A (ja) * 2014-05-07 2015-11-26 ソニー株式会社 半導体基板、半導体装置、半導体基板の製造方法、及び、半導体装置の製造方法
KR102399356B1 (ko) 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
US10734298B2 (en) * 2018-06-22 2020-08-04 Microchip Technology Incorporated Methods of reinforcing integrated circuitry of semiconductor devices and related semiconductor devices and packages
KR20210020683A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 반도체 기판 및 이의 절단 방법
CN115602625A (zh) * 2021-07-08 2023-01-13 联华电子股份有限公司（Tw） 具有测试结构的晶片及切割晶片的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519908A (zh) * 2003-01-29 2004-08-11 �����ɷ� 半导体器件及其制造方法
US20070158691A1 (en) * 2006-01-10 2007-07-12 Renesas Technology Corp. Semiconductor device having soi structure
TW200741866A (en) * 2005-07-08 2007-11-01 Renesas Tech Corp Semiconductor device
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US20090212437A1 (en) * 2008-02-27 2009-08-27 Yukihiro Kumagai Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5175066B2 (ja) * 2006-09-15 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2009218504A (ja) * 2008-03-12 2009-09-24 Sanyo Electric Co Ltd 半導体装置
JP2010219332A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 多層配線層の電源配線構造およびその製造方法
JP2011134893A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519908A (zh) * 2003-01-29 2004-08-11 �����ɷ� 半导体器件及其制造方法
TW200741866A (en) * 2005-07-08 2007-11-01 Renesas Tech Corp Semiconductor device
US20070158691A1 (en) * 2006-01-10 2007-07-12 Renesas Technology Corp. Semiconductor device having soi structure
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US20090212437A1 (en) * 2008-02-27 2009-08-27 Yukihiro Kumagai Semiconductor device

Also Published As

Publication number Publication date
US20110241164A1 (en) 2011-10-06
TW201208028A (en) 2012-02-16
JP5468445B2 (ja) 2014-04-09
US8384197B2 (en) 2013-02-26
JP2011216648A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
TWI466257B (zh) 半導體裝置及其製造方法
US7955955B2 (en) Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US7777304B2 (en) Semiconductor device
US7777341B2 (en) Semiconductor device
JP4675159B2 (ja) 半導体装置
US20100072578A1 (en) Semiconductor chip and semiconductor wafer
US8022509B2 (en) Crack stopping structure and method for fabricating the same
US7538433B2 (en) Semiconductor device
JP2004296904A (ja) 半導体装置、半導体装置の製造方法
KR102557402B1 (ko) 반도체 장치 및 그 제조 방법
JP4675146B2 (ja) 半導体装置
US20100155908A1 (en) Passivation structure and fabricating method thereof
JP2009218504A (ja) 半導体装置
JP2008066545A (ja) 半導体装置の製造方法
JP2005327913A (ja) 半導体装置
JP2012160547A (ja) 半導体装置及びその製造方法
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
JP2009218503A (ja) 半導体装置及びその製造方法
US20140252659A1 (en) Semiconductor structure and manufacturing method thereof
JP5483772B2 (ja) 半導体装置
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
JP2010278307A (ja) 半導体装置及びその製造方法
JP2012222034A (ja) 半導体装置およびその製造方法、半導体基板