JP2002108714A - メモリ装置およびメモリアクセス制限方法 - Google Patents

メモリ装置およびメモリアクセス制限方法

Info

Publication number
JP2002108714A
JP2002108714A JP2000300974A JP2000300974A JP2002108714A JP 2002108714 A JP2002108714 A JP 2002108714A JP 2000300974 A JP2000300974 A JP 2000300974A JP 2000300974 A JP2000300974 A JP 2000300974A JP 2002108714 A JP2002108714 A JP 2002108714A
Authority
JP
Japan
Prior art keywords
memory device
data
area
memory
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000300974A
Other languages
English (en)
Other versions
JP4678084B2 (ja
Inventor
Takumi Okanoe
拓己 岡上
Yasuko Miura
泰子 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000300974A priority Critical patent/JP4678084B2/ja
Priority to TW090123492A priority patent/TW521183B/zh
Priority to KR1020010060425A priority patent/KR20020025799A/ko
Priority to US09/967,410 priority patent/US6775754B2/en
Priority to EP01308341A priority patent/EP1193602A3/en
Priority to MYPI20014556A priority patent/MY127318A/en
Priority to CNB011372532A priority patent/CN1270244C/zh
Publication of JP2002108714A publication Critical patent/JP2002108714A/ja
Application granted granted Critical
Publication of JP4678084B2 publication Critical patent/JP4678084B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 メモリ装置の使用を促進させる。 【解決手段】 メモリ装置１０のメモリ１２の指定エリ
ア１４に書かれているデータがレジスタ２２にパワーオ
ン時にロードされる。初期状態検出部２６がレジスタ２
２にロードされたデータが初期値であると検出すると、
ゲートＧ０がオンとされ、指定エリア１４および隠しエ
リア１５がアクセス可能とされる。指定エリア１４に対
して外部から初期値と異なるデータを書き込むと、アク
セス制限状態となる。使用状態検出回路２７によってメ
モリの使用量が設定値と一致することが検出されると、
ゲートＧ０がオンとなり、隠しエリア１５に対するアク
セスが可能となる。隠しエリア１５に予め書かれている
隠しデータは、ユーザに特典をもたらす情報、広告・宣
伝用の情報である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、非可逆書き込み
メモリを使用したメモリ装置およびメモリアクセス制限
方法に関する。
【０００２】
【従来の技術】一度だけ書き込みが可能な非可逆書き込
みメモリが知られている。例えば半導体メモリの一つと
して、ＯＴＰ(One Time Programmable ROM) と呼ばれ、
１回だけデータを書き込むことができるものが提案され
ている。この発明では、非可逆書き込みメモリであっ
て、不揮発性のものが使用される。すなわち、一度書か
れたデータは、消去不可能であり、電源を切っても記憶
データが保持される。非可逆書き込みメモリは、フラッ
シュメモリと比較して低コスト化が可能である。
【０００３】
【発明が解決しようとする課題】最近では、カード状の
フラッシュメモリがデータ記録媒体として実用化されつ
つある。例えばディジタルカメラで撮影した静止画をフ
ラッシュメモリに記録することがなされている。しかし
ながら、フラッシュメモリの価格が比較的高い問題があ
る。ＯＴＰは、低価格ではあるが、再使用できない問題
がある。よりＯＴＰが低価格になると、利用度が高まる
ことが期待される。一般的に、記憶媒体が大量に使用さ
れるようになるほど、その価格が低下する。
【０００４】したがって、この発明の目的は、非可逆書
き込みメモリがより広範に使用されることを可能とメモ
リ装置およびアクセス制限方法を提供することにある。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、非可逆書き込みメモリで構
成されたメモリ装置において、初期データが予め書かれ
る指定領域と、ユーザが予め用意したデータを書き込む
所定の領域と、設定状態を書き込む領域とを備え、指定
領域に対して初期データと異なるデータが書かれること
によって、所定の領域に対するアクセスが不可とされ、
メモリの使用状態が設定状態となるときに、所定の領域
に対するアクセスが可能となるようにされたメモリ装置
である。
【０００６】請求項２の発明は、非可逆書き込みメモリ
で構成されたメモリ装置において、初期データが予め書
かれる第１の指定領域と、ユーザが予め用意したデータ
を書き込む所定の領域と、第２の指定領域とを備え、第
１の指定領域に対して初期データと異なる特定のデータ
が書かれることによって、所定の領域に対するアクセス
が不可とされ、第２の指定領域に対して特定のデータと
所定の関係にあるデータが書かれることによって所定の
領域に対するアクセスが可能となるようにされたメモリ
装置である。
【０００７】請求項７の発明は、不揮発性の非可逆書き
込みメモリ装置に対するアクセス制限方法において、メ
モリ装置は、第１の指定領域に特定のデータが書かれる
ことによって、所定の領域に対するアクセスが制限され
るものであり、メモリ装置がアクセス制限済が否かを検
出するステップと、メモリ装置がアクセス制限済でない
ときに、メモリ装置をアクセス制限状態へ変更するステ
ップとアクセス制限済であるときに、メモリ装置の使用
状態が予め設定した状態となるときに、メモリ装置をア
クセス可能状態へ変更するステップとからなるアクセス
制限方法である。
【０００８】請求項８の発明は、不揮発性の非可逆書き
込みメモリ装置に対するアクセス制限方法において、メ
モリ装置は、第１の指定領域に特定のデータが書かれる
ことによって、所定の領域に対するアクセスが制限され
るものであり、メモリ装置がアクセス制限済が否かを検
出するステップと、メモリ装置がアクセス制限済でない
ときに、メモリ装置をアクセス制限状態へ変更するステ
ップとアクセス制限済であるときに、メモリ装置の第２
の指定領域に書かれたデータが特定のデータと所定の関
係になるときに、メモリ装置をアクセス可能状態へ変更
するステップとからなるアクセス制限方法である。
【０００９】この発明によれば、メモリをある程度使用
した時、または指定領域に対して特定データと所定の関
係にあるデータが書き込まれた時に、予め書き込まれて
いるデータがアクセス可能となる。このデータは、ユー
ザに対して特典をもたらすものであり、または広告・宣
伝用の情報である。したがって、メモリ装置の使用を促
進し、また、メモリ装置の価格を低下させることが可能
となる。
【００１０】
【発明の実施の形態】図１に、この発明の一実施形態に
おけるシステムの概略的な構成を示す。ホスト側とメモ
リ装置側とが例えばシリアルインターフェースを介して
接続されている。ホスト側データ処理装置１は、データ
処理部２とコントロールＩＣ３とを有している。メモリ
装置１０は、コントロールＩＣ１１とメモリ１２とを有
している。メモリ装置１０は、データ処理装置１に対し
て着脱自在のカード状の構成とされている。
【００１１】データ処理部２は、メモリ装置１０に対し
て書き込むデータを生成し、また、メモリ装置１０から
データを読み出し、読み出したデータを利用して種々の
データ処理を行なう。例えばデータ処理装置１がディジ
タル電子カメラであり、撮影された画像がメモリ装置１
０に書き込まれ、また、画像がメモリ装置１０から読み
出される。データ処理装置１の他の例は、オーディオ記
録／再生装置であり、圧縮オーディオデータがメモリ装
置１０に書き込まれ、また、圧縮オーディオデータがメ
モリ装置１０から読み出される。
【００１２】コントロールＩＣ３および１１は、並列−
直列変換回路、データを一時的に保持するバッファメモ
リ、インターフェース回路等をそれぞれ有している。コ
ントロールＩＣ３と１１との間には、電源ラインＶＣ
Ｃ、データラインＤＩＯ、接地ラインＧＮＤが設けられ
ている。データラインＤＩＯを介してデータ処理装置１
からメモリ装置１０に対して、コマンドおよび書き込み
データが伝送される。メモリ装置１０からデータ処理装
置１に対してデータラインＤＩＯを介して読み出しデー
タが伝送される。図示しないが、クロック信号、コント
ロール信号等を伝送するための信号ラインが設けられ
る。
【００１３】図２は、一実施形態のメモリ装置１０のよ
り詳細な構成を示す。メモリ１２は、所定のデータ量の
単位（例えば図２における水平ストライプ状のエリア）
で読み書きされる。メモリ１２上の所定の二つのエリア
がブートエリア１３ａおよび１３ｂとされている。ブー
トエリア１３ａ、１３ｂには、属性情報等の種々の情報
が予め記録されている。例えばブートエリア１３ａ、１
３ｂにそのメモリ装置が読み出し専用か、アクセス制限
対応メモリか、書き替え可能なものかを区別する情報が
記録されている。これらの特性が異なる種類のメモリ装
置が混在して使用される可能性のある環境では、ブート
エリアに含まれる属性情報によって特性が識別される。
【００１４】ブートエリア１３ａ、１３ｂは、メモリ装
置を１０をデータ処理装置１に対して装着した時に、デ
ータ処理装置１が最初に読み出すエリアである。ブート
エリア１３ａ、１３ｂは、常に読み出し可能とされてい
る。さらに、メモリ１２には、指定エリア１４および隠
しエリア（斜線領域）１５が設けられている。メモリ１
２上で、ブートエリア１３ａ、１３ｂ、指定エリア１
４、隠しエリア１５以外のメモリエリア（ユーザエリ
ア）を１６で示す。ユーザエリア１６を使用してユーザ
データが書き込まれる。
【００１５】非可逆書き込みメモリ（ＯＴＰ）のメモリ
１２は、ユーザエリア１６の先頭（図２の最も上側のエ
リア）から順番に使用される。ユーザエリアの例えば先
頭のエリア１６ａには、設定値が書き込まれる。設定値
は、メモリ１２の元々のメモリ容量に対して実際に使用
したメモリ量の割合を示す値である。例えばメモリ１２
の書き込みのデータ単位でもって設定値が示される。一
例として、約８０％のメモリ量を使用した場合に相当す
る設定値がエリア１６ａに書き込まれている。また、各
エリアに対してデータが書き込まれると、そのエリアの
フラグ（例えば１ビット）が使用済を示すものに変更さ
れる。フラグの記録位置もメモリ上の各エリアに設定さ
れている。
【００１６】指定エリア１４には、メモリ装置１０の出
荷時に初期値が書かれている。また、隠しエリア１５に
は、隠しデータが記録される。メモリ装置１０の出荷後
に、例えばコンテンツ提供者、コンテンツ配信者等の２
次的なメモリ提供者によって、文字データ、音楽デー
タ、画像データまたはこれらの組み合わせたデータが隠
しデータとして記録される。メモリの販売等をビジネス
とする者に限らず、個人が隠しデータをメモリ１２に記
録するようにしても良い。後述するように、隠しデータ
は、ユーザに対して特典を生じさせたり、宣伝・広告用
の情報である。
【００１７】コントロールＩＣ１１のデータラインＤＩ
Ｏに対して、アクセス制御部２１が接続されている。ア
クセス制御部２１は、メモリ１２に対してのデータの書
き込み、メモリ１２からのデータの読み出しを制御する
もので、データを蓄えるバッファメモリ、コマンドを蓄
えるレジスタ等を有している。
【００１８】また、電源ラインＶＣＣに対してリセット
信号生成部２３が接続されている。リセット信号生成部
２３は、電源ラインＶＣＣの電圧変動を監視し、メモリ
装置１０に対する電源のオンを検出し、その検出に基づ
いてリセット信号を発生するものである。リセット信号
に応答して指定エリア１４に書かれているデータがレジ
スタ２２に対してロードされる。
【００１９】アクセス制御部２１とメモリ１２のブート
エリア１３ａ、１３ｂおよびユーザエリア１６とが接続
される。それによって、これらのエリア１３ａ，１３ｂ
および１６に対して常にアクセスすることが可能とされ
る。また、アクセス制御部２１とメモリ１２の指定エリ
ア１４および隠しエリア１５との間に、ゲート（スイッ
チ）Ｇ０が設けられる。ゲートＧ０は、コントロール信
号によって一度オンまたはオフとされると、次にコント
ロール信号が供給されるまでその状態が保持されるもの
である。
【００２０】リセット信号に応答して指定エリア１４か
らレジスタ２２に取り込まれたデータが初期状態か否か
を検出する初期状態検出部２６が設けられる。初期状態
検出部２６の検出出力によって、ゲートＧ０のオン／オ
フが制御される。
【００２１】また、コントロールＩＣ１１に使用状態検
出回路２７が設けられる。使用状態検出回路２７には、
エリア１６ａに記録されている設定値とユーザエリア１
６のエリア１６ａ以外のエリアに関する使用済か否かを
示すフラグとが供給される。使用状態検出回路２７は、
メモリ使用量が設定値に達したか否かを検出する。この
検出結果に基づいて発生する検出信号によってゲートＧ
０のオン／オフが制御される。
【００２２】ゲートＧ０に対する制御について説明す
る。初期状態検出部２６によって初期状態であることが
検出されると、ゲートＧ０がオンとされ、初期状態でな
いと検出されると、ゲートＧ０がオフされる。また、使
用状態検出回路２７によって、メモリ使用量が設定値に
達していない場合には、ゲートＧ０がオフとされ、メモ
リ使用量が設定値に達した場合には、ゲートＧ０がオン
とされる。ゲートＧ０がオンの場合には、指定エリア１
４および隠しエリア１５の両方がアクセス可能である。
初期状態か否かの検出信号と、使用状態検出回路２７の
検出信号との両者によってゲートＧ０が制御される。な
お、図２に示すコントロールＩＣ１１には、図示しない
が、ＣＰＵからなるシーケンサ（コントローラ）が設け
られている。
【００２３】図３は、コントロールＩＣ１１内のシーケ
ンサの制御の下でなされる一実施形態の動作を説明する
ためのフローチャートである。ステップＳ１において、
パワーがオンされると、電源ラインＶＣＣが立ち上がっ
たことがリセット信号生成部２３によって検出され、リ
セット信号生成部２３からリセット信号が発生する。リ
セット信号によってメモリ１２の指定エリア１４のデー
タがコントロールＩＣ１１のレジスタ２２にロードされ
る（ステップＳ２）。
【００２４】ステップＳ３において、レジスタ２２にロ
ードされたコードが初期値であるか否かが初期状態検出
部２６によって決定される。初期状態では、指定エリア
１４のデータが初期値である。初期値は、メモリ装置１
０がユーザに渡される前に書かれている値であり、例え
ば全ビットが"1" のコードである。初期状態である場合
には、初期状態検出部２６の出力によってゲートＧ０が
オンとされる。
【００２５】ゲートＧ０がオンになると、メモリ１２の
全エリアに対するアクセスが可能となる（ステップＳ
４）。すなわち、常にアクセス可能なブートエリア１３
ａ、１３ｂおよびユーザエリア１６に加えて、指定エリ
ア１４およびメモリエリア１５に書かれているデータを
読み出すことができ、また、空いているエリアに対して
データを書き込むことができる。
【００２６】ユーザは、全エリアにアクセス可能な状態
において、隠しエリア１５に対し所望の情報を書き込
む。また、エリア１６ａに対して所望の設定値を書き込
む。その後、指定エリア１４に対して、初期値と異なる
コードを記録する。そして、パワーをオフとする。メモ
リ１２は、不揮発性メモリであり、電源を切っても書か
れた情報が消えない。次に、パワーがオンされ、レジス
タ２２に指定エリア１４のデータをロードすると、この
ロードされたデータは、初期値と異なるために、ステッ
プＳ３では、初期状態ではないと決定される。
【００２７】ステップＳ５では、メモリ１２の使用状態
が使用状態検出回路２７に読み込まれる。また、エリア
１６ａに記録されている設定値も使用状態検出回路２７
に読み込まれる。ステップＳ６において、読み込まれた
使用状態が設定値と一致するか否かが決定される。例え
ばメモリ使用量が選定値の８０％に到達したか否かが使
用状態検出回路２７によって決定される。
【００２８】使用量が設定値に達していない場合には、
ゲートＧ０がオフであり、指定エリア１４および隠しエ
リア１５は、アクセス不可である（ステップＳ８）。メ
モリ使用量がエリア１６ａに記録されている設定値と一
致すると、使用状態検出回路２７の検出信号によってゲ
ートＧ０がオンとされる。それによって、指定エリア１
４および隠しエリア１５がアクセス可能となる（ステッ
プＳ７）。すなわち、隠しエリア１５に記録されている
隠しデータがアクセス制御部２１によって読み出し可能
となる。
【００２９】上述したこの発明の一実施形態は、メモリ
１２を設定された状態（規定容量）まで使用した時に、
初めて隠しエリア１５に対するアクセスが可能となる。
それまでは、隠しエリア１５に記録されている隠しデー
タを得ることができない。このようなメモリ装置１０
は、隠しデータを当たり／外れのマークとしたり、隠し
データをポイントとし、当たりの場合に賞品を貰えた
り、ポイントを集めることでプレゼントを貰えるように
できる。
【００３０】また、隠しデータがプロモーション用の映
像および／または音楽のデータとすることによって、広
告・宣伝用の媒体としてメモリ装置を利用できる。その
場合には、スポンサーが消費者に対して無料または低価
格でメモリ装置を頒布することが可能となる。さらに、
隠しデータを用いてＷｅｂサイトにアクセスしたり、抽
選の応募をすることを可能としても良い。その場合、ポ
イント数で抽選回数が増加するようにしても良い。この
場合、隠しデータで再生される映像、音楽、番号等の情
報が暗証番号の代わりの役割を果たし、通常アクセスで
きないシークレットインターネットサイトにアクセスす
ることが可能となるようにしても良い。これらの隠しデ
ータにより得られる特典によって、メモリ装置の販売を
促進することができる。さらに、ビジネス用途に限ら
ず、プライベートな用途においても、利用価値がある。
【００３１】図４は、他の実施形態のメモリ装置１０の
より詳細な構成を示す。前述の一実施形態の構成を示す
図２と対応する部分には、同一の参照符号を付して示
す。ブートエリア１３ａ、１３ｂおよびユーザエリア１
６は、データ処理装置１によって常にアクセス可能とさ
れている。出荷時に初期値が書かれている指定エリア１
４の他にユーザエリア１６内に第２の指定エリア１６ｂ
が設けられている。図４中で、指定エリア１は、第１の
指定エリアを表し、指定エリア２は、第２の指定エリア
を表す。さらに、隠しエリア（斜線領域）１５が設けら
れている。
【００３２】アクセス制御部２１とメモリ１２の指定エ
リア１４および隠しエリア１５との間に、並列的にゲー
ト（スイッチ）Ｇ１およびＧ２が設けられる。これらの
ゲートＧ１およびＧ２は、コントロール信号によって一
度オンまたはオフとされると、次にコントロール信号が
供給されるまでその状態が保持されるものである。
【００３３】初期状態検出部２６がレジスタ２２に取り
込まれた指定エリア１４からのデータが初期状態か否か
を検出し、初期状態検出部２６の検出出力によって、ゲ
ートＧ２のオン／オフが制御される。レジスタ２２に取
り込まれたデータが一方の入力として供給される比較回
路２４が設けられている。
【００３４】また、第２の指定エリア１６ｂから読み出
されたデータが格納されるレジスタ２５が設けられ、レ
ジスタ２５の出力が比較回路２４に対して他方の入力と
して供給される。比較回路２４は、レジスタ２２および
２５の出力の一致を検出するものである。比較回路２４
の出力によって、ゲートＧ１のオン／オフが制御され
る。
【００３５】ゲートＧ２に対する制御は、前述の一実施
形態中のゲートＧ０に対する制御と同様になされる。す
なわち、初期状態であることが検出されると、ゲートＧ
２がオンとされ、初期状態でないと検出されると、ゲー
トＧ２がオフされる。また、レジスタ２２に取り込まれ
た第１の指定エリア１４のデータと、レジスタ２５に取
り込まれた第２の指定エリア１６ｂのデータとが比較回
路２４で比較され、両者が一致する時には、ゲートＧ１
がオンとされる。ゲートＧ１がオンの場合には、指定エ
リア１４および隠しエリア１５の両方がアクセス可能で
ある。逆に、比較回路２４によって一致が検出されない
時には、ゲートＧ１がオフであり、指定エリア１４およ
び隠しエリア１５の両方がアクセス不可能である。
【００３６】図５は、コントロールＩＣ１１内のシーケ
ンサの制御の下でなされる他の実施形態の動作を説明す
るためのフローチャートである。ステップＳ１１におい
て、パワーがオンされると、電源ラインＶＣＣが立ち上
がったことがリセット信号生成部２３によって検出さ
れ、リセット信号生成部２３からリセット信号が発生す
る。リセット信号によってメモリ１２の第１の指定エリ
ア１４のデータがコントロールＩＣ１１のレジスタ２２
にロードされる。（ステップＳ１２）。
【００３７】ステップＳ１３において、レジスタ２２に
ロードされたコードが初期値であるか否かが初期状態検
出部２６によって決定される。初期状態では、指定エリ
ア１４のデータが初期値である。初期値は、メモリ装置
１０がユーザに渡される前に書かれている値である。初
期状態である場合には、初期状態検出部２６の出力によ
ってゲートＧ２がオンとされる。
【００３８】ゲートＧ２がオンになると、メモリ１２の
全エリアに対するアクセスが可能となる（ステップＳ１
４）。すなわち、常にアクセス可能なブートエリア１３
ａ、１３ｂおよびユーザエリア１６に加えて、指定エリ
ア１４および隠しエリア１５に書かれているデータを読
み出すことができ、また、空いているエリアに対してデ
ータを書き込むことができる。
【００３９】ユーザ例えば二次的なメモリ供給業者は、
全エリアにアクセス可能な状態において、隠しエリア１
５に対し所望の情報を書き込む。その後、第１の指定エ
リア１４に対して、初期値と異なる特定のデータを記録
する。そして、パワーをオフとする。メモリ１２は、不
揮発性メモリであり、電源を切っても書かれた情報が消
えない。次に、パワーがオンされ、レジスタ２２に指定
エリア１４のデータをロードすると、このロードされた
データ（特定のデータ）は、初期値と異なるために、ス
テップＳ１３では、初期状態ではないと決定される。
【００４０】ステップＳ１５では、メモリ１２の第２の
指定エリア１６ｂのデータがレジスタ２５にロードされ
る。ステップＳ１６（比較回路２４）において、レジス
タ２２のデータと、レジスタ２５のデータとが一致する
か否かが決定される。両者が一致すると、ゲートＧ１が
オンとなり、指定エリア１４および隠しエリア１５にア
クセス可能となる（ステップＳ１７）。元々ブートエリ
ア１３ａ、１３ｂとユーザエリア１６は、常にアクセス
可能であるので、ステップＳ１７では、全エリアがアク
セス可能となっている。
【００４１】ステップＳ１６において、二つのレジスタ
２２および２５の内容が一致しないと決定される時に
は、ゲートＧ１がオフであるため、指定エリア１４およ
び隠しエリア１５にアクセスすることができない。
【００４２】上述した他の実施形態によるメモリ装置
は、スタンプラリーに使用することができる。例えば電
車一日乗車券、１週間フリーチケット、周遊チケットな
どと組み合わせて、複数の駅や、プレイスポット等の指
定場所を回って訪ね、各指定場所でスタンプのように、
あるデータ（指定値）を第２の指定エリア１６ｂに書き
込む。そして、指定場所のデータを全て集めた時点（例
えば１０駅終了した時点）で、指定エリア１６ｂに書き
込まれたデータが指定エリア１４に書かれた特定のデー
タと一致したものとなる。それによって、ゲートＧ１が
オンとなり、隠しエリア１５に対するアクセスが可能と
なる。隠しエリア１５に予め書いておくデータは、一実
施形態について説明したような当たりマーク、広告・宣
伝用のデータ、ポイント、プレミアムデータ等である。
【００４３】また、スタンプが押された日時をチェック
することによって、どこにどの程度の時間をかけてスタ
ンプラリーを終了したのが分かるので、そのデータに基
づいて一番早く終了した人に特別の賞品を授与する等の
応用が可能である。さらに、スタンプ終了データと日時
データを用いてあとからインターネットＷｅｂサイトに
アクセスし、終了した人だけがアクセスできるサイトの
運営や、日時データを用いたサービス提供を行なうこと
も可能となる。例えば一回終了が一回の抽選回数とされ
たり、ある期間内（抽選期間内）に何回も応募すること
ができる仕組みも応用例として可能である。
【００４４】指定エリア１６ｂにデータを書き込むの
は、駅、プレイスポット等の場所に限られない。例えば
同一メーカーのオーディオ／ビジュアル機器、ディジタ
ル機器によってメモリ装置が使用されるごとにデータを
書き込むようにしても良い。あるメーカーが販売してい
るディジタルカメラでメモリ装置を使用すると、指定エ
リア１６ｂに対して指定のデータが書かれる。次に、他
の機器例えばノートパソコンでメモリ装置を使用する
と、指定エリア１６ｂに対して指定のデータが書かれ
る。このようにして、設定された個数例えば５台の機器
によってメモリ装置を使用すると、指定エリア１６ｂに
書かれるデータが指定エリア１４の特定データと一致す
る。それによって、隠しエリア１５に対するアクセスが
可能となる。
【００４５】この発明は、上述したこの発明の一実施形
態等に限定されるものでは無く、この発明の要旨を逸脱
しない範囲内で様々な変形や応用が可能である。例えば
パワーのオン時に初期状態を検出するようにしている
が、メモリ装置を装着した時に初期状態を検出するよう
にしても良い。また、レジスタ２２および２５の内容が
一致することを検出して隠しエリア１５に対するアクセ
スを可能としているが、両者がある特定の条件を満たす
場合（一定の差分を有する場合等）に、アクセスを可能
とするようにしても良い。さらに、この発明は、非可逆
書き込みメモリとして不揮発性の半導体メモリ（ＯＴ
Ｐ）に限らず、追記型の光ディスク等の蓄積媒体を使用
しても良い。蓄積媒体の場合では、ディスクの最内周側
に設けられた領域（リードインエリアと呼ばれる）がブ
ートエリアに相当する。
【００４６】
【発明の効果】この発明によれば、メモリ使用量が設定
状態となると、隠しエリアに対するアクセスが可能とな
る。また、この発明では、指定エリアに対して特定のデ
ータと一致するデータが書かれると、アクセスエリアに
対するアクセスが可能となる。隠しエリアに記録された
隠しデータを得ることによって、特典が得られようにす
れば、メモリ装置の販売を促進することが可能となる。
また、メモリ装置と結びついて、新たなビジネスモデル
を構築することができる。
【図面の簡単な説明】
【図１】この発明を適用することができるシステムの一
例を示すブロック図である。
【図２】この発明の一実施形態におけるメモリ装置の構
成を示すブロック図である。
【図３】この発明の一実施形態におけるメモリ装置の動
作を説明するためのフローチャートである。
【図４】この発明の他の実施形態におけるメモリ装置の
構成を示すブロック図である。
【図５】この発明の他の実施形態におけるメモリ装置の
動作を説明するためのフローチャートである。
【符号の説明】
１・・・データ処理装置、３・・・データ処理装置のコ
ントロールＩＣ、１０・・・メモリ装置、１１・・・メ
モリ装置のコントロールＩＣ、１４・・・指定エリア、
２２，２５・・・レジスタ、２３・・・リセット信号生
成部、Ｇ０，Ｇ１，Ｇ２・・・ゲート

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 非可逆書き込みメモリで構成されたメモ
    リ装置において、 初期データが予め書かれる指定領域と、 ユーザが予め用意したデータを書き込む所定の領域と、 設定状態を書き込む領域とを備え、 上記指定領域に対して上記初期データと異なるデータが
    書かれることによって、上記所定の領域に対するアクセ
    スが不可とされ、 メモリの使用状態が上記設定状態となるときに、上記所
    定の領域に対するアクセスが可能となるようにされたメ
    モリ装置。
  2. 【請求項２】 非可逆書き込みメモリで構成されたメモ
    リ装置において、 初期データが予め書かれる第１の指定領域と、 ユーザが予め用意したデータを書き込む所定の領域と、 第２の指定領域とを備え、 上記第１の指定領域に対して上記初期データと異なる特
    定のデータが書かれることによって、上記所定の領域に
    対するアクセスが不可とされ、 上記第２の指定領域に対して上記特定のデータと所定の
    関係にあるデータが書かれることによって上記所定の領
    域に対するアクセスが可能となるようにされたメモリ装
    置。
  3. 【請求項３】 請求項１または２において、 上記非可逆書き込みメモリは、不揮発性の半導体メモリ
    であるメモリ装置。
  4. 【請求項４】 請求項１または２において、 常にアクセス可能な領域に属性情報が記録されており、
    上記属性情報中にアクセス制限の有無の情報が記録され
    ているメモリ装置。
  5. 【請求項５】 請求項１または２において、 上記所定の領域に書かれるデータは、ユーザに特典を生
    じさせるデータであるメモリ装置。
  6. 【請求項６】 請求項１または２において、 上記所定の領域に書かれるデータは、広告・宣伝情報で
    あるメモリ装置。
  7. 【請求項７】 不揮発性の非可逆書き込みメモリ装置に
    対するアクセス制限方法において、 メモリ装置は、第１の指定領域に特定のデータが書かれ
    ることによって、所定の領域に対するアクセスが制限さ
    れるものであり、 上記メモリ装置がアクセス制限済が否かを検出するステ
    ップと、 上記メモリ装置がアクセス制限済でないときに、上記メ
    モリ装置をアクセス制限状態へ変更するステップとアク
    セス制限済であるときに、上記メモリ装置の使用状態が
    予め設定した状態となるときに、上記メモリ装置をアク
    セス可能状態へ変更するステップとからなるアクセス制
    限方法。
  8. 【請求項８】 不揮発性の非可逆書き込みメモリ装置に
    対するアクセス制限方法において、 メモリ装置は、第１の指定領域に特定のデータが書かれ
    ることによって、所定の領域に対するアクセスが制限さ
    れるものであり、 上記メモリ装置がアクセス制限済が否かを検出するステ
    ップと、 上記メモリ装置がアクセス制限済でないときに、上記メ
    モリ装置をアクセス制限状態へ変更するステップとアク
    セス制限済であるときに、上記メモリ装置の第２の指定
    領域に書かれたデータが上記特定のデータと所定の関係
    になるときに、上記メモリ装置をアクセス可能状態へ変
    更するステップとからなるアクセス制限方法。
JP2000300974A 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法 Expired - Fee Related JP4678084B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000300974A JP4678084B2 (ja) 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法
TW090123492A TW521183B (en) 2000-09-29 2001-09-24 Memory device and limitation method for memory access
US09/967,410 US6775754B2 (en) 2000-09-29 2001-09-28 Memory apparatus and memory access restricting method
EP01308341A EP1193602A3 (en) 2000-09-29 2001-09-28 Memory and access restriction
KR1020010060425A KR20020025799A (ko) 2000-09-29 2001-09-28 메모리 장치 및 메모리 액세스 제한 방법
MYPI20014556A MY127318A (en) 2000-09-29 2001-09-28 Memory apparatus and memory access restricting method
CNB011372532A CN1270244C (zh) 2000-09-29 2001-09-29 存储器装置及存储器访问限制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300974A JP4678084B2 (ja) 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法

Publications (2)

Publication Number Publication Date
JP2002108714A true JP2002108714A (ja) 2002-04-12
JP4678084B2 JP4678084B2 (ja) 2011-04-27

Family

ID=18782573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300974A Expired - Fee Related JP4678084B2 (ja) 2000-09-29 2000-09-29 メモリ装置およびメモリアクセス制限方法

Country Status (7)

Country Link
US (1) US6775754B2 (ja)
EP (1) EP1193602A3 (ja)
JP (1) JP4678084B2 (ja)
KR (1) KR20020025799A (ja)
CN (1) CN1270244C (ja)
MY (1) MY127318A (ja)
TW (1) TW521183B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004001607A1 (ja) * 2002-06-25 2003-12-31 Sony Corporation 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム
WO2004001609A1 (ja) * 2002-06-25 2003-12-31 Sony Corporation 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム
WO2004001610A1 (ja) * 2002-06-25 2003-12-31 Sony Corporation 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム
JP2007257399A (ja) * 2006-03-24 2007-10-04 Megachips Lsi Solutions Inc 情報処理装置および追記型メモリ利用方法
JP2008129722A (ja) * 2006-11-17 2008-06-05 Nec Corp ストレージ装置、ストレージ装置のアクセス制御方法、ストレージ装置のアクセス制御プログラム
CN105573923A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种访问多块存储空间的控制电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7296127B2 (en) 2003-03-31 2007-11-13 Intel Corporation NoDMA cache
US7814554B1 (en) * 2003-11-06 2010-10-12 Gary Dean Ragner Dynamic associative storage security for long-term memory storage devices
US7277999B1 (en) * 2004-08-12 2007-10-02 Vmware, Inc. Restricting memory access to protect data when sharing a common address space
US7277998B1 (en) * 2004-08-12 2007-10-02 Vmware, Inc. Restricting memory access to protect data when sharing a common address space
US7281102B1 (en) * 2004-08-12 2007-10-09 Vmware, Inc. Restricting memory access to protect data when sharing a common address space
CN100358050C (zh) * 2005-05-25 2007-12-26 深圳兆日技术有限公司 一种防止存储器攻击的隐藏rom的方法
US20070271609A1 (en) * 2006-05-18 2007-11-22 Phison Electronics Corp. Security system of flash memory and method thereof
JP5186808B2 (ja) * 2007-05-29 2013-04-24 富士ゼロックス株式会社 情報処理装置及びプログラム
US8327059B2 (en) * 2009-09-30 2012-12-04 Vmware, Inc. System and method to enhance memory protection for programs in a virtual machine environment
CN109618101B (zh) * 2014-02-18 2021-10-08 青岛海信移动通信技术股份有限公司 一种终端中的相机启动方法及终端
CN105989299A (zh) * 2014-11-13 2016-10-05 株式会社东芝 存储装置的管理方法及计算机***
CN105988282A (zh) * 2015-11-08 2016-10-05 乐视移动智能信息技术（北京）有限公司 相机模组故障检测方法及装置
US10387333B2 (en) * 2017-01-05 2019-08-20 Qualcomm Incorporated Non-volatile random access memory with gated security access
US10387336B2 (en) 2017-03-24 2019-08-20 Micron Technology, Inc. Memory protection based on system state
CN108922567B (zh) * 2018-06-29 2020-08-21 北京同方光盘股份有限公司 光盘隐藏数据读取次数的限定的方法及装置
US11468037B2 (en) 2019-03-06 2022-10-11 Semiconductor Components Industries, Llc Memory device and data verification method
US11507282B2 (en) * 2020-12-04 2022-11-22 Winbond Electronics Corp. Data processing system and method for reading instruction data of instruction from memory including a comparison stage for preventing execution of wrong instruction data

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226351A (ja) * 1986-03-28 1987-10-05 Citizen Watch Co Ltd Ｉｃカ−ド
JPS63225841A (ja) * 1987-03-16 1988-09-20 Hitachi Maxell Ltd 半導体メモリ装置
JPH0793501A (ja) * 1977-08-26 1995-04-07 Bull Sa マイクロプロセッサおよび少なくとも一つのプログラム可能な読み出し専用メモリを備えるデータ担体の外部との間のオペレーションの実行方法
JPH08505964A (ja) * 1992-11-12 1996-06-25 マックスター・コーポレーション 取外し可能なメモリを有するコンピュータ・メモリにおいてデータ・セキュリティを講じる装置および方法
JPH09223198A (ja) * 1996-02-20 1997-08-26 Dainippon Printing Co Ltd 計数機能を有するｉｃカード
JPH09253308A (ja) * 1996-03-18 1997-09-30 Sophia Co Ltd 遊技情報媒体
JPH09293022A (ja) * 1996-04-24 1997-11-11 Toshiba Corp データ記録再生装置及び同装置におけるデータ保護方法
JPH1165936A (ja) * 1997-06-12 1999-03-09 Oki Micro Design Miyazaki:Kk メモリ装置
JPH11232884A (ja) * 1998-02-09 1999-08-27 Hitachi Ltd 不揮発性メモリ装置
JPH11249966A (ja) * 1998-03-03 1999-09-17 Nec Corp 情報記憶装置
US6009012A (en) * 1998-06-03 1999-12-28 Motorola Inc. Microcontroller having a non-volatile memory and a method for selecting an operational mode
WO2000013089A1 (fr) * 1998-08-31 2000-03-09 Sony Corporation Memoire, processeur et procede de traitement
JP2000076133A (ja) * 1998-06-04 2000-03-14 Texas Instr Inc <Ti> 一度だけ書込み可能なメモリ内のプログラムデ―タのセキュリティ保証方法
WO2000033247A1 (de) * 1998-12-02 2000-06-08 Orga Kartensysteme Gmbh Tragbarer, mikroprozessorgestützter datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3680476D1 (de) * 1985-07-08 1991-08-29 Siemens Ag Verfahren zum kontrollieren eines speicherzugriffs auf einer chipkarte und anordnung zur durchfuehrung des verfahrens.
JPH0844628A (ja) * 1994-08-03 1996-02-16 Hitachi Ltd 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
JPH1049986A (ja) * 1996-08-05 1998-02-20 Sony Corp 記録媒体、記録又は再生装置、記録又は再生方法
JPH10228421A (ja) * 1997-02-14 1998-08-25 Nec Ic Microcomput Syst Ltd メモリアクセス制御回路
US6618789B1 (en) * 1999-04-07 2003-09-09 Sony Corporation Security memory card compatible with secure and non-secure data processing systems

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793501A (ja) * 1977-08-26 1995-04-07 Bull Sa マイクロプロセッサおよび少なくとも一つのプログラム可能な読み出し専用メモリを備えるデータ担体の外部との間のオペレーションの実行方法
JPS62226351A (ja) * 1986-03-28 1987-10-05 Citizen Watch Co Ltd Ｉｃカ−ド
JPS63225841A (ja) * 1987-03-16 1988-09-20 Hitachi Maxell Ltd 半導体メモリ装置
JPH08505964A (ja) * 1992-11-12 1996-06-25 マックスター・コーポレーション 取外し可能なメモリを有するコンピュータ・メモリにおいてデータ・セキュリティを講じる装置および方法
JPH09223198A (ja) * 1996-02-20 1997-08-26 Dainippon Printing Co Ltd 計数機能を有するｉｃカード
JPH09253308A (ja) * 1996-03-18 1997-09-30 Sophia Co Ltd 遊技情報媒体
JPH09293022A (ja) * 1996-04-24 1997-11-11 Toshiba Corp データ記録再生装置及び同装置におけるデータ保護方法
JPH1165936A (ja) * 1997-06-12 1999-03-09 Oki Micro Design Miyazaki:Kk メモリ装置
JPH11232884A (ja) * 1998-02-09 1999-08-27 Hitachi Ltd 不揮発性メモリ装置
JPH11249966A (ja) * 1998-03-03 1999-09-17 Nec Corp 情報記憶装置
US6009012A (en) * 1998-06-03 1999-12-28 Motorola Inc. Microcontroller having a non-volatile memory and a method for selecting an operational mode
JP2000076133A (ja) * 1998-06-04 2000-03-14 Texas Instr Inc <Ti> 一度だけ書込み可能なメモリ内のプログラムデ―タのセキュリティ保証方法
WO2000013089A1 (fr) * 1998-08-31 2000-03-09 Sony Corporation Memoire, processeur et procede de traitement
WO2000033247A1 (de) * 1998-12-02 2000-06-08 Orga Kartensysteme Gmbh Tragbarer, mikroprozessorgestützter datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004001607A1 (ja) * 2002-06-25 2003-12-31 Sony Corporation 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム
WO2004001609A1 (ja) * 2002-06-25 2003-12-31 Sony Corporation 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム
WO2004001610A1 (ja) * 2002-06-25 2003-12-31 Sony Corporation 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム
US7636826B2 (en) 2002-06-25 2009-12-22 Sony Corporation Systems and methods for locking and exporting the locking of a removable memory device
US7962713B2 (en) 2002-06-25 2011-06-14 Sony Corporation Memory device having secure non-volatile locking functionality
US8402240B2 (en) 2002-06-25 2013-03-19 Sony Corporation Systems and methods for locking and exporting the locking of a removable memory device
JP2007257399A (ja) * 2006-03-24 2007-10-04 Megachips Lsi Solutions Inc 情報処理装置および追記型メモリ利用方法
JP2008129722A (ja) * 2006-11-17 2008-06-05 Nec Corp ストレージ装置、ストレージ装置のアクセス制御方法、ストレージ装置のアクセス制御プログラム
JP4577300B2 (ja) * 2006-11-17 2010-11-10 日本電気株式会社 ストレージ装置、ストレージ装置のアクセス制御方法、ストレージ装置のアクセス制御プログラム
CN105573923A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种访问多块存储空间的控制电路

Also Published As

Publication number Publication date
MY127318A (en) 2006-11-30
TW521183B (en) 2003-02-21
EP1193602A3 (en) 2005-10-26
EP1193602A2 (en) 2002-04-03
US20020040423A1 (en) 2002-04-04
KR20020025799A (ko) 2002-04-04
CN1270244C (zh) 2006-08-16
US6775754B2 (en) 2004-08-10
JP4678084B2 (ja) 2011-04-27
CN1346093A (zh) 2002-04-24

Similar Documents

Publication Publication Date Title
JP4678084B2 (ja) メモリ装置およびメモリアクセス制限方法
CN101142581B (zh) 向便携式数据存储装置的用户传递消息作为其使用条件
KR100987241B1 (ko) 메모리 장치 및 그 메모리 장치를 이용한 기록 재생 장치
US7007140B2 (en) Storage device, storage device controlling method, and program
JP2001503166A (ja) フラッシュメモリカード
JPH0758500B2 (ja) 携帯可能電子装置
JP4678083B2 (ja) メモリ装置およびメモリアクセス制限方法
TW201013682A (en) One-time-programmable memory emulation
JP2001109666A (ja) 不揮発性半導体記憶装置
JP3471842B2 (ja) データ管理装置、データ記憶装置およびデータ管理方法
JP2005524915A (ja) システムおよび認証方法
JP2528466B2 (ja) Ｉｃカ−ド
JP2609645B2 (ja) 携帯可能電子装置
JP3113267B2 (ja) Ｉｃカード
JP3166168B2 (ja) Ｉｃカードを利用したデータの記録方法
JP3054119B2 (ja) 携帯可能電子装置
KR100347736B1 (ko) 데이터 저장 디바이스에서 광학적으로 식별가능한 데이터의 보안 방법 및 디바이스
JP2798957B2 (ja) 携帯可能電子装置
JP3980011B2 (ja) 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
JP2752074B2 (ja) 携帯可能電子装置のデータ記憶方法
JP2006065505A (ja) メモリーカード及び再生装置
JP4638467B2 (ja) 半導体情報処理装置
JP2822357B2 (ja) Ｉｃカード対応自動販売機
JPS6368948A (ja) Ｉｃカ−ドに於けるデ−タ保護方式
JP2001075598A (ja) 不揮発性記憶媒体および情報収集装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees