KR20020025799A - 메모리 장치 및 메모리 액세스 제한 방법 - Google Patents
메모리 장치 및 메모리 액세스 제한 방법 Download PDFInfo
- Publication number
- KR20020025799A KR20020025799A KR1020010060425A KR20010060425A KR20020025799A KR 20020025799 A KR20020025799 A KR 20020025799A KR 1020010060425 A KR1020010060425 A KR 1020010060425A KR 20010060425 A KR20010060425 A KR 20010060425A KR 20020025799 A KR20020025799 A KR 20020025799A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory device
- memory
- area
- access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
- Read Only Memory (AREA)
Abstract
본원 발명은 메모리 장치의 사용을 촉진시키는 것을 과제로 한다.
메모리 장치(10)의 메모리(12)의 지정 영역(14)에 기록되어 있는 데이터가 파워 온 시에 레지스터(22)로 로드된다. 초기 상태 검출부(26)가 레지스터(22)로 로드된 데이터가 초기값인 것으로 검출하면 게이트 G0이 온으로 되고, 지정 영역(14) 및 은닉 영역(15)에 대한 액세스가 가능하게 된다. 지정 영역(14)에 외부로부터 초기값과 다른 데이터를 기록하면, 액세스 제한 상태가 된다. 사용 상태 검출 회로(27)에 의해 메모리의 사용량이 설정값과 일치하는 것이 검출되면, 게이트 G0이 온으로 되고, 은닉 영역(15)에 대한 액세스가 가능하게 된다. 은닉 영역(15)에 사전에 기록되어 있는 은닉 데이터는 사용자에게 특전을 가져다주는 정보, 광고·선전용의 정보이다.
Description
본 발명은 비가역 기록 메모리를 사용한 메모리 장치 및 메모리 액세스 제한 방법에 관한 것이다.
한 번만 기록이 가능한 비가역 기록 메모리가 잘 알려져 있다. 예를 들면 반도체 메모리의 하나로서, OTP(One Time Programmable ROM)라 불리며, 1회만 데이터를 기록할 수 있는 것이 제안되어 있다. 본 발명에서는 비가역 기록 메모리로서, 불휘발성인 것이 사용된다. 즉, 한 번 기록된 데이터는 소거 불가능하며, 전원을 차단하더라도 기억 데이터가 유지된다. 비가역 기록 메모리는 플래시 메모리보다 비용을 저감시킬 수 있다.
최근에는 카드형의 플래시 메모리가 데이터 기록 매체로서 실용화되고 있다. 예를 들면 디지털 카메라로 촬영한 정지 화상을 플래시 메모리에 기록하는 것이 이루어지고 있다. 그러나, 플래시 메모리의 가격이 비교적 높다는 문제가 있다. OPT는 저가이지만, 재사용할 수 없다는 문제가 있다. OTP가 보다 저가로 되면 이용자의 수요가 증대되는 것이 기대된다. 일반적으로 기억 매체가 대량으로 사용될수록 그 가격이 저하된다.
따라서, 본 발명의 목적은 비가역 기록 메모리를 보다 광범위하게 사용할 수 있는 메모리 장치 및 액세스 제한 방법을 제공하는 것이다.
도 1은 본 발명을 적용한 시스템의 일례를 나타내는 블록도.
도 2는 본 발명의 일 실시예에서의 메모리 장치의 구성을 나타내는 블록도.
도 3은 본 발명의 일 실시예에서의 메모리 장치의 동작을 설명하기 위한 순서도.
도 4는 본 발명의 다른 실시예에서의 메모리 장치의 구성을 나타내는 블록도.
도 5는 본 발명의 다른 실시예에서의 메모리 장치의 동작을 설명하기 위한 순서도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 데이터 처리 장치
3 : 데이터 처리 장치의 제어 IC
10 : 메모리 장치
11 : 메모리 장치의 제어 IC
14 : 지정 영역
22, 25 : 레지스터
23 : 리세트 신호 생성부
G0, G1, G2 : 게이트
상술한 과제를 해결하기 위해 청구항 1의 발명은, 비가역 기록 메모리로 구성된 메모리 장치에 있어서, 초기 데이터가 사전에 기록되는 지정 영역과, 사용자가 사전에 준비한 데이터를 기록하는 소정의 영역과, 설정 상태를 기록하는 영역을 구비하고, 지정 영역에 초기 데이터와 다른 데이터가 기록됨으로써 소정의 영역에 대한 액세스가 불가능하게 되고, 메모리의 사용 상태가 설정 상태로 될 때 소정의 영역에 대한 액세스가 가능하게 된 메모리 장치인 것을 특징으로 한다.
청구항 2의 발명은, 비가역 기록 메모리로 구성된 메모리 장치에 있어서, 초기 데이터가 사전에 기록되는 제1 지정 영역과, 사용자가 사전에 준비한 데이터를 기록하는 소정의 영역과, 제2 지정 영역을 구비하고, 제1 지정 영역에 초기 데이터와 다른 특정한 데이터가 기록됨으로써 소정의 영역에 대한 액세스가 불가능하게 되고, 제2 지정 영역에 특정한 데이터와 소정의 관계에 있는 데이터가 기록됨으로써 소정의 영역에 대한 액세스가 가능하게 된 메모리 장치인 것을 특징으로 한다.
청구항 7의 발명은, 불휘발성의 비가역 기록 메모리 장치에 대한 액세스 제한 방법에 있어서, 메모리 장치는 제1 지정 영역에 특정한 데이터가 기록됨으로써 소정의 영역에 대한 액세스가 제한되는 것으로서, 메모리 장치는 액세스가 제한되었는지의 여부를 검출하는 단계와, 메모리 장치는 액세스가 제한되지 않았을 때 메모리 장치를 액세스 제한 상태로 변경하는 단계와, 액세스가 제한되었을 때 메모리장치의 사용 상태가 사전에 설정한 상태로 될 때, 메모리 장치를 액세스 가능 상태로 변경하는 단계를 포함하는 액세스 제한 방법인 것을 특징으로 한다.
청구항 8의 발명은, 불휘발성의 비가역 기록 메모리 장치에 대한 액세스 제한 방법에 있어서, 메모리 장치는 제1 지정 영역에 특정한 데이터가 기록됨으로써 소정의 영역에 대한 액세스가 제한되는 것으로서, 메모리 장치는 액세스가 제한되었는지의 여부를 검출하는 단계와, 메모리 장치는 액세스가 제한되지 않았을 때 메모리 장치를 액세스 제한 상태로 변경하는 단계와 액세스가 제한되었을 때 메모리 장치의 제2 지정 영역에 기록된 데이터가 특정한 데이터와 소정의 관계가 될 때 메모리 장치를 액세스 가능 상태로 변경하는 단계를 포함하는 액세스 제한 방법인 것을 특징으로 한다.
본 발명에 따르면, 메모리를 어느 정도 사용했을 때 또는 지정 영역에 특정 데이터와 소정의 관계에 있는 데이터가 기록되었을 때 사전에 기록되어 있는 데이터가 액세스 가능하게 된다. 이 데이터는 사용자에게 특전을 가져다 주는 것이며, 또한 광고·선전용의 정보이다. 따라서, 메모리 장치의 사용을 촉진시키고, 또한, 메모리 장치의 가격을 저감시킬 수 있게 된다
도 1에, 본 발명의 일 실시예에서의 시스템의 개략적인 구성을 나타낸다. 호스트측과 메모리 장치측이, 예를 들면 직렬 인터페이스를 통해 접속되어 있다. 호스트측 데이터 처리 장치(1)는 데이터 처리부(2)와 제어 IC(3)를 갖고 있다. 메모리 장치(10)는 제어 IC(11)와 메모리(12)를 갖고 있다. 메모리 장치(10)는 데이터 처리 장치(1)에 착탈 가능한 카드형의 구성으로 되어 있다.
데이터 처리부(2)는 메모리 장치(10)에 기록하는 데이터를 생성하고, 또한, 메모리 장치(10)로부터 데이터를 판독하여, 이 판독된 데이터를 이용하여 다양한 데이터 처리를 수행한다. 예를 들면 데이터 처리 장치(1)는 디지털 전자 카메라로서, 촬영된 화상이 메모리 장치(10)에 기록되며, 또한, 화상이 메모리 장치(10)로부터 판독된다. 데이터 처리 장치(1)의 다른 예는, 오디오 기록/재생 장치로서, 압축 오디오 데이터가 메모리 장치(10)에 기록되며, 또한, 압축 오디오 데이터가 메모리 장치(10)로부터 판독된다.
제어 IC(3 및 11)는 병렬-직렬 변환 회로, 데이터를 일시적으로 보유하는 버퍼 메모리, 인터페이스 회로 등을 각각 갖고 있다. 제어 IC(3과 11) 사이에는 전원 라인 VCC, 데이터 라인 DIO, 접지 라인 GND가 설치되어 있다. 데이터 라인 DIO를 통해 데이터 처리 장치(1)로부터 메모리 장치(10)로 커맨드 및 기록 데이터가 전송된다. 메모리 장치(10)로부터 데이터 처리 장치(1)로 데이터 라인 DIO를 통해 판독 데이터가 전송된다. 도시는 하지 않지만, 클럭 신호, 칩 셀렉트 신호, 비지 신호, 인터럽트 신호 등을 전송하기 위한 신호 라인이 설치된다.
도 2는, 일 실시예의 메모리 장치(10)의 보다 상세한 구성을 나타낸다. 메모리(12)는 소정의 데이터량의 단위로 기록 및 판독된다. 메모리(12) 상의 소정의 2개의 영역이 부트 영역(13a 및 13b)으로 되어 있다. 부트 영역(13a, 13b)에는 속성 정보 등의 다양한 정보가 사전에 기록되어 있다. 예를 들면 부트 영역(13a, 13b)에 그 메모리 장치가 판독 전용인지, 액세스 제한 대응 메모리인지, 재기록 가능한 것인지를 구별하는 정보가 기록되어 있다. 이들 특성이 다른 종류의 메모리장치가 혼재되어 사용될 가능성이 있는 환경에서는 부트 영역에 포함되는 속성 정보에 의해 특성이 식별된다.
부트 영역(13a, 13b)은 메모리 장치(10)를 데이터 처리 장치(1)에 장착했을 때 데이터 처리 장치(1)가 최초로 판독하는 영역이다. 부트 영역(13a, 13b)은 언제나 판독 가능으로 되어 있다. 또한, 메모리(12)에는 지정 영역(14) 및 은닉 영역(사선 영역: 15)이 설치되어 있다. 메모리(12) 상에는 부트 영역(13a, 13b), 지정 영역(14), 은닉 영역(15) 이외의 메모리 영역(15)이 나타나 있다. 사용자 영역(16)을 사용하여 사용자 영역 데이터가 기록된다.
비가역 기록 메모리(OTP)의 메모리(12)는 사용자 영역(16)의 선두(도 2의 최상측의 영역)로부터 순서대로 사용된다. 사용자 영역의, 예를 들면 선두 영역(16a)에는 설정값이 기록된다. 설정값은 메모리(12)의 원래의 메모리 용량에 대하여 실제로 사용한 메모리량의 비율을 나타내는 값이다. 예를 들면 메모리(12)의 기록 데이터 단위로서 설정값이 나타난다. 일례로서, 약 80%의 메모리량을 사용한 경우에 상당하는 설정값이 영역(16a)에 기록되어 있다. 또한, 각 영역에 데이터가 기록되면, 그 영역의 플래그(예를 들면 1비트)가 사용되었다는 것을 나타내는 것으로 변경된다. 플래그의 기록 위치도 메모리 상의 각 영역에 설정되어 있다.
지정 영역(14)에는 메모리 장치(10)의 출하 시에 초기값이 기록되어 있다. 또한, 은닉 영역(15)에는 은닉 데이터가 기록된다. 메모리 장치(10)의 출하 후에, 예를 들면 콘텐츠 제공자, 콘텐츠 배신자(配信者) 등의 2차적인 메모리 제공자에의해 문자 데이터, 음악 데이터, 화상 데이터 또는 이들의 조합된 데이터가 은닉 데이터로서 기록된다. 메모리의 판매 등을 비즈니스로 하는 사람에만 한하지 않고, 개인이 은닉 데이터를 메모리(12)에 기록하도록 하여도 된다. 후술하는 바와 같이, 은닉 데이터는 사용자에게 특전을 주거나, 선전·광고용의 정보이다.
제어 IC(11)의 데이터 라인 DIO에 액세스 제어부(21)가 접속되어 있다. 액세스 제어부(21)는 메모리(12)에 대한 데이터의 기록, 메모리(12)로부터의 데이터의 판독을 제어하는 것이며, 데이터를 저장하는 버퍼 메모리, 커맨드를 저장하는 레지스터 등을 갖고 있다.
또한, 전원 라인 VCC에 리세트 신호 생성부(23)가 접속되어 있다. 리세트 신호 생성부(23)는 전원 라인 VCC의 전압 변동을 감시하고, 메모리 장치(10)에 대한 전원의 온을 검출하여, 그 검출에 기초하여 리세트 신호를 발생시키는 것이다. 리세트 신호에 응답하여 지정 영역(14)에 기록되어 있는 데이터가 레지스터(22)로 로드된다.
액세스 제어부(21)와 메모리(12)의 부트 영역(13a, 13b) 및 사용자 영역(16)이 접속된다. 그것에 의해, 이들 영역(13a, 13b 및 16)을 언제나 액세스하는 것이 가능하게 된다. 또한, 액세스 제어부(21)와 메모리(12)의 지정 영역(14) 및 은닉 영역(15) 사이에 게이트(스위치) G0이 설치된다. 게이트 G0은 제어 신호에 의해 한 번 온 또는 오프로 되면, 다음에 제어 신호가 공급될 때까지 그 상태가 유지되는 것이다.
리세트 신호에 응답하여 지정 영역(14)으로부터 레지스터(22)에 입력된 데이터가 초기 상태인지의 여부를 검출하는 초기 상태 검출부(26)가 설치된다. 초기 상태 검출부(26)의 검출 출력에 의해 게이트 G2 및 G3의 온/오프가 제어된다.
또한, 제어 IC(11)에 사용 상태 검출 회로(27)가 설치된다. 사용 상태 검출 회로(27)에는 영역(16a)에 기록되어 있는 설정값과 사용자 영역(16)의 영역(16a) 이외의 영역에 관한 사용 여부를 나타내는 플래그가 공급된다. 사용 상태 검출 회로(27)는 메모리 사용량이 설정값에 도달했는지의 여부를 검출한다. 이 검출 결과에 기초하여 발생되는 검출 신호에 의해 게이트 G0의 온/오프가 제어된다.
게이트 G0에 대한 제어에 대하여 설명한다. 초기 상태 검출부(26)에 의해 초기 상태인 것이 검출되면, 게이트 G0이 온으로 되고, 초기 상태가 아니라고 검출되면, 게이트 G0이 오프된다. 또한, 사용 상태 검출 회로(27)에 의해 메모리 사용량이 설정값에 도달하고 있지 않은 경우에는 게이트 G0이 오프로 되고, 메모리 사용량이 설정값에 도달한 경우에는 게이트 G0이 온으로 된다. 게이트 G0이 온인 경우에는 지정 영역(14) 및 은닉 영역(15)의 양쪽이 액세스 가능하다. 초기 상태의 여부에 대한 검출 신호와, 사용 상태 검출 회로(27)의 검출 신호의 양자에 의해 게이트 G0이 제어된다. 또, 도 2에 도시한 제어 IC(11)에는 도시하지 않지만, CPU로 이루어지는 시퀀서(제어기)가 설치되어 있다.
도 3은 제어 IC(11) 내의 시퀀서의 제어 하에서 이루어지는 일 실시예의 동작을 설명하기 위한 순서도이다. 단계 S1에서 파워가 온되면 전원 라인 VCC가 동작되는 것이 리세트 신호 생성부(23)에 의해 검출되고, 리세트 신호 생성부(23)로부터 리세트 신호가 발생된다. 리세트 신호에 의해 메모리(12)의 지정 영역(14)의데이터가 제어 IC(11)의 레지스터(22)로 로드된다 (단계 S2).
단계 S3에서 레지스터(22)로 로드된 코드가 초기값인지의 여부가 초기 상태 검출부(26)에 의해 결정된다. 초기 상태에서는 지정 영역(14)의 데이터가 초기값이다. 초기값은 메모리 장치(10)가 사용자에게 전달하기 전에 기록되어 있는 값이며, 예를 들면 전체 비트가 "1"인 코드이다. 초기 상태인 경우에는 초기 상태 검출부(26)의 출력에 의해 게이트 G0이 온으로 된다.
게이트 G0이 온으로 되면, 메모리(12)의 전체 영역에 대한 액세스가 가능하게 된다 (단계 S4). 즉, 언제나 액세스 가능한 부트 영역(13a, 13b) 및 사용자 영역(16) 외에, 지정 영역(14) 및 메모리 영역(15)에 기록되어 있는 데이터를 판독할 수 있으며, 또한, 비어 있는 영역에 데이터를 기록할 수 있다.
사용자는 전체 영역을 액세스 가능한 상태에서, 은닉 영역(15)에 원하는 정보를 기록한다. 또한, 영역(16a)에 원하는 설정값을 기록한다. 그 후, 지정 영역(14)에 초기값과 다른 코드를 기록한다. 그리고, 파워를 오프로 한다. 메모리(12)는 불휘발성 메모리로서, 전원을 차단하더라도 기록된 정보가 지워지지 않는다. 다음에, 파워가 온되고, 레지스터(22)로 지정 영역(14)의 데이터를 로드하면, 이 로드된 데이터는 초기값과 다르기 때문에 단계 S3에서는 초기 상태가 아니라고 결정된다.
단계 S5에서는 메모리(12)의 사용 상태가 사용 상태 검출 회로(27)에 의해 판독된다. 또한, 영역(16a)에 기록되어 있는 설정값도 사용 상태 검출 회로(27)에의해 판독된다. 단계 S6에서 판독된 사용 상태가 설정값과 일치하는지의 여부가결정된다. 예를 들면 메모리 사용량이 선정된 값의 80%에 도달하였는지의 여부가 사용 상태 검출 회로(27)에 의해 결정된다.
사용량이 설정값에 도달하고 있지 않은 경우에는, 게이트 G0이 오프이고, 지정 영역(14) 및 은닉 영역(15)은 액세스 불가능하다 (단계 S8). 메모리 사용량이 영역(16a)에 기록되어 있는 설정값과 일치하면, 사용 상태 검출 회로(27)의 검출 신호에 의해 게이트 G0이 온으로 된다. 그것에 의해, 지정 영역(14) 및 은닉 영역(15)이 액세스 가능하게 된다 (단계 S7). 즉, 은닉 영역(15)에 기록되어 있는 은닉 데이터가 액세스 제어부(21)에 의해 판독 가능하게 된다.
상술한 본 발명의 일 실시예는, 메모리(12)를 설정된 상태(규정 용량)까지 사용했을 때, 비로소 은닉 영역(15)에 대한 액세스가 가능하게 된다. 그 때까지는 은닉 영역(15)에 기록되어 있는 은닉 데이터를 얻을 수 없다. 이러한 메모리 장치(10)는 은닉 데이터를 당첨/비 당첨의 마크로 하거나, 은닉 데이터를 포인트로 하여 당첨인 경우에 상품을 주거나, 포인트를 모아 선물을 받을 수 있도록 할 수 있다.
또한, 은닉 데이터는 프로모션용의 영상 및/또는 음악 데이터로 함으로써 광고·선전용의 매체로서 메모리 장치를 이용할 수 있다. 그 경우에는, 스폰서가 소비자에게 무료 또는 저가로 메모리 장치를 반포하는 것이 가능하게 된다. 또한, 은닉 데이터를 이용하여 Web 사이트를 액세스하거나, 추첨의 응모를 하는 것이 가능하게 된다. 이 경우, 포인트수로 추첨 횟수를 증가시켜도 좋다. 이 때, 은닉 데이터로 재생되는 영상, 음악, 번호 등의 정보가 비밀 번호 대신의 역할을 완수하여, 통상적으로 액세스할 수 없는 비밀 인터넷 사이트를 액세스하는 것이 가능해지도록 하여도 된다. 이들 은닉 데이터에 의해 얻어지는 특전에 의해 메모리 장치의 판매를 촉진시킬 수 있다. 또한, 비즈니스 용도에 한하지 않고, 사적인 용도로서도 이용 가치가 있다.
도 4는, 다른 실시예의 메모리 장치(10)의 보다 상세한 구성을 나타낸다. 상술한 일 실시예의 구성을 나타내는 도 2와 대응하는 부분에는 동일한 참조 부호를 붙여 나타낸다. 부트 영역(13a, 13b) 및 사용자 영역(16)은 데이터 처리 장치(1)에 의해 언제나 액세스 가능하게 되어 있다. 출하 시에 초기값이 기록되어 있는 지정 영역(14) 외에 사용자 영역(16) 내에 제2 지정 영역(16b)이 설치되어 있다. 도 4 중에서, 지정 영역(1)은 제1 지정 영역을 나타내며, 지정 영역(2)은 제2 지정 영역을 나타낸다. 또한, 은닉 영역(사선 영역: 15)이 설치되어 있다.
액세스 제어부(21)와 메모리(12)의 지정 영역(14) 및 은닉 영역(15) 사이에, 병렬적으로 게이트(스위치) G1 및 G2가 설치된다. 이들 게이트 G1 및 G2는 제어 신호에 의해 한 번 온 또는 오프로 되면, 다음에 제어 신호가 공급될 때까지 그 상태가 유지되는 것이다.
초기 상태 검출부(26)가 레지스터(22)에 입력된 지정 영역(14)으로부터의 데이터가 초기 상태인지의 여부를 검출하고, 초기 상태 검출부(26)의 검출 출력에 의해서 게이트 G2의 온/오프가 제어된다. 레지스터(22)에 입력된 데이터가 한 쪽의 입력으로서 공급되는 비교 회로(24)가 설치되어 있다.
또한, 제2 지정 영역(16b)으로부터 판독된 데이터가 저장되는 레지스터(25)가 설치되고, 레지스터(25)의 출력이 비교 회로(24)에 대하여 다른 쪽의 입력으로서 공급된다. 비교 회로(24)는 레지스터(22 및 25)의 출력의 일치를 검출하는 것이다. 비교 회로(24)의 출력에 의해 게이트 G1의 온/오프가 제어된다.
게이트 G2에 대한 제어는, 상술의 일 실시예 중의 게이트 G0에 대한 제어와 동일하게 이루어진다. 즉, 초기 상태인 것이 검출되면, 게이트 G2가 온으로 되고, 초기 상태가 아니라고 검출되면, 게이트 G2가 오프된다. 또한, 레지스터(22)에 입력된 제1 지정 영역(14)의 데이터와, 레지스터(25)에 입력된 제2 지정 영역(16b)의 데이터가 비교 회로(24)에서 비교되고, 양자가 일치할 때는 게이트 G1이 온으로 된다. 게이트 G1이 온인 경우에는 지정 영역(14) 및 은닉 영역(15)의 양쪽이 액세스 가능하다. 반대로, 비교 회로(24)에 의해 일치가 검출되지 않을 때는 게이트 G1이 오프이며, 지정 영역(14) 및 은닉 영역(15)의 양쪽이 액세스 불가능하다.
도 5는, 제어 IC(11) 내의 시퀀서의 제어 하에서 이루어지는 다른 실시예의 동작을 설명하기 위한 순서도이다. 단계 S11에서 파워가 온되면, 전원 라인 VCC가 동작된 것이 리세트 신호 생성부(23)에 의해 검출되고, 리세트 신호 생성부(23)로부터 리세트 신호가 발생된다. 리세트 신호에 의해 메모리(12)의 제1 지정 영역(14)의 데이터가 제어 IC(11)의 레지스터(22)로 로드된다 (단계 S12).
단계 S13에서 레지스터(22)로 로드된 코드가 초기값인지의 여부가 초기 상태 검출부(26)에 의해 결정된다. 초기 상태에서는 지정 영역(14)의 데이터가 초기값이다. 이 초기값은 메모리 장치(10)가 사용자에게 전달하기 전에 기록되어 있는 값이다. 초기 상태인 경우에는 초기 상태 검출부(26)의 출력에 의해 게이트 G2가온으로 된다.
게이트 G2가 온이 되면, 메모리(12)의 전체 영역에 대한 액세스가 가능하게 된다 (단계 S14). 즉, 언제나 액세스 가능한 부트 영역(13a, 13b) 및 사용자 영역(16) 외에 지정 영역(14) 및 은닉 영역(15)에 기록되어 있는 데이터를 판독할 수 있으며, 또한, 비어 있는 영역에 데이터를 기록할 수 있다.
사용자, 예를 들면 2차적인 메모리 공급 업자는 전체 영역을 액세스 가능한 상태에서 은닉 영역(15)에 원하는 정보를 기록한다. 그 후, 제1 지정 영역(14)에 초기값과 다른 특정한 데이터를 기록한다. 그리고, 파워를 오프로 한다. 메모리(12)는 불휘발성 메모리로서, 전원을 차단하더라도 기록된 정보가 지워지지 않는다. 다음에, 파워가 온되고, 레지스터(22)에 지정 영역(14)의 데이터를 로드하면, 이 로드된 데이터(특정한 데이터)는 초기값과 다르기 때문에 단계 S13에서는 초기 상태가 아니라고 결정된다.
단계 S15에서는 메모리(12)의 제2 지정 영역(16b)의 데이터가 레지스터(25)로 로드된다. 단계 S16(비교 회로: 24)에 있어서, 레지스터(22)의 데이터와, 레지스터(25)의 데이터가 일치하는지의 여부가 결정된다. 양자가 일치하면, 게이트 G1이 온으로 되고, 지정 영역(14) 및 은닉 영역(15)의 액세스가 가능하게 된다 (단계 S17). 원래의 부트 영역(13a, 13b)과 사용자 영역(16)은 언제나 액세스 가능하기 때문에, 단계 S17에서는 전체 영역이 액세스 가능하게 되어 있다.
단계 S16에서 2개의 레지스터(22 및 25)의 내용이 일치하지 않다고 결정될 때는 게이트 G1이 오프이기 때문에, 지정 영역(14) 및 은닉 영역(15)을 액세스할수 없다.
상술한 다른 실시예에 따른 메모리 장치는 스탬프 모으기(stamp rally)에 사용할 수 있다. 예를 들면 전철 1일 승차권, 1주간 프리티켓, 주유(周遊) 티켓 등과 조합하여 여러 역이나, 놀이 장소 등의 지정 장소를 여러 군데 방문하여, 각 지정 장소에서 스탬프와 같이 임의의 데이터(지정값)를 제2 지정 영역(16b)에 기록한다. 그리고, 지정 장소의 데이터를 전부 모은 시점(예를 들면 10개의 역이 종료된 시점)에서 지정 영역(16b)에 기록된 데이터가 지정 영역(14)에 기록된 특정한 데이터와 일치한 것으로 된다. 그에 따라 게이트 G1이 온으로 되고, 은닉 영역(15)에 대한 액세스가 가능하게 된다. 은닉 영역(15)에 사전에 기록해 놓은 데이터는, 일 실시예에 대하여 설명한 바와 같은 당첨 마크, 광고·선전용의 데이터, 포인트, 프리미엄 데이터 등이다.
또한, 스탬프가 찍힌 일시를 체크함으로써 어디에 어느 정도의 시간에 걸쳐 스탬프 모으기가 종료되었는지를 알 수 있으므로, 그 데이터에 기초하여 가장 빠르게 종료한 사람에게 특별한 상품을 수여하는 등의 응용이 가능하다. 또한, 스탬프 종료 데이터와 일시 데이터를 이용하여 후에 인터넷 Web 사이트를 액세스하고, 종료한 사람만이 액세스할 수 있는 사이트의 운영이나, 일시 데이터를 이용한 서비스 제공을 행하는 것도 가능하게 된다. 예를 들면 일회 종료가 일회의 추첨 횟수로 되거나, 임의의 기간 내(추첨 기간 내)에 몇 번이나 응모할 수 있는 시스템도 응용예로서 가능하다.
지정 영역(16b)에 데이터를 기록하는 것은 역, 놀이 장소 등의 장소에 한정되지 않는다. 예를 들면 동일 메이커의 오디오/비주얼 기기, 디지털 기기에 의해 메모리 장치가 사용될 때마다 데이터를 기록하도록 하여도 된다. 임의의 메이커가 판매하고 있는 디지털 카메라로 메모리 장치를 사용하면, 지정 영역(16b)에 지정 된 데이터가 기록된다. 다음에, 다른 기기, 예를 들면 노트 퍼스널 컴퓨터로 메모리 장치를 사용하면 지정 영역(16b)에 지정된 데이터가 기록된다. 이와 같이 하여, 설정된 개수, 예를 들면 5대의 기기에 의해 메모리 장치를 사용하면 지정 영역(16b)에 기록된 데이터가 지정 영역(14)의 특정 데이터와 일치한다. 그에 따라 은닉 영역(15)에 대한 액세스가 가능하게 된다.
본 발명은, 상술한 본 발명의 일 실시예 등에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위 내에서 여러가지로 변형이나 응용이 가능하다. 예를 들면 파워의 온 시에 초기 상태를 검출하도록 하고 있으나, 메모리 장치를 장착했을 때 초기 상태를 검출하도록 하여도 된다. 또한, 레지스터(22 및 25)의 내용이 일치하는 것을 검출하여 은닉 영역(15)에 대한 액세스를 가능하게 하고 있지만, 양자가 임의의 특정한 조건을 충족시키는 경우(일정한 차분을 갖는 경우 등)에, 액세스를 가능하게 하도록 하여도 된다. 또한, 본 발명은 비가역 기록 메모리로서 불휘발성의 반도체 메모리(OTP)에 한하지 않고, 추기형의 광 디스크 등의 축적 매체를 사용하여도 된다. 축적 매체의 경우에는 디스크의 최내주측에 설치된 영역(리드인 영역이라고 함)이 부트 영역에 상당한다.
본 발명에 따르면, 메모리 사용량이 설정 상태로 되면 은닉 영역에 대한 액세스가 가능하게 된다. 또한, 본 발명에서는 지정 영역에 특정한 데이터와 일치하는 데이터가 기록되면, 액세스 영역에 대한 액세스가 가능하게 된다. 은닉 영역에 기록된 은닉 데이터를 획득하여 특전을 받을 수 있게 하면, 메모리 장치의 판매를 촉진시킬 수 있게 된다. 또한, 메모리 장치와 결합하여 새로운 비지니스 모델을 구축하는 것이 가능하게 된다.
Claims (8)
- 비가역 기록 메모리로 구성된 메모리 장치에 있어서,초기 데이터가 사전에 기록된 지정 영역,사용자가 사전에 준비한 데이터를 기록하는 소정의 영역, 및설정 상태를 기록하는 영역을 포함하고,상기 지정 영역에 상기 초기 데이터와 다른 데이터가 기록됨으로써 상기 소정의 영역에 대한 액세스가 불가능하게 되며,메모리의 사용 상태가 상기 설정 상태로 될 때, 상기 소정의 영역에 대한 액세스가 가능하도록 구성한 것을 특징으로 하는 메모리 장치.
- 비가역 기록 메모리로 구성된 메모리 장치에 있어서,초기 데이터가 사전에 기록된 제1 지정 영역,사용자가 사전에 준비한 데이터를 기록하는 소정의 영역, 및제2 지정 영역을 포함하고,상기 제1 지정 영역에 상기 초기 데이터와 다른 특정한 데이터가 기록됨으로써 상기 소정의 영역에 대한 액세스가 불가능하게 되며,상기 제2 지정 영역에 상기 특정한 데이터와 소정의 관계에 있는 데이터가기록됨으로써 상기 소정의 영역에 대한 액세스가 가능하도록 구성한 것을 특징으로 하는 메모리 장치.
- 제1항 또는 제2항에 있어서, 상기 비가역 기록 메모리는 불휘발성의 반도체 메모리인 것을 특징으로 하는 메모리 장치.
- 제1항 또는 제2항에 있어서, 항상 액세스 가능한 영역에 속성 정보가 기록되어 있으며, 상기 속성 정보 중에 액세스 제한 유무의 정보가 기록되어 있는 것을 특징으로 하는 메모리 장치.
- 제1항 또는 제2항에 있어서, 상기 소정의 영역에 기록되는 데이터는 사용자에게 특전을 주는 데이터인 것을 특징으로 하는 메모리 장치.
- 제1항 또는 제2항에 있어서, 상기 소정의 영역에 기록된 데이터는 광고·선전 정보인 것을 특징으로 하는 메모리 장치.
- 불휘발성의 비가역 기록 메모리 장치에 대한 액세스 제한 방법에 있어서,메모리 장치는 제1 지정 영역에 특정한 데이터가 기록됨으로써 소정의 영역에 대한 액세스가 제한되며,상기 메모리 장치가 액세스가 제한되었는지의 여부를 검출하는 단계,상기 메모리 장치가 액세스가 제한되지 않았을 때 상기 메모리 장치를 액세스 제한 상태로 변경하는 단계, 및액세스가 제한되었을 때, 상기 메모리 장치의 사용 상태가 사전에 설정한 상태로 될 때 상기 메모리 장치를 액세스 가능 상태로 변경하는 단계를 포함하는 것을 특징으로 하는 액세스 제한 방법.
- 불휘발성의 비가역 기록 메모리 장치에 대한 액세스 제한 방법에 있어서,메모리 장치는 제1 지정 영역에 특정한 데이터가 기록됨으로써 소정의 영역에 대한 액세스가 제한되며,상기 메모리 장치가 액세스가 제한되었는지의 여부를 검출하는 단계,상기 메모리 장치가 액세스가 제한되지 않았을 때 상기 메모리 장치를 액세스 제한 상태로 변경하는 단계, 및액세스가 제한되었을 때, 상기 메모리 장치의 제2 지정 영역에 기록된 데이터가 상기 특정한 데이터와 소정의 관계가 될 때 상기 메모리 장치를 액세스 가능 상태로 변경하는 단계를 포함하는 것을 특징으로 하는 액세스 제한 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000300974A JP4678084B2 (ja) | 2000-09-29 | 2000-09-29 | メモリ装置およびメモリアクセス制限方法 |
JPJP-P-2000-00300974 | 2000-09-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020025799A true KR20020025799A (ko) | 2002-04-04 |
Family
ID=18782573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010060425A KR20020025799A (ko) | 2000-09-29 | 2001-09-28 | 메모리 장치 및 메모리 액세스 제한 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6775754B2 (ko) |
EP (1) | EP1193602A3 (ko) |
JP (1) | JP4678084B2 (ko) |
KR (1) | KR20020025799A (ko) |
CN (1) | CN1270244C (ko) |
MY (1) | MY127318A (ko) |
TW (1) | TW521183B (ko) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3979195B2 (ja) * | 2002-06-25 | 2007-09-19 | ソニー株式会社 | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
JP3979194B2 (ja) * | 2002-06-25 | 2007-09-19 | ソニー株式会社 | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
JP4016741B2 (ja) * | 2002-06-25 | 2007-12-05 | ソニー株式会社 | 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム |
US7296127B2 (en) | 2003-03-31 | 2007-11-13 | Intel Corporation | NoDMA cache |
US7814554B1 (en) * | 2003-11-06 | 2010-10-12 | Gary Dean Ragner | Dynamic associative storage security for long-term memory storage devices |
US7277998B1 (en) * | 2004-08-12 | 2007-10-02 | Vmware, Inc. | Restricting memory access to protect data when sharing a common address space |
US7277999B1 (en) * | 2004-08-12 | 2007-10-02 | Vmware, Inc. | Restricting memory access to protect data when sharing a common address space |
US7281102B1 (en) * | 2004-08-12 | 2007-10-09 | Vmware, Inc. | Restricting memory access to protect data when sharing a common address space |
CN100358050C (zh) * | 2005-05-25 | 2007-12-26 | 深圳兆日技术有限公司 | 一种防止存储器攻击的隐藏rom的方法 |
JP4911576B2 (ja) * | 2006-03-24 | 2012-04-04 | 株式会社メガチップス | 情報処理装置および追記型メモリ利用方法 |
US20070271609A1 (en) * | 2006-05-18 | 2007-11-22 | Phison Electronics Corp. | Security system of flash memory and method thereof |
JP4577300B2 (ja) * | 2006-11-17 | 2010-11-10 | 日本電気株式会社 | ストレージ装置、ストレージ装置のアクセス制御方法、ストレージ装置のアクセス制御プログラム |
JP5186808B2 (ja) * | 2007-05-29 | 2013-04-24 | 富士ゼロックス株式会社 | 情報処理装置及びプログラム |
US8327059B2 (en) * | 2009-09-30 | 2012-12-04 | Vmware, Inc. | System and method to enhance memory protection for programs in a virtual machine environment |
CN103813101B (zh) * | 2014-02-18 | 2019-03-08 | 青岛海信移动通信技术股份有限公司 | 一种终端中的相机启动方法及终端 |
CN105989299A (zh) * | 2014-11-13 | 2016-10-05 | 株式会社东芝 | 存储装置的管理方法及计算机*** |
CN105988282A (zh) * | 2015-11-08 | 2016-10-05 | 乐视移动智能信息技术(北京)有限公司 | 相机模组故障检测方法及装置 |
CN105573923A (zh) * | 2015-12-11 | 2016-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种访问多块存储空间的控制电路 |
US10387333B2 (en) * | 2017-01-05 | 2019-08-20 | Qualcomm Incorporated | Non-volatile random access memory with gated security access |
US10387336B2 (en) | 2017-03-24 | 2019-08-20 | Micron Technology, Inc. | Memory protection based on system state |
CN108922567B (zh) * | 2018-06-29 | 2020-08-21 | 北京同方光盘股份有限公司 | 光盘隐藏数据读取次数的限定的方法及装置 |
US11468037B2 (en) | 2019-03-06 | 2022-10-11 | Semiconductor Components Industries, Llc | Memory device and data verification method |
US11507282B2 (en) * | 2020-12-04 | 2022-11-22 | Winbond Electronics Corp. | Data processing system and method for reading instruction data of instruction from memory including a comparison stage for preventing execution of wrong instruction data |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2401459A1 (fr) * | 1977-08-26 | 1979-03-23 | Cii Honeywell Bull | Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable |
DE3680476D1 (de) * | 1985-07-08 | 1991-08-29 | Siemens Ag | Verfahren zum kontrollieren eines speicherzugriffs auf einer chipkarte und anordnung zur durchfuehrung des verfahrens. |
JP2575358B2 (ja) * | 1986-03-28 | 1997-01-22 | シチズン時計株式会社 | Icカ−ド |
JP3025502B2 (ja) * | 1987-03-16 | 2000-03-27 | 日立マクセル株式会社 | 半導体メモリ装置 |
US5282247A (en) * | 1992-11-12 | 1994-01-25 | Maxtor Corporation | Apparatus and method for providing data security in a computer system having removable memory |
JPH0844628A (ja) * | 1994-08-03 | 1996-02-16 | Hitachi Ltd | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 |
JPH09223198A (ja) * | 1996-02-20 | 1997-08-26 | Dainippon Printing Co Ltd | 計数機能を有するicカード |
JPH09253308A (ja) * | 1996-03-18 | 1997-09-30 | Sophia Co Ltd | 遊技情報媒体 |
JPH09293022A (ja) * | 1996-04-24 | 1997-11-11 | Toshiba Corp | データ記録再生装置及び同装置におけるデータ保護方法 |
JPH1049986A (ja) * | 1996-08-05 | 1998-02-20 | Sony Corp | 記録媒体、記録又は再生装置、記録又は再生方法 |
JPH10228421A (ja) * | 1997-02-14 | 1998-08-25 | Nec Ic Microcomput Syst Ltd | メモリアクセス制御回路 |
JPH1165936A (ja) * | 1997-06-12 | 1999-03-09 | Oki Micro Design Miyazaki:Kk | メモリ装置 |
JPH11232884A (ja) * | 1998-02-09 | 1999-08-27 | Hitachi Ltd | 不揮発性メモリ装置 |
JPH11249966A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 情報記憶装置 |
US6009012A (en) * | 1998-06-03 | 1999-12-28 | Motorola Inc. | Microcontroller having a non-volatile memory and a method for selecting an operational mode |
US6160734A (en) * | 1998-06-04 | 2000-12-12 | Texas Instruments Incorporated | Method for ensuring security of program data in one-time programmable memory |
WO2000013089A1 (fr) * | 1998-08-31 | 2000-03-09 | Sony Corporation | Memoire, processeur et procede de traitement |
DE19855596C2 (de) * | 1998-12-02 | 2002-10-24 | Orga Kartensysteme Gmbh | Tragbarer mikroprozessorgestützter Datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist |
US6618789B1 (en) * | 1999-04-07 | 2003-09-09 | Sony Corporation | Security memory card compatible with secure and non-secure data processing systems |
-
2000
- 2000-09-29 JP JP2000300974A patent/JP4678084B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 TW TW090123492A patent/TW521183B/zh not_active IP Right Cessation
- 2001-09-28 US US09/967,410 patent/US6775754B2/en not_active Expired - Fee Related
- 2001-09-28 EP EP01308341A patent/EP1193602A3/en not_active Withdrawn
- 2001-09-28 MY MYPI20014556A patent/MY127318A/en unknown
- 2001-09-28 KR KR1020010060425A patent/KR20020025799A/ko not_active Application Discontinuation
- 2001-09-29 CN CNB011372532A patent/CN1270244C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1193602A3 (en) | 2005-10-26 |
JP2002108714A (ja) | 2002-04-12 |
JP4678084B2 (ja) | 2011-04-27 |
EP1193602A2 (en) | 2002-04-03 |
US6775754B2 (en) | 2004-08-10 |
CN1270244C (zh) | 2006-08-16 |
US20020040423A1 (en) | 2002-04-04 |
CN1346093A (zh) | 2002-04-24 |
MY127318A (en) | 2006-11-30 |
TW521183B (en) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4678084B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
CN101142581B (zh) | 向便携式数据存储装置的用户传递消息作为其使用条件 | |
KR100987241B1 (ko) | 메모리 장치 및 그 메모리 장치를 이용한 기록 재생 장치 | |
US10163135B2 (en) | Combining user content with supplemental content at a data storage device | |
KR960015528A (ko) | 메모리 카드와 그 기록, 재생 및 소거방법 | |
JP3016490B2 (ja) | Icメモリカード | |
JPH0758500B2 (ja) | 携帯可能電子装置 | |
US7061836B2 (en) | Method and apparatus for processing information data and management information thereof | |
JP4678083B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
US20030084258A1 (en) | Memory apparatus | |
KR20080018070A (ko) | 읽기 전용 메모리 카드 | |
KR20050103448A (ko) | 반도체 메모리 카드 및 컴퓨터 판독가능한 프로그램 | |
JPH0696304A (ja) | メモリカード | |
JP4655545B2 (ja) | メモリーカード及び再生装置 | |
JP3113267B2 (ja) | Icカード | |
JP2006065505A (ja) | メモリーカード及び再生装置 | |
JP2001075598A (ja) | 不揮発性記憶媒体および情報収集装置 | |
JPH1083657A (ja) | 磁気テープ及び磁気テープの情報記録再生装置 | |
JPS6382533A (ja) | 携帯可能電子装置のメモリアクセス方法 | |
KR20080070249A (ko) | 자동으로 암호화 과정을 처리해주는 인터페이스 장치 및 그방법 | |
KR20040006760A (ko) | 메모리 기록 제어장치 | |
JPS63301388A (ja) | Icカ−ド | |
JPH0778230A (ja) | メモリカード装置 | |
JPH07262786A (ja) | メモリカード装置 | |
JPS6385889A (ja) | メモリカ−ド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |