JP3113267B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JP3113267B2 JP3113267B2 JP02277519A JP27751990A JP3113267B2 JP 3113267 B2 JP3113267 B2 JP 3113267B2 JP 02277519 A JP02277519 A JP 02277519A JP 27751990 A JP27751990 A JP 27751990A JP 3113267 B2 JP3113267 B2 JP 3113267B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- card
- memory
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はICカードに関し、特に、ICカードにおける外
部へのデータ送信機能に関する。
部へのデータ送信機能に関する。
現在普及している磁気カードに代わって、将来はICカ
ードの普及が見込まれている。このICカードは、現在ま
でにいくつかのタイプの共通仕様が定められており、限
られた用途については、既に実用化が図られている。一
般的なICカードは、CUP、ROM、RAM、EEPROM、そしてこ
れらの素子と外部の装置とを接続するための入出力端子
を備えている。ROMは書換不能なメモリであり、CPUを制
御するためのプログラムを保持するプログラムエリアと
して用いられる。RAMは書換可能なメモリであり、CPUが
動作するためのワークエリアとして用いられる。また、
EEPROMは、所定の書換電圧を印加することにより書換可
能となるメモリであり、ユーザーデータを記録するため
のユーザエリアとして用いられる。このユーザエリアに
は、磁気カードに比べて大量のユーザデータを記録する
ことができ、また、カード自身がCPUを備えている点で
磁気カードと大きく異なり、今後は様々な利用が期待さ
れている。
ードの普及が見込まれている。このICカードは、現在ま
でにいくつかのタイプの共通仕様が定められており、限
られた用途については、既に実用化が図られている。一
般的なICカードは、CUP、ROM、RAM、EEPROM、そしてこ
れらの素子と外部の装置とを接続するための入出力端子
を備えている。ROMは書換不能なメモリであり、CPUを制
御するためのプログラムを保持するプログラムエリアと
して用いられる。RAMは書換可能なメモリであり、CPUが
動作するためのワークエリアとして用いられる。また、
EEPROMは、所定の書換電圧を印加することにより書換可
能となるメモリであり、ユーザーデータを記録するため
のユーザエリアとして用いられる。このユーザエリアに
は、磁気カードに比べて大量のユーザデータを記録する
ことができ、また、カード自身がCPUを備えている点で
磁気カードと大きく異なり、今後は様々な利用が期待さ
れている。
ICカードに対するデータのアクセスは、読取／書込装
置にこのICカードを挿入し、ICカード側の入出力端子と
読取／書込装置側の入出力端子とを電気的に接触させ、
両者間で信号のやりとりを行うことによりなされる。し
たがって、ICカードは、EEPROM内のユーザデータを入出
力端子を介して外部に送信する機能を有する。このた
め、従来のICカードには、RAM内に通信用バッファとし
て用いる領域が定義されており、この通信用バッファ内
のデータを入出力端子に送出するプログラムが用意され
ている。
置にこのICカードを挿入し、ICカード側の入出力端子と
読取／書込装置側の入出力端子とを電気的に接触させ、
両者間で信号のやりとりを行うことによりなされる。し
たがって、ICカードは、EEPROM内のユーザデータを入出
力端子を介して外部に送信する機能を有する。このた
め、従来のICカードには、RAM内に通信用バッファとし
て用いる領域が定義されており、この通信用バッファ内
のデータを入出力端子に送出するプログラムが用意され
ている。
しかしながら、上述した従来のICカードには、データ
を外部に送信する場合、RAM内に定義された通信用バッ
ファの容量の制約を受けるという問題がある。すなわ
ち、EEPROM内の送信対象となるデータ（以下、送信デー
タと呼ぶ）を、まずEEPROMからRAM内の通信用バッファ
内に転送した後、この通信用バッファ内のデータを入出
力端子に送出するという作業を行わねばならない。した
がって、１回の処理で送信可能なデータ量は、この通信
用バッファの容量を越えることができない。一般に、IC
カードに内蔵されるRAMの容量は、一般のコンピュータ
などに比べて非常に少なく、通信用バッファの容量も限
られたものとなる。このため、長いデータを送信する場
合、送信処理の手順が複雑になっていた。
を外部に送信する場合、RAM内に定義された通信用バッ
ファの容量の制約を受けるという問題がある。すなわ
ち、EEPROM内の送信対象となるデータ（以下、送信デー
タと呼ぶ）を、まずEEPROMからRAM内の通信用バッファ
内に転送した後、この通信用バッファ内のデータを入出
力端子に送出するという作業を行わねばならない。した
がって、１回の処理で送信可能なデータ量は、この通信
用バッファの容量を越えることができない。一般に、IC
カードに内蔵されるRAMの容量は、一般のコンピュータ
などに比べて非常に少なく、通信用バッファの容量も限
られたものとなる。このため、長いデータを送信する場
合、送信処理の手順が複雑になっていた。
そこで本発明は、通信用バッファの容量の制約を受け
ることなしに、送信処理を行うことのできるICカードを
提供することを目的とする。
ることなしに、送信処理を行うことのできるICカードを
提供することを目的とする。
本発明は、CPUと、このCPUを制御するためのプログラ
ムを保持する書換不能な第１のメモリと、CPUが動作す
るためのワークエリアとして用いられる書換可能な第２
のメモリと、ユーザーデータを記録するためのユーザエ
リアとして用いられ、所定の書換電圧の印加により書換
可能となる第３のメモリと、外部と信号をやりとりする
ための入出力端子と、を備え、第１のメモリ内のプログ
ラムに基づいて、第３のメモリ内の所定の送信データ
を、入出力端子を介して外部に送信する機能をもったIC
カードにおいて、 第２のメモリ内に、送信データの先頭アドレスとデー
タ長とに関する情報からなる送信リストを作成し、CPU
がこの送信リストに基づいて、第３のメモリから送信デ
ータを所定単位ごとに順次入出力端子に送出する処理を
行うようにしたものである。
ムを保持する書換不能な第１のメモリと、CPUが動作す
るためのワークエリアとして用いられる書換可能な第２
のメモリと、ユーザーデータを記録するためのユーザエ
リアとして用いられ、所定の書換電圧の印加により書換
可能となる第３のメモリと、外部と信号をやりとりする
ための入出力端子と、を備え、第１のメモリ内のプログ
ラムに基づいて、第３のメモリ内の所定の送信データ
を、入出力端子を介して外部に送信する機能をもったIC
カードにおいて、 第２のメモリ内に、送信データの先頭アドレスとデー
タ長とに関する情報からなる送信リストを作成し、CPU
がこの送信リストに基づいて、第３のメモリから送信デ
ータを所定単位ごとに順次入出力端子に送出する処理を
行うようにしたものである。
本発明に係るICカードでは、RAM内の通信用バッファ
には、送信データそのものは転送されない。その代わ
り、送信データの先頭アドレスとデータ長とに関する情
報からなる送信リストが作られる。CPUは、この送信リ
ストに基づいて、EEPROM内の送信データを所定単位ごと
に取り出し、これを順次入出力端子へ送出してゆく。送
信リスト自身のデータ量は、送信データそのものに比べ
て極めて小さい。したがって、通信用バッファの容量の
制約を受けることなしに、送信処理を行うことができる
ようになる。
には、送信データそのものは転送されない。その代わ
り、送信データの先頭アドレスとデータ長とに関する情
報からなる送信リストが作られる。CPUは、この送信リ
ストに基づいて、EEPROM内の送信データを所定単位ごと
に取り出し、これを順次入出力端子へ送出してゆく。送
信リスト自身のデータ量は、送信データそのものに比べ
て極めて小さい。したがって、通信用バッファの容量の
制約を受けることなしに、送信処理を行うことができる
ようになる。
以下、本発明を図示する実施例に基づいて説明する。
第１図は、一般的なICカードを読取／書込装置に接続し
た状態を示すブロック図である。ICカード10内には、３
種類のメモリ、すなわち、ROM11,RAM12,EEPROM13と、CP
U14とが内蔵されている。ROM11は書換不能なメモリであ
り、CPU14を制御するためのプログラムを保持するプロ
グラムエリアとして用いられる。RAM12は書換可能なメ
モリであり、CPUが動作するためのワークエリアとして
用いられる。また、EEPROM13は、所定の書換電圧を印加
することにより書換可能となるメモリであり、ユーザー
データを記録するためのユーザエリアとして用いられ
る。
第１図は、一般的なICカードを読取／書込装置に接続し
た状態を示すブロック図である。ICカード10内には、３
種類のメモリ、すなわち、ROM11,RAM12,EEPROM13と、CP
U14とが内蔵されている。ROM11は書換不能なメモリであ
り、CPU14を制御するためのプログラムを保持するプロ
グラムエリアとして用いられる。RAM12は書換可能なメ
モリであり、CPUが動作するためのワークエリアとして
用いられる。また、EEPROM13は、所定の書換電圧を印加
することにより書換可能となるメモリであり、ユーザー
データを記録するためのユーザエリアとして用いられ
る。
読取／書込装置20との間には、６本の信号線が接続さ
れるため、この信号線を接続するための６つの入出力端
子がICカード10上に設けられる。各信号線の用途は次の
とおりである。
れるため、この信号線を接続するための６つの入出力端
子がICカード10上に設けられる。各信号線の用途は次の
とおりである。
（１）信号線I/O ICカード10と読取／書込装置20との間で双方向にデー
タを受け渡しするために用いられる。
タを受け渡しするために用いられる。
（２）信号線RST 読取／書込装置20側からICカード10側へリセット信号
を与えるために用いられる。
を与えるために用いられる。
（３）信号線CLK 読取／書込装置20側からICカード10側へクロック信号
を与えるために用いられる。
を与えるために用いられる。
（４）信号線VCC 読取／書込装置20側からICカード10側へVCC電圧を供
給するために用いられる。
給するために用いられる。
（５）信号線GND 読取／書込装置20側からICカード10側へGND電圧を供
給するために用いられる。
給するために用いられる。
（６）信号線VPP 現在は用いられていない。
本発明の特徴は、EEPROM13内の送信データを、信号線
I/Oを介して読取／書込装置20側へ送信する機能にあ
る。まず、従来のICカードにおけるこの送信機能を第２
図を参照して説明する。従来のICカードでは、第２図に
示すように、RAM12内の所定の領域に、通信用バッファ
が定義されている。そして、EEPROM13内の送信対象とな
るデータ（送信データ）は、ひとまず、この通信用バッ
ファ内に転送される。この後、通信用バッファ内のデー
タが１バイト単位で取り出され、シリアルデートとして
信号線I/Oに順次送出されてゆく。このようなデータ送
出方法は、通信用バッファの容量による制約を受けると
いう問題があることは、前述したとおりである。
I/Oを介して読取／書込装置20側へ送信する機能にあ
る。まず、従来のICカードにおけるこの送信機能を第２
図を参照して説明する。従来のICカードでは、第２図に
示すように、RAM12内の所定の領域に、通信用バッファ
が定義されている。そして、EEPROM13内の送信対象とな
るデータ（送信データ）は、ひとまず、この通信用バッ
ファ内に転送される。この後、通信用バッファ内のデー
タが１バイト単位で取り出され、シリアルデートとして
信号線I/Oに順次送出されてゆく。このようなデータ送
出方法は、通信用バッファの容量による制約を受けると
いう問題があることは、前述したとおりである。
これに対し、本発明のICカードにおける送信機能を第
３図を参照して説明する。第３図に示すように、RAM12
内の所定の領域に、通信用バッファが定義される点は、
従来のICカードと同様である。ただ、この通信用バッフ
ァには、送信データそのものは転送されない。単に、送
信リストが作成されるだけである（この意味では、本来
「バッファ」と呼ぶべき領域ではないが、ここでは、従
来のICカードと対比する上で、「通信用バッファ」と呼
ぶことにする）。この送信リストは、送信データの先頭
アドレスＡと、送信データのデータ長Ｌと、を記述した
ものである。CPU14は、この送信リストを参照しなが
ら、EEPROM13内の送信データを信号線I/Oに直接送出す
る。これは、たとえば次のようにすればよい。まず、CP
U14は、送信リスト内に記述された送信データの先頭ア
ドレスＡを読出し、これを所定のレジスタ（あるいは、
RAM12内の所定のアドレス）に保存する。そして、EEPRO
M13内のアドレスＡで示される場所から、送信データの
１バイト目を読出し、これをシリアルデータに変換して
信号線I/Oに送出する。続いて、レジスタ内のアドレス
Ａをインクリメントし、このインクリメントされた値で
示されるEEPROM13内の場所から、送信データの２バイト
目を読出し、これを同様にシリアルデータに変換して送
出する。こうして、アドレス値をインクリメントして
は、データを１バイト単位で読出して送出する作業を繰
り返してゆく。そして、送出したデータのバイト数が、
送信リスト内に記述されたデータ長Ｌに達したところ
で、作業を終了すればよい。
３図を参照して説明する。第３図に示すように、RAM12
内の所定の領域に、通信用バッファが定義される点は、
従来のICカードと同様である。ただ、この通信用バッフ
ァには、送信データそのものは転送されない。単に、送
信リストが作成されるだけである（この意味では、本来
「バッファ」と呼ぶべき領域ではないが、ここでは、従
来のICカードと対比する上で、「通信用バッファ」と呼
ぶことにする）。この送信リストは、送信データの先頭
アドレスＡと、送信データのデータ長Ｌと、を記述した
ものである。CPU14は、この送信リストを参照しなが
ら、EEPROM13内の送信データを信号線I/Oに直接送出す
る。これは、たとえば次のようにすればよい。まず、CP
U14は、送信リスト内に記述された送信データの先頭ア
ドレスＡを読出し、これを所定のレジスタ（あるいは、
RAM12内の所定のアドレス）に保存する。そして、EEPRO
M13内のアドレスＡで示される場所から、送信データの
１バイト目を読出し、これをシリアルデータに変換して
信号線I/Oに送出する。続いて、レジスタ内のアドレス
Ａをインクリメントし、このインクリメントされた値で
示されるEEPROM13内の場所から、送信データの２バイト
目を読出し、これを同様にシリアルデータに変換して送
出する。こうして、アドレス値をインクリメントして
は、データを１バイト単位で読出して送出する作業を繰
り返してゆく。そして、送出したデータのバイト数が、
送信リスト内に記述されたデータ長Ｌに達したところ
で、作業を終了すればよい。
第４図は、本発明のICカードにおいて、EEPROM13内の
ｎ組のデータ（データ1,データ2,…，データｎ）をすべ
て送信する場合に作られる送信リストの一例を示す図で
ある。この例では、送信データの先頭アドレスを２バイ
ト、データ長を１バイトで構成したリストが作られてい
る。図で、送信リスト内のL1,L2,…,Lnは、それぞれEEP
ROM13内のデータ1,データ2,…，データｎのデータ長を
示し、A1,A2,…,Anは、それぞれEEPROM13内のデータ1,
データ2,…，データｎの先頭アドレスを示す。また、送
信リスト内の１バイトのデータＥは、送信リストがこれ
で終了したことを示す。このように、複数の送信データ
についての送信リストが作られた場合、CPU14は、各送
信データについて、送信処理を繰り返すことになる。こ
のように、送信データのデータ長が長くなっても、送信
データが複数あっても、通信用バッファに作られる送信
リストは非常に短いデータですむ。したがって、通信用
バッファの容量による制約を受けることなしに、送信処
理を行うことができる。
ｎ組のデータ（データ1,データ2,…，データｎ）をすべ
て送信する場合に作られる送信リストの一例を示す図で
ある。この例では、送信データの先頭アドレスを２バイ
ト、データ長を１バイトで構成したリストが作られてい
る。図で、送信リスト内のL1,L2,…,Lnは、それぞれEEP
ROM13内のデータ1,データ2,…，データｎのデータ長を
示し、A1,A2,…,Anは、それぞれEEPROM13内のデータ1,
データ2,…，データｎの先頭アドレスを示す。また、送
信リスト内の１バイトのデータＥは、送信リストがこれ
で終了したことを示す。このように、複数の送信データ
についての送信リストが作られた場合、CPU14は、各送
信データについて、送信処理を繰り返すことになる。こ
のように、送信データのデータ長が長くなっても、送信
データが複数あっても、通信用バッファに作られる送信
リストは非常に短いデータですむ。したがって、通信用
バッファの容量による制約を受けることなしに、送信処
理を行うことができる。
以上、本発明を一実施例について説明したが、本発明
はこの実施例のみに限定されるものではなく、この他に
も種々の態様で実施可能である。特に、送信リストを参
照しながらCPUが行う具体的な送信処理方法は、この他
どのような方法を採ってもかまわない。また、送信リス
トは、送信データの先端アドレスとデータ長とを含んだ
情報を示すものであれば、どのようなフォーマットのも
のでもかまわない。
はこの実施例のみに限定されるものではなく、この他に
も種々の態様で実施可能である。特に、送信リストを参
照しながらCPUが行う具体的な送信処理方法は、この他
どのような方法を採ってもかまわない。また、送信リス
トは、送信データの先端アドレスとデータ長とを含んだ
情報を示すものであれば、どのようなフォーマットのも
のでもかまわない。
以上のとおり、本発明はICカードによれば、RAM内の
通信用バッファに、送信データそのものを転送する代わ
りに送信リストを作成し、この送信リストに基づいてEE
PROM内の送信データを送信するようにしたため、通信用
バッファの容量の制約を受けることなしに、送信処理を
行うことができるようになる。
通信用バッファに、送信データそのものを転送する代わ
りに送信リストを作成し、この送信リストに基づいてEE
PROM内の送信データを送信するようにしたため、通信用
バッファの容量の制約を受けることなしに、送信処理を
行うことができるようになる。
第１図は一般的はICカードを読取／書込装置に接続した
状態を示すブロック図、第２図は従来のICカードにおけ
る送信機能を説明する図、第３図は本発明のICカードに
おける送信機能を説明する図、第４図は本発明のICカー
ドにおける複数組の送信データについての送信リストの
一例を示す図である。
状態を示すブロック図、第２図は従来のICカードにおけ
る送信機能を説明する図、第３図は本発明のICカードに
おける送信機能を説明する図、第４図は本発明のICカー
ドにおける複数組の送信データについての送信リストの
一例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/07
Claims (1)
- 【請求項１】CPUと、このCPUを制御するためのプログラ
ムを保持する書換不能な第１のメモリと、前記CPUが動
作するためのワークエリアとして用いられる書換可能な
第２のメモリと、ユーザーデータを記録するためのユー
ザエリアとして用いられ、所定の書換電圧の印加により
書換可能となる第３のメモリと、外部と信号をやりとり
するための入出力端子と、を備え、前記プログラムに基
づいて、前記第３のメモリ内の所定の送信データを、前
記入出力端子を介して外部に送信する機能をもったICカ
ードにおいて、 前記第２のメモリ内に、前記送信データの先頭アドレス
とデータ長とに関する情報からなる送信リストを作成
し、前記CPUがこの送信リストに基づいて、前記第３の
メモリから前記送信データを所定単位ごとに順次前記入
出力端子に送出する処理を行うように構成したことを特
徴とするICカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02277519A JP3113267B2 (ja) | 1990-10-16 | 1990-10-16 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02277519A JP3113267B2 (ja) | 1990-10-16 | 1990-10-16 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152489A JPH04152489A (ja) | 1992-05-26 |
| JP3113267B2 true JP3113267B2 (ja) | 2000-11-27 |
Family
ID=17584727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02277519A Expired - Fee Related JP3113267B2 (ja) | 1990-10-16 | 1990-10-16 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3113267B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099435A (ja) * | 2004-09-29 | 2006-04-13 | Toshiba Corp | 携帯可能電子装置と携帯可能電子装置の通信制御方法 |
-
1990
- 1990-10-16 JP JP02277519A patent/JP3113267B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04152489A (ja) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386539A (en) | IC memory card comprising an EEPROM with data and address buffering for controlling the writing/reading of data to EEPROM | |
| US20070005829A1 (en) | Memory card having memory element and card controller thereof | |
| US5724545A (en) | Memory card with capacity-independent 3-line addressing system | |
| JPH0758500B2 (ja) | 携帯可能電子装置 | |
| CA2136991A1 (en) | Reading data from a smart card | |
| KR19990007270A (ko) | 메모리 관리 방법 | |
| JP3480746B2 (ja) | 携帯可能電子装置 | |
| KR101083366B1 (ko) | 메모리 시스템 및 호스트와 메모리 카드 사이의 데이터전송 속도 설정 방법 | |
| JP3113267B2 (ja) | Ｉｃカード | |
| JP4486828B2 (ja) | 半導体メモリカード、コンピュータ読取可能なプログラム | |
| JP2000218044A (ja) | 携帯用電子ゲーム機器 | |
| JP3625879B2 (ja) | メモリチェック機能をもった情報記録媒体 | |
| JP3512252B2 (ja) | Ｃｐｕを内蔵した情報記録媒体 | |
| JP3718564B2 (ja) | Ｉｃカード | |
| JP3088866B2 (ja) | Ｉｃカード | |
| JPH0435780B2 (ja) | ||
| JP4492987B2 (ja) | 自己表示機能付きｉｃカード | |
| JPS61211788A (ja) | Ｉｃカ−ド | |
| JP2808358B2 (ja) | Ｉｃカード | |
| JP3088867B2 (ja) | Ｉｃカード | |
| JP3166168B2 (ja) | Ｉｃカードを利用したデータの記録方法 | |
| JP2598056B2 (ja) | 携帯可能電子装置 | |
| JPH06119506A (ja) | Ｉｃカード | |
| JP2850049B2 (ja) | Ｉｃカード | |
| JP2609645B2 (ja) | 携帯可能電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |