JPH11232884A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置Info
- Publication number
- JPH11232884A JPH11232884A JP2747198A JP2747198A JPH11232884A JP H11232884 A JPH11232884 A JP H11232884A JP 2747198 A JP2747198 A JP 2747198A JP 2747198 A JP2747198 A JP 2747198A JP H11232884 A JPH11232884 A JP H11232884A
- Authority
- JP
- Japan
- Prior art keywords
- access
- password
- memory device
- circuit
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 アクセス制限機能を有し、特定のユーザのみ
が該制限を解除できる不揮発性メモリ装置を提供する。 【解決手段】 不揮発性メモリ装置の記憶領域の一部に
格納されたパスワードを活用した第1のアクセス許可手
段と、該記憶領域のいかなる情報も活用しない第2のア
クセス許容手段を設ける。上記記憶領域の一部に格納さ
れた情報に基づいて、ライトまたはリードまたはその両
方を禁止するアクセス制限のうちひとつを選択する手段
を設ける。上記パスワードの一部の情報に基づいて、読
み出された上記パスワードを自動消去するか、あるいは
再書き込みするかを選択する、再書き込み選択手段を設
ける。パスワード情報がリテンション不良等により失わ
れてもアクセス制限を解除できる。簡単な付加回路で、
高信頼のセキュリティ機能が実現できる。
が該制限を解除できる不揮発性メモリ装置を提供する。 【解決手段】 不揮発性メモリ装置の記憶領域の一部に
格納されたパスワードを活用した第1のアクセス許可手
段と、該記憶領域のいかなる情報も活用しない第2のア
クセス許容手段を設ける。上記記憶領域の一部に格納さ
れた情報に基づいて、ライトまたはリードまたはその両
方を禁止するアクセス制限のうちひとつを選択する手段
を設ける。上記パスワードの一部の情報に基づいて、読
み出された上記パスワードを自動消去するか、あるいは
再書き込みするかを選択する、再書き込み選択手段を設
ける。パスワード情報がリテンション不良等により失わ
れてもアクセス制限を解除できる。簡単な付加回路で、
高信頼のセキュリティ機能が実現できる。
Description
【0001】
【発明の属する技術分野】本発明は、アクセス制限機能
を有する不揮発性メモリチップ又は同チップを内蔵した
ICメモリカード等の不揮発性メモリ装置に関するもので
ある。
を有する不揮発性メモリチップ又は同チップを内蔵した
ICメモリカード等の不揮発性メモリ装置に関するもので
ある。
【0002】
【従来の技術】近年の情報化社会において、ICメモリカ
ードに格納した情報を機密に保持したい(リードアクセ
スを制限したい)、あるいは不正に書き換えられること
を防止したい(ライトアクセスを制限したい)という要
求は大きい。
ードに格納した情報を機密に保持したい(リードアクセ
スを制限したい)、あるいは不正に書き換えられること
を防止したい(ライトアクセスを制限したい)という要
求は大きい。
【0003】こうしたアクセス制限機能を実現するため
に考えられる単純な方法は、メモリカードに搭載したRO
Mにパスワードを保持しておき、このパスワードと一致
した入力をメモリカードに与えた場合にアクセスを許可
するようにすることである。しかしながら、不正アクセ
スを試みるものは、種々のパスワードを試行することが
できるので、高い機密性は保証されない。
に考えられる単純な方法は、メモリカードに搭載したRO
Mにパスワードを保持しておき、このパスワードと一致
した入力をメモリカードに与えた場合にアクセスを許可
するようにすることである。しかしながら、不正アクセ
スを試みるものは、種々のパスワードを試行することが
できるので、高い機密性は保証されない。
【0004】さらに高度なアクセス制限を実現するため
に、よく知られた暗号技術を応用することが考えられ
る。すなわち、暗号化キーを保持したROMと、該キーを
用いて任意の平文を暗号文に変換する演算装置とからな
る暗号化装置をICメモリカードに設ける。メモリカード
にアクセスする場合、任意の平文とこれに対応する暗号
文とがデジタル信号としてメモリカードに与えられる。
与えられた暗号文がメモリカード内部で計算された暗号
文に一致した場合、メモリカードのアクセス制限が解除
される。このメモリカードに対しては、暗号化キーと暗
号変換方式とを知るものだけがアクセスできる。
に、よく知られた暗号技術を応用することが考えられ
る。すなわち、暗号化キーを保持したROMと、該キーを
用いて任意の平文を暗号文に変換する演算装置とからな
る暗号化装置をICメモリカードに設ける。メモリカード
にアクセスする場合、任意の平文とこれに対応する暗号
文とがデジタル信号としてメモリカードに与えられる。
与えられた暗号文がメモリカード内部で計算された暗号
文に一致した場合、メモリカードのアクセス制限が解除
される。このメモリカードに対しては、暗号化キーと暗
号変換方式とを知るものだけがアクセスできる。
【0005】
【発明が解決しようとする課題】しかしながら、上記暗
号化方式を汎用のICメモリカードに適用する場合、以下
のような問題がある。
号化方式を汎用のICメモリカードに適用する場合、以下
のような問題がある。
【0006】(1)上記暗号化装置が故障すると、メモ
リカードへのアクセスがまったく不能になる。たとえ
ば、リードアクセス制限を行っていた場合、メモリカー
ドへは重要なデータが格納されていることが多いので、
上記暗号化装置の故障は重大な障害となる。
リカードへのアクセスがまったく不能になる。たとえ
ば、リードアクセス制限を行っていた場合、メモリカー
ドへは重要なデータが格納されていることが多いので、
上記暗号化装置の故障は重大な障害となる。
【0007】(2)上記暗号化装置を設けることによ
り、ICメモリカードを構成するチップの面積が増大しコ
ストの上昇を招く。あるいは、搭載メモリの大容量化が
阻害される。
り、ICメモリカードを構成するチップの面積が増大しコ
ストの上昇を招く。あるいは、搭載メモリの大容量化が
阻害される。
【0008】(3)メモリカードに平文と暗号文とを与
えるにあたり、暗号文を生成するための第2の暗号化装
置が別途必要となる。第2の暗号化装置の機密管理が必
要である。
えるにあたり、暗号文を生成するための第2の暗号化装
置が別途必要となる。第2の暗号化装置の機密管理が必
要である。
【0009】(4)一旦暗号化キーが第三者に知られる
と、ROMに格納された暗号化キーを変更することはでき
ないので、もはやアクセス制限機能は完全に失われる。
と、ROMに格納された暗号化キーを変更することはでき
ないので、もはやアクセス制限機能は完全に失われる。
【0010】(5)メモリカードが第三者に盗み出され
た場合、第三者は十分な時間をかけて試行錯誤によりア
クセス制限の解除に成功する可能性がある。
た場合、第三者は十分な時間をかけて試行錯誤によりア
クセス制限の解除に成功する可能性がある。
【0011】(6)第三者が試行錯誤によりアクセス制
限の解除に成功しても、その痕跡が全く残らない。した
がって、リードアクセス制限を行っていた場合、情報の
漏えいが認識できない。ライトアクセス制限を行ってい
た場合、第三者が不正な書き換えを行っても、これを認
識できない。
限の解除に成功しても、その痕跡が全く残らない。した
がって、リードアクセス制限を行っていた場合、情報の
漏えいが認識できない。ライトアクセス制限を行ってい
た場合、第三者が不正な書き換えを行っても、これを認
識できない。
【0012】なお、アクセス制御機能をソフトウェアに
より実現する方法も考えられるが、ICメモリカードは
いかなる装置に装着して用いられるかわからないので、
ソフトウェアにより実現する方法は危険である。
より実現する方法も考えられるが、ICメモリカードは
いかなる装置に装着して用いられるかわからないので、
ソフトウェアにより実現する方法は危険である。
【0013】本発明の目的は、アクセス制限機能を有
し、特定のユーザのみが該制限を解除できる不揮発性メ
モリ装置または不揮発ICメモリカードを提供する。
し、特定のユーザのみが該制限を解除できる不揮発性メ
モリ装置または不揮発ICメモリカードを提供する。
【0014】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【0015】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【0016】すなわち、本発明の不揮発性メモリ装置
は、アクセス制限を解除する第1のアクセス許可手段
と、第2のアクセス許可手段とを有する。上記第1のア
クセス許可手段は、アクセス制限を解除するにあたっ
て、本発明の書換可能な不揮発性メモリ装置の一部のメ
モリセルに書き込まれたパスワードを活用する。アクセ
ス制限は、ライトまたはリードまたはその両方に対して
設定される。
は、アクセス制限を解除する第1のアクセス許可手段
と、第2のアクセス許可手段とを有する。上記第1のア
クセス許可手段は、アクセス制限を解除するにあたっ
て、本発明の書換可能な不揮発性メモリ装置の一部のメ
モリセルに書き込まれたパスワードを活用する。アクセ
ス制限は、ライトまたはリードまたはその両方に対して
設定される。
【0017】第2のアクセス許可手段は、第1のアクセ
ス許可手段においてメモリセルに書き込んだパスワード
がリテンション不良等により失われたり、ユーザが自分
の設定したパスワードを忘れたりした場合に備えて設け
られる。
ス許可手段においてメモリセルに書き込んだパスワード
がリテンション不良等により失われたり、ユーザが自分
の設定したパスワードを忘れたりした場合に備えて設け
られる。
【0018】本発明の一つの形態においては、上記第2
のアクセス許可手段は、一回限り書き込み可能な複数の
記憶素子(たとえばヒューズ)を有する。第2のアクセ
ス許可手段は、該複数の記憶素子の記憶状態の組み合わ
せが取りうる複数の状態のうち、アクセス制限解除を指
定する一つの状態に記憶素子を設定する。さらに、本発
明の一つの形態においては、第2のアクセス許可手段の
使用をただ一回に制限するための回路をさらに設けるこ
とができる。
のアクセス許可手段は、一回限り書き込み可能な複数の
記憶素子(たとえばヒューズ)を有する。第2のアクセ
ス許可手段は、該複数の記憶素子の記憶状態の組み合わ
せが取りうる複数の状態のうち、アクセス制限解除を指
定する一つの状態に記憶素子を設定する。さらに、本発
明の一つの形態においては、第2のアクセス許可手段の
使用をただ一回に制限するための回路をさらに設けるこ
とができる。
【0019】上記第2のアクセス許可手段は、本発明の
メモリ装置が通常用いられる環境とは異なる環境、たと
えば通常より高い電源電圧のもとで動作され、或いは、
特殊なコマンドにより動作されるように、実現すること
ができる。これにより、誤動作防止を促進できる。
メモリ装置が通常用いられる環境とは異なる環境、たと
えば通常より高い電源電圧のもとで動作され、或いは、
特殊なコマンドにより動作されるように、実現すること
ができる。これにより、誤動作防止を促進できる。
【0020】さらに、本発明の一つの形態においては、
上記第1のアクセス許可手段に用いられる該パスワード
をメモリセルから読出した後には、常に所定の値(たと
えば0)が書き戻され、上記第1のアクセス許可手段
は、該書き戻しが完了した後にアクセス制限を解除する
内部信号を発生できるように構成される。そして、読み
出されたパスワードが該所定の値である場合には、アク
セス制限を解除する内部信号が発生しないように第1の
アクセス許可手段は構成される。さらに、その一つの形
態においては、本発明の不揮発性メモリ装置は強誘電体
メモリであり、上記第1のアクセス許可手段は、ダイナ
ミック・ランダム・アクセス・メモリ(DRAM)におけるリ
ード・モディファイ・ライト・コマンドと同じ制御信号手
順を与えることにより実行される。
上記第1のアクセス許可手段に用いられる該パスワード
をメモリセルから読出した後には、常に所定の値(たと
えば0)が書き戻され、上記第1のアクセス許可手段
は、該書き戻しが完了した後にアクセス制限を解除する
内部信号を発生できるように構成される。そして、読み
出されたパスワードが該所定の値である場合には、アク
セス制限を解除する内部信号が発生しないように第1の
アクセス許可手段は構成される。さらに、その一つの形
態においては、本発明の不揮発性メモリ装置は強誘電体
メモリであり、上記第1のアクセス許可手段は、ダイナ
ミック・ランダム・アクセス・メモリ(DRAM)におけるリ
ード・モディファイ・ライト・コマンドと同じ制御信号手
順を与えることにより実行される。
【0021】本発明の一つの形態においては、上記第1
のアクセス許可手段に用いられる該パスワードをメモリ
セルから読出した後には、常に所定の値(たとえば0)
が書き戻されるか、あるいは常に読み出されたパスワー
ドが再書き込みされるかの何れかが行なわれる。何れの
書き戻しを行うかの選択は、本発明の不揮発性メモリ装
置のメモリセルに書き込まれた情報に基づいて決定する
ことができる。好ましくは、該情報は上記読み出された
パスワードの一部に割り当てられている。
のアクセス許可手段に用いられる該パスワードをメモリ
セルから読出した後には、常に所定の値(たとえば0)
が書き戻されるか、あるいは常に読み出されたパスワー
ドが再書き込みされるかの何れかが行なわれる。何れの
書き戻しを行うかの選択は、本発明の不揮発性メモリ装
置のメモリセルに書き込まれた情報に基づいて決定する
ことができる。好ましくは、該情報は上記読み出された
パスワードの一部に割り当てられている。
【0022】本発明の一つの形態においては、上記第1
のアクセス許可手段によるアクセス制限解除に一度失敗
した場合、電源を再投入しなければ、次に正しい手順で
第1のアクセス許可手段を再試行してもアクセス制限解
除は行なわれないようにする再試行防止手段を含んでい
る。該再試行防止手段は、2つの安定な状態を有し、電
源投入直後には第1の状態にあり、一旦第1の状態から
第2の状態に遷移した後は、電源を再投入しない限り二
度と第1の状態に復帰できない回路を含んでいる。
のアクセス許可手段によるアクセス制限解除に一度失敗
した場合、電源を再投入しなければ、次に正しい手順で
第1のアクセス許可手段を再試行してもアクセス制限解
除は行なわれないようにする再試行防止手段を含んでい
る。該再試行防止手段は、2つの安定な状態を有し、電
源投入直後には第1の状態にあり、一旦第1の状態から
第2の状態に遷移した後は、電源を再投入しない限り二
度と第1の状態に復帰できない回路を含んでいる。
【0023】本発明の一つの形態においては、アクセス
制限を、ライトまたはリードまたはその両方から選択設
定する権利を限られたユーザにのみ与える手段を有して
いる。その手段による選択は、本発明の不揮発性メモリ
装置のメモリセルに書き込まれた情報を基に決定するこ
とができる。
制限を、ライトまたはリードまたはその両方から選択設
定する権利を限られたユーザにのみ与える手段を有して
いる。その手段による選択は、本発明の不揮発性メモリ
装置のメモリセルに書き込まれた情報を基に決定するこ
とができる。
【0024】
【発明の実施の形態】以下に本発明の不揮発性メモリ装
置の具体的な例を示すが、該メモリ装置はメモリチップ
の形態であっても、ICカードの形態であっても良い。ま
た、以下では、1996年電子情報通信学会英文誌C分
冊E79-C巻の第234から242頁(IEICE Transactions on E
lectronics, vol.E79-C, no.2, pp.234-242, 1996)に示
されている「強誘電体キャパシタを有するVcc/2プレー
トの不揮発性DRAM」に適用した場合、すなわちDRAMと同
様な制御が可能な不揮発性メモリを想定して例を示す
が、他の形態の不揮発性メモリに対しても、本発明の本
質が適用できることは言うまでもない。強誘電体キャパ
シタを有するVcc/2プレートの不揮発性DRAMは、特に図
示はしないが、メモリセルとして、例えば、選択トラン
ジスタとしての電界効果トランジスタと、これに直列接
続された強誘電体キャパシタとを有して構成される。選
択トランジスタのゲート電極がワード線に、ソース(又
はドレイン)がビット線に接続される。
置の具体的な例を示すが、該メモリ装置はメモリチップ
の形態であっても、ICカードの形態であっても良い。ま
た、以下では、1996年電子情報通信学会英文誌C分
冊E79-C巻の第234から242頁(IEICE Transactions on E
lectronics, vol.E79-C, no.2, pp.234-242, 1996)に示
されている「強誘電体キャパシタを有するVcc/2プレー
トの不揮発性DRAM」に適用した場合、すなわちDRAMと同
様な制御が可能な不揮発性メモリを想定して例を示す
が、他の形態の不揮発性メモリに対しても、本発明の本
質が適用できることは言うまでもない。強誘電体キャパ
シタを有するVcc/2プレートの不揮発性DRAMは、特に図
示はしないが、メモリセルとして、例えば、選択トラン
ジスタとしての電界効果トランジスタと、これに直列接
続された強誘電体キャパシタとを有して構成される。選
択トランジスタのゲート電極がワード線に、ソース(又
はドレイン)がビット線に接続される。
【0025】《不揮発性メモリ装置の全体的な一例》図
1には本発明に係る不揮発性メモリ装置の第1の例がブ
ロック図で示される。内部データバス26はsビットの
幅(ビット数)を持っており、一つのXアドレスおよびY
アドレスの指定に従って、sビットのデータがやりとり
される。
1には本発明に係る不揮発性メモリ装置の第1の例がブ
ロック図で示される。内部データバス26はsビットの
幅(ビット数)を持っており、一つのXアドレスおよびY
アドレスの指定に従って、sビットのデータがやりとり
される。
【0026】不揮発性メモリ装置において、リードアク
セスを制限する場合、アクセス許可回路50の出力P0が
ロウレベルの時にはコントロール信号発生回路40で生
成されるメモリ内部のアウトプット・イネーブル・バー信
号OEB0は常にハイレベル(出力ネゲート状態)となり、
メモリセルアレイ10の読出しデータは信号DQ(1)〜DQ
(s)として外部に出力されない。
セスを制限する場合、アクセス許可回路50の出力P0が
ロウレベルの時にはコントロール信号発生回路40で生
成されるメモリ内部のアウトプット・イネーブル・バー信
号OEB0は常にハイレベル(出力ネゲート状態)となり、
メモリセルアレイ10の読出しデータは信号DQ(1)〜DQ
(s)として外部に出力されない。
【0027】ライトアクセスを制限する場合、出力P0が
ロウレベルの時にはコントロール信号発生回路40で生
成されるメモリ内部のライト・イネーブル・バー信号WEB0
は常にハイレベル(書き込みネゲート状態)となり、外
部からの信号DQ(1)〜DQ(s)はメモリセルアレイ10に書
き込まれない。
ロウレベルの時にはコントロール信号発生回路40で生
成されるメモリ内部のライト・イネーブル・バー信号WEB0
は常にハイレベル(書き込みネゲート状態)となり、外
部からの信号DQ(1)〜DQ(s)はメモリセルアレイ10に書
き込まれない。
【0028】上記出力P0は、永続的アクセス許可回路5
1からの信号P1と、パスワードアクセス許可信号52か
らの信号P2の何れかがハイレベルとなった場合にハイレ
ベルとなり、アクセス制限を解除する。
1からの信号P1と、パスワードアクセス許可信号52か
らの信号P2の何れかがハイレベルとなった場合にハイレ
ベルとなり、アクセス制限を解除する。
【0029】まず永続的アクセス許可手段について説明
する。たとえば、永続的アクセス許可回路51は、複数
のヒューズを有し、これらのヒューズのうちある特定の
複数のヒューズが切断された場合にのみ、信号P1をハイ
レベルとする。切断するヒューズの選択は、ヒューズ切
断・Zアドレスバッファ32からの出力AZ(1)〜AZ(n)によ
り行なわれる。Zアドレスバッファ32はタイミング信
号SPにより外部からのアドレス信号A(1)〜A(n)をラッチ
し、AZ(1)〜AZ(n)として出力する。SPは、外部から制御
信号RASB, CASB, WEB, OEBが特定の手順で与えられた場
合に、ヒューズ切断モード発生回路41において生成さ
れる。以上のように、永続的アクセス許可手段はヒュー
ズの組み合わせで実現されるので、一旦信号P1がハイレ
ベルになるとその状態が保たれる。また、不適当なヒュ
ーズを切断すると、二度と信号P1をハイレベルにできな
い。尚、前記制御信号RASB, CASB, WEB, OEBは、DRA
Mの一般的なアクセス制御信号である、ロウアドレスス
トローブ、カラムアドレスストローブ、ライトイネーブ
ル、アウトプットイネーブルの各信号と同一機能の信号
と理解されたい。
する。たとえば、永続的アクセス許可回路51は、複数
のヒューズを有し、これらのヒューズのうちある特定の
複数のヒューズが切断された場合にのみ、信号P1をハイ
レベルとする。切断するヒューズの選択は、ヒューズ切
断・Zアドレスバッファ32からの出力AZ(1)〜AZ(n)によ
り行なわれる。Zアドレスバッファ32はタイミング信
号SPにより外部からのアドレス信号A(1)〜A(n)をラッチ
し、AZ(1)〜AZ(n)として出力する。SPは、外部から制御
信号RASB, CASB, WEB, OEBが特定の手順で与えられた場
合に、ヒューズ切断モード発生回路41において生成さ
れる。以上のように、永続的アクセス許可手段はヒュー
ズの組み合わせで実現されるので、一旦信号P1がハイレ
ベルになるとその状態が保たれる。また、不適当なヒュ
ーズを切断すると、二度と信号P1をハイレベルにできな
い。尚、前記制御信号RASB, CASB, WEB, OEBは、DRA
Mの一般的なアクセス制御信号である、ロウアドレスス
トローブ、カラムアドレスストローブ、ライトイネーブ
ル、アウトプットイネーブルの各信号と同一機能の信号
と理解されたい。
【0030】次にパスワードアクセス許可手段について
説明する。パスワードアクセス許可回路52は、メモリ
セルアレイ10のパスワード記憶領域11に格納された
パスワードDoP(1)〜DoP(s)と、外部から与えられるデー
タDQ(1)〜DQ(s)に対応して入力バッファ24で発生する
内部書き込み信号Di(1)〜Di(s)とを用いて、信号P2をハ
イレベルとする。もっとも単純な例ではDoP(1)〜DoP(s)
とDi(1)〜Di(s)とが一致した場合に信号P2をハイレベル
とする。さらに回路52は、パスワード記憶領域11に
再書き込みすべき情報DiP(1)〜DiP(s)を発生する。特に
制限されないが、P2が一旦ハイレベルにされると、メモ
リの動作電源が投入されている限り、P2の状態はそのま
ま維持される。
説明する。パスワードアクセス許可回路52は、メモリ
セルアレイ10のパスワード記憶領域11に格納された
パスワードDoP(1)〜DoP(s)と、外部から与えられるデー
タDQ(1)〜DQ(s)に対応して入力バッファ24で発生する
内部書き込み信号Di(1)〜Di(s)とを用いて、信号P2をハ
イレベルとする。もっとも単純な例ではDoP(1)〜DoP(s)
とDi(1)〜Di(s)とが一致した場合に信号P2をハイレベル
とする。さらに回路52は、パスワード記憶領域11に
再書き込みすべき情報DiP(1)〜DiP(s)を発生する。特に
制限されないが、P2が一旦ハイレベルにされると、メモ
リの動作電源が投入されている限り、P2の状態はそのま
ま維持される。
【0031】上記のパスワードアクセス許可手段におい
て、DoP(1)〜DoP(s)は次の手順で回路52に与えられ
る。すなわち、まずXアドレスバッファ30はタイミン
グ信号XLにより外部からのアドレス信号A(1)〜A(n)をラ
ッチし、Xアドレス信号AX(1)〜AX(n)を発生する。ここ
で、A(1)〜A(n)を記憶領域11のXアドレスに一致させ
ておくと、パスワードアクセスフラグAPがハイレベルと
なり、記憶領域11へのアクセスであることを示す。AP
がハイレベルの場合、コントロール信号発生回路40
は、外部からのWEB, OEBに一致して内部信号WEB0, OEB0
を発生し、アクセス制限を行わない。制限を行わないで
もパスワードの漏えいやパスワードの勝手な書き換えが
不可能であることは、後述の説明で明かとなる。
て、DoP(1)〜DoP(s)は次の手順で回路52に与えられ
る。すなわち、まずXアドレスバッファ30はタイミン
グ信号XLにより外部からのアドレス信号A(1)〜A(n)をラ
ッチし、Xアドレス信号AX(1)〜AX(n)を発生する。ここ
で、A(1)〜A(n)を記憶領域11のXアドレスに一致させ
ておくと、パスワードアクセスフラグAPがハイレベルと
なり、記憶領域11へのアクセスであることを示す。AP
がハイレベルの場合、コントロール信号発生回路40
は、外部からのWEB, OEBに一致して内部信号WEB0, OEB0
を発生し、アクセス制限を行わない。制限を行わないで
もパスワードの漏えいやパスワードの勝手な書き換えが
不可能であることは、後述の説明で明かとなる。
【0032】Xアドレス発生に引き続き、Yアドレスバッ
ファ31はタイミング信号YLにより外部からのアドレス
信号A(1)〜A(n)をラッチし、Yアドレス信号AY(1)〜AY
(n)を発生する。ここで、AX(1)〜AX(n), AY(1)〜AY(n)
により記憶領域11内の所望のパスワードが選択される
ようにA(1)〜A(n)を与える。なお、AX(1)〜AX(n)が記憶
領域11を示し、AY(1)〜AY(n)が記憶領域11に格納さ
れた複数個のパスワードのうち一つを選択するように構
成できる。すなわち、異なるパスワードを複数個保持で
きる。上記信号XL, YLは、外部から制御信号RASB, CAS
B, WEB, OEBが特定の手順で与えられた場合に、コント
ロール信号発生回路40において生成される。これは、
DRAMにおける公知の信号発生手段と等しい。
ファ31はタイミング信号YLにより外部からのアドレス
信号A(1)〜A(n)をラッチし、Yアドレス信号AY(1)〜AY
(n)を発生する。ここで、AX(1)〜AX(n), AY(1)〜AY(n)
により記憶領域11内の所望のパスワードが選択される
ようにA(1)〜A(n)を与える。なお、AX(1)〜AX(n)が記憶
領域11を示し、AY(1)〜AY(n)が記憶領域11に格納さ
れた複数個のパスワードのうち一つを選択するように構
成できる。すなわち、異なるパスワードを複数個保持で
きる。上記信号XL, YLは、外部から制御信号RASB, CAS
B, WEB, OEBが特定の手順で与えられた場合に、コント
ロール信号発生回路40において生成される。これは、
DRAMにおける公知の信号発生手段と等しい。
【0033】上記アドレス指定において、WEBをハイレ
ベルに設定しておくと、内部信号WEB0もハイレベルとな
り読出し動作が行なわれる。すなわち、Xデコーダ1
3、ワードドライバ12を経て、記憶領域11のワード
線が活性化され、記憶領域11のデータはセンスアンプ
14にラッチされる。Yデコーダ15により所望のパス
ワードDoP(1)〜DoP(s)が選択され、sビット幅のデータ
バス16を経て入出力制御回路20へ送られる。そこで
パスワードDoP(1)〜DoP(s)はメインアンプ21にラッチ
される。出力先選択回路22はAPがハイレベルであるこ
とに対応してDoP(1)〜DoP(s)をパスワードアクセス許可
回路52へ送る。なお、出力先選択回路22はAPがロウ
レベルの場合のみメモリセルアレイ10からの読出しデ
ータを出力バッファ23へ送るようになっており、記憶
領域11のデータが外部へ読み出されないようにしてい
る。すなわちパスワードの漏えいを防いでいる。以上
が、DoP(1)〜DoP(s)が回路52に到達するまでの手順で
ある。
ベルに設定しておくと、内部信号WEB0もハイレベルとな
り読出し動作が行なわれる。すなわち、Xデコーダ1
3、ワードドライバ12を経て、記憶領域11のワード
線が活性化され、記憶領域11のデータはセンスアンプ
14にラッチされる。Yデコーダ15により所望のパス
ワードDoP(1)〜DoP(s)が選択され、sビット幅のデータ
バス16を経て入出力制御回路20へ送られる。そこで
パスワードDoP(1)〜DoP(s)はメインアンプ21にラッチ
される。出力先選択回路22はAPがハイレベルであるこ
とに対応してDoP(1)〜DoP(s)をパスワードアクセス許可
回路52へ送る。なお、出力先選択回路22はAPがロウ
レベルの場合のみメモリセルアレイ10からの読出しデ
ータを出力バッファ23へ送るようになっており、記憶
領域11のデータが外部へ読み出されないようにしてい
る。すなわちパスワードの漏えいを防いでいる。以上
が、DoP(1)〜DoP(s)が回路52に到達するまでの手順で
ある。
【0034】上記のパスワードアクセス許可手段におい
て、回路52で生成されたDiP(1)〜DiP(s)は次のように
して記憶領域11に再書き込みされる。すなわち、ライ
トデータ選択回路25は、APがハイレベルの場合DiP(1)
〜DiP(s)を、APがロウレベルの場合Di(1)〜Di(s)をライ
トデータとして選択する。記憶領域11が選択されてい
た場合、APはハイレベルであり、DiP(1)〜DiP(s)はデー
タバス26、センスアンプ14を経て、記憶領域11に
再書き込みされる。なお、選択回路25の上記機能によ
り、先に述べたように記憶領域11に対してはライト制
限を受けないように構成しているにもかかわらず、外部
信号DQ(1)〜DQ(s)により生成されるDi(1)〜Di(s)が直接
記憶領域11に書き込まれないようにしている。すなわ
ち、パスワードが勝手に書き換えられないようになって
いる。
て、回路52で生成されたDiP(1)〜DiP(s)は次のように
して記憶領域11に再書き込みされる。すなわち、ライ
トデータ選択回路25は、APがハイレベルの場合DiP(1)
〜DiP(s)を、APがロウレベルの場合Di(1)〜Di(s)をライ
トデータとして選択する。記憶領域11が選択されてい
た場合、APはハイレベルであり、DiP(1)〜DiP(s)はデー
タバス26、センスアンプ14を経て、記憶領域11に
再書き込みされる。なお、選択回路25の上記機能によ
り、先に述べたように記憶領域11に対してはライト制
限を受けないように構成しているにもかかわらず、外部
信号DQ(1)〜DQ(s)により生成されるDi(1)〜Di(s)が直接
記憶領域11に書き込まれないようにしている。すなわ
ち、パスワードが勝手に書き換えられないようになって
いる。
【0035】以上、本発明の主要な構成要素である回路
50、51、52の働きについて説明した。信号P0がハ
イレベルとなり、アクセス制限が解かれた後には、通常
のメモリとして動作するのでここでは詳述しない。本発
明の主要な構成要素のより具体的な回路の例は後述され
る。
50、51、52の働きについて説明した。信号P0がハ
イレベルとなり、アクセス制限が解かれた後には、通常
のメモリとして動作するのでここでは詳述しない。本発
明の主要な構成要素のより具体的な回路の例は後述され
る。
【0036】図1に示した不揮発性メモリ装置によれ
ば、以下の効果が得られる。
ば、以下の効果が得られる。
【0037】(1)通常使用されるパスワードアクセス
許可手段が故障しても、あるいは記憶領域11のパスワ
ードがなんらかの障害、たとえば不揮発性メモリセルの
リテンション不良やハードエラー、ユーザの設定パスワ
ード忘却などにより失われても、永続的アクセス許可回
路51によりアクセス制限回路を解除できるので、高信
頼のセキュリティ機能が得られる。
許可手段が故障しても、あるいは記憶領域11のパスワ
ードがなんらかの障害、たとえば不揮発性メモリセルの
リテンション不良やハードエラー、ユーザの設定パスワ
ード忘却などにより失われても、永続的アクセス許可回
路51によりアクセス制限回路を解除できるので、高信
頼のセキュリティ機能が得られる。
【0038】(2)パスワードを書換可能な不揮発性メ
モリセルに格納するので、たとえば一回ごとにこれを変
更することにより、入力パスワードとの直接比較による
単純なアクセス制限解除方式を採用できる。ただし、こ
の場合、後の例に示すように、内部パスワードと入力パ
スワードの不一致時には、内部パスワードを自動消去す
るなど、試行錯誤による不正アクセスを防止する施策が
施される。このような単純なアクセス制限解除方式の採
用によりチップ面積が低減でき、その結果コストを下げ
られる。あるいは、本メモリ使用時に第2の暗号化装置
が別途必要になることもない。したがって、特に汎用メ
モリチップおよび汎用ICカードに適したセキュリティ機
能付き不揮発メモリが得られる。
モリセルに格納するので、たとえば一回ごとにこれを変
更することにより、入力パスワードとの直接比較による
単純なアクセス制限解除方式を採用できる。ただし、こ
の場合、後の例に示すように、内部パスワードと入力パ
スワードの不一致時には、内部パスワードを自動消去す
るなど、試行錯誤による不正アクセスを防止する施策が
施される。このような単純なアクセス制限解除方式の採
用によりチップ面積が低減でき、その結果コストを下げ
られる。あるいは、本メモリ使用時に第2の暗号化装置
が別途必要になることもない。したがって、特に汎用メ
モリチップおよび汎用ICカードに適したセキュリティ機
能付き不揮発メモリが得られる。
【0039】(3)パスワードを書換可能な不揮発性メ
モリセルに格納するので、パスワードを第三者に知られ
てもこれを変更することにより引き続きメモリのセキュ
リティを維持することができる。
モリセルに格納するので、パスワードを第三者に知られ
てもこれを変更することにより引き続きメモリのセキュ
リティを維持することができる。
【0040】(4)上記(2)で述べたような不正アク
セス時の内部パスワード消去を行えば、単純な構成で極
めてセキュリティの高いメモリが得られるが、パスワー
ドアクセス許可回路52によるアクセス制限解除が不能
となる。これに備えて、永続的アクセス許可回路51の
存在、あるいはその詳細な方法を限られた機関、たとえ
ばICカードメーカのみの機密としておけば、アクセス制
限の解除が可能である。特に、後の具体例に示すよう
に、永続的アクセス許可回路51を通常の使用条件の範
囲外に設定しておけば、この存在を知らないユーザが意
図せず該手段を行使する危険を回避でき、極めてセキュ
リティが高く、かつアクセス制限解除が不能となる危険
性も小さい汎用のメモリが得られる。
セス時の内部パスワード消去を行えば、単純な構成で極
めてセキュリティの高いメモリが得られるが、パスワー
ドアクセス許可回路52によるアクセス制限解除が不能
となる。これに備えて、永続的アクセス許可回路51の
存在、あるいはその詳細な方法を限られた機関、たとえ
ばICカードメーカのみの機密としておけば、アクセス制
限の解除が可能である。特に、後の具体例に示すよう
に、永続的アクセス許可回路51を通常の使用条件の範
囲外に設定しておけば、この存在を知らないユーザが意
図せず該手段を行使する危険を回避でき、極めてセキュ
リティが高く、かつアクセス制限解除が不能となる危険
性も小さい汎用のメモリが得られる。
【0041】(5)上記(2)で述べたような不正アク
セス時の内部パスワード消去を行えば、ユーザはパスワ
ードアクセス手段が不能となったことにより不正アクセ
スが試みられたかも知れないと察知できる。これにより
ユーザはセキュリティ態勢をより強化するなどの対策を
とることができる。
セス時の内部パスワード消去を行えば、ユーザはパスワ
ードアクセス手段が不能となったことにより不正アクセ
スが試みられたかも知れないと察知できる。これにより
ユーザはセキュリティ態勢をより強化するなどの対策を
とることができる。
【0042】《永続的アクセス許可手段の具体例》以下
図2〜図7により、永続的アクセス許可手段の具体的な
構成例を示す。
図2〜図7により、永続的アクセス許可手段の具体的な
構成例を示す。
【0043】図2は、永続的アクセス許可回路51の一
構成例を示すものである。回路51は、アドレス信号AZ
(i)とAZ(m+1), AZ(m+2)を入力とし、ヒューズ状態信号F
S(i)を出力とするヒューズ状態信号発生回路511-i
(i = 1〜m)と、FS(i)を入力としP1を出力とするヒュ
ーズ状態論理回路512とからなる。
構成例を示すものである。回路51は、アドレス信号AZ
(i)とAZ(m+1), AZ(m+2)を入力とし、ヒューズ状態信号F
S(i)を出力とするヒューズ状態信号発生回路511-i
(i = 1〜m)と、FS(i)を入力としP1を出力とするヒュ
ーズ状態論理回路512とからなる。
【0044】回路511-iの具体的回路例が図3に示さ
れている。回路511-iは、ヒューズF(i)が接続状態の
時出力FS(i)をロウレベルに、切断状態の時高抵抗R(i)
の働きによりFS(i)をハイレベルにする。ヒューズ切断
はAZ(m+1), AZ(m+2)が共にハイレベルのとき可能とな
る。この時アドレス信号AZ(i)がハイレベルであれば、F
(i)に大電流が流れ切断される。なお、F(i)の切断は電
源電圧Vccが通常使用条件より高くなければ行なわれな
いように、ヒューズを設計しておけば、実施例1の効果
(4)で述べた効果が得られる。ヒューズ素子自体は、
DRAMの冗長回路などで公知の技術である。
れている。回路511-iは、ヒューズF(i)が接続状態の
時出力FS(i)をロウレベルに、切断状態の時高抵抗R(i)
の働きによりFS(i)をハイレベルにする。ヒューズ切断
はAZ(m+1), AZ(m+2)が共にハイレベルのとき可能とな
る。この時アドレス信号AZ(i)がハイレベルであれば、F
(i)に大電流が流れ切断される。なお、F(i)の切断は電
源電圧Vccが通常使用条件より高くなければ行なわれな
いように、ヒューズを設計しておけば、実施例1の効果
(4)で述べた効果が得られる。ヒューズ素子自体は、
DRAMの冗長回路などで公知の技術である。
【0045】回路512の具体的回路例が図4に示され
ている。F(i)(i = 1〜m)のハイレベル/ロウレベルの
組み合わせがある一つの状態の場合に限り、信号P1がハ
イレベルとなる。該状態は、アンド素子へのFS(i)入力
の前段にインバータが設けられているか否かにより一に
決定される。信号P1をハイレベルとして、アクセス制限
を解除するためには、論理回路512の構成にしたがっ
てアドレス信号AZ(1)〜AZ(m)を正しく入力することが要
求される。
ている。F(i)(i = 1〜m)のハイレベル/ロウレベルの
組み合わせがある一つの状態の場合に限り、信号P1がハ
イレベルとなる。該状態は、アンド素子へのFS(i)入力
の前段にインバータが設けられているか否かにより一に
決定される。信号P1をハイレベルとして、アクセス制限
を解除するためには、論理回路512の構成にしたがっ
てアドレス信号AZ(1)〜AZ(m)を正しく入力することが要
求される。
【0046】図5はヒューズ切断モード発生回路41の
具体的な回路例である。レジスタ412はS入力(セッ
ト入力)がロウレベルからハイレベルに遷移したときに
Q出力(非反転出力)をハイレベルとし、R入力(リセッ
ト入力)がロウレベルからハイレベルに遷移したときに
Q出力をロウレベルにする。回路411はCASB, WEBがハ
イレベルからロウレベルに遷移してからT1 < Tp < T2の
範囲にある時間TpにRASBがハイレベルからロウレベルに
遷移した場合、SPsetをロウレベルからハイレベルに遷
移させる。ここで、T1は遅延回路411の遅延要素dela
y(411)により定まり、T2は遅延要素delay(412)により定
まる。また、RASBがハイレベルからロウレベルに遷移し
た場合、遅延要素delay(414)で定まる幅のパルスが発生
する。回路411はさらに、RASBがロウレベルからハイ
レベルに遷移した場合、遅延要素delay(413)で定めら
れるパルス幅のリセットパルスを発生する。以上の構成
により、回路41は、CASB, WEBがハイレベルからロウレ
ベルに遷移してからT1 < Tp< T2の範囲にある時間TpにR
ASBがハイレベルからロウレベルに遷移するとSPをハイ
レベルとし、RASBがロウレベルからハイレベルに戻ると
SPをロウレベルに戻す。
具体的な回路例である。レジスタ412はS入力(セッ
ト入力)がロウレベルからハイレベルに遷移したときに
Q出力(非反転出力)をハイレベルとし、R入力(リセッ
ト入力)がロウレベルからハイレベルに遷移したときに
Q出力をロウレベルにする。回路411はCASB, WEBがハ
イレベルからロウレベルに遷移してからT1 < Tp < T2の
範囲にある時間TpにRASBがハイレベルからロウレベルに
遷移した場合、SPsetをロウレベルからハイレベルに遷
移させる。ここで、T1は遅延回路411の遅延要素dela
y(411)により定まり、T2は遅延要素delay(412)により定
まる。また、RASBがハイレベルからロウレベルに遷移し
た場合、遅延要素delay(414)で定まる幅のパルスが発生
する。回路411はさらに、RASBがロウレベルからハイ
レベルに遷移した場合、遅延要素delay(413)で定めら
れるパルス幅のリセットパルスを発生する。以上の構成
により、回路41は、CASB, WEBがハイレベルからロウレ
ベルに遷移してからT1 < Tp< T2の範囲にある時間TpにR
ASBがハイレベルからロウレベルに遷移するとSPをハイ
レベルとし、RASBがロウレベルからハイレベルに戻ると
SPをロウレベルに戻す。
【0047】図6は、図5の回路41とZアドレスバッ
ファ32とによるヒューズ切断アドレスAZ(1)〜AZ(n)の
生成を示すタイミング図である。図5で述べたようにし
てRASB, CASB, WEB遷移に対応してSPがハイレベルに遷
移すると、回路32は外部からのアドレス信号A(1)〜A
(n)をラッチしAZ(1)〜AZ(n)を出力する。SPがハイレベ
ルの間AZ(1)〜AZ(n)は出力され続けられるが、RASBがハ
イレベルとなり,この結果SPがロウレベルになると、AZ
(1)〜AZ(n)はすべて0にリセットされる。
ファ32とによるヒューズ切断アドレスAZ(1)〜AZ(n)の
生成を示すタイミング図である。図5で述べたようにし
てRASB, CASB, WEB遷移に対応してSPがハイレベルに遷
移すると、回路32は外部からのアドレス信号A(1)〜A
(n)をラッチしAZ(1)〜AZ(n)を出力する。SPがハイレベ
ルの間AZ(1)〜AZ(n)は出力され続けられるが、RASBがハ
イレベルとなり,この結果SPがロウレベルになると、AZ
(1)〜AZ(n)はすべて0にリセットされる。
【0048】以上図2から図6に示した構成により、回
路512で一意に定められるヒューズを切断した後は永
続的にアクセス制限が解除される。本実施例の永続的ア
クセス許可手段においては、(1)通常より高い電源電
圧を必要とすること、(2)特殊なRASB, CASB, WEBの
与え方をすること、(3)RASBをロウレベルに遷移させ
るタイミングがT1 < Tp < T2に制約されていることによ
り、通常の使用条件で本手段が行使される偶発的事故は
極めてまれと考えられる。あるいは仮に不正アクセスを
試みるものが永続的アクセス解除手段の存在と上記
(1)と(2)の事実を知ったとしても、上記(3)
が、誤ったヒューズの切断及びその結果としてのアクセ
ス制限解除不能という事態を回避する。すなわち、パス
ワードアクセス許可回路52が不能になったときのバッ
クアップ手段として、上記永続的アクセス許可回路51
は高いデータ保護機能を実現するものである。
路512で一意に定められるヒューズを切断した後は永
続的にアクセス制限が解除される。本実施例の永続的ア
クセス許可手段においては、(1)通常より高い電源電
圧を必要とすること、(2)特殊なRASB, CASB, WEBの
与え方をすること、(3)RASBをロウレベルに遷移させ
るタイミングがT1 < Tp < T2に制約されていることによ
り、通常の使用条件で本手段が行使される偶発的事故は
極めてまれと考えられる。あるいは仮に不正アクセスを
試みるものが永続的アクセス解除手段の存在と上記
(1)と(2)の事実を知ったとしても、上記(3)
が、誤ったヒューズの切断及びその結果としてのアクセ
ス制限解除不能という事態を回避する。すなわち、パス
ワードアクセス許可回路52が不能になったときのバッ
クアップ手段として、上記永続的アクセス許可回路51
は高いデータ保護機能を実現するものである。
【0049】図7はヒューズ切断モード発生回路41の
別の回路例を示すものである。図5の構成では、不正ア
クセスを試みるものは数回に渡りヒューズ切断の試行を
重ねることができる。たとえば、前記ヒューズ状態論理
回路512で定められる状態が、全てのヒューズを切断
という状態だった場合、F(1)からF(m)まで順にヒューズ
切断を試み、一回ごとにアクセス制限解除に成功したか
調べる方法を取られた場合、最終的に不正なアクセス制
限解除に成功する。図7は回路41の起動を一回のみに
制限し、不正アクセスの排除をより完全に行う回路であ
る。図7ではこの目的のため、回路413が設けられ
る。回路413の構成は図3の回路511-iと同様であ
る。SP, AZ(m+1), AZ(m+2)がすべてハイレベルとなり、
AZ(1)〜AZ(m)に従ったヒューズ切断が開始されると、ア
ンド素子の出力により回路413のヒューズF(SP)も切
断される。この結果、回路413の出力FS(SP)がハイレ
ベルとなり、レジスタ412のS入力にハイレベルが与
えられることは二度とない。すなわち、SPは二度とハイ
レベルにならず、したがってAZ(1)〜AZ(n)を二度と発生
できない。本発明の実施例により、不正なアクセス制限
解除に成功する確率を下げることができる。
別の回路例を示すものである。図5の構成では、不正ア
クセスを試みるものは数回に渡りヒューズ切断の試行を
重ねることができる。たとえば、前記ヒューズ状態論理
回路512で定められる状態が、全てのヒューズを切断
という状態だった場合、F(1)からF(m)まで順にヒューズ
切断を試み、一回ごとにアクセス制限解除に成功したか
調べる方法を取られた場合、最終的に不正なアクセス制
限解除に成功する。図7は回路41の起動を一回のみに
制限し、不正アクセスの排除をより完全に行う回路であ
る。図7ではこの目的のため、回路413が設けられ
る。回路413の構成は図3の回路511-iと同様であ
る。SP, AZ(m+1), AZ(m+2)がすべてハイレベルとなり、
AZ(1)〜AZ(m)に従ったヒューズ切断が開始されると、ア
ンド素子の出力により回路413のヒューズF(SP)も切
断される。この結果、回路413の出力FS(SP)がハイレ
ベルとなり、レジスタ412のS入力にハイレベルが与
えられることは二度とない。すなわち、SPは二度とハイ
レベルにならず、したがってAZ(1)〜AZ(n)を二度と発生
できない。本発明の実施例により、不正なアクセス制限
解除に成功する確率を下げることができる。
【0050】《パスワードアクセス許可手段の具体例》
以下図8〜図13により、パスワードアクセス許可手段
の具体的な構成例を示す。
以下図8〜図13により、パスワードアクセス許可手段
の具体的な構成例を示す。
【0051】図8は、パスワードアクセス許可回路52
の構成例を示すものである。記憶領域11に格納されて
いたパスワードDoP(1)〜DoP(s)は、APがハイレベルでP2
がロウレベルの場合に限り、OEB0に同期してパスワー
ドラッチ回路521にラッチされる。ラッチされたDoP
(1)〜DoP(s)はDoPL(1)〜DoPL(s)としてパスワードアク
セス判定回路522に送られ、入力データDi(1)〜Di(s)
と比較される。これが一致していた場合、信号P2がハイ
レベルとなりアクセス制限が解除される。一方、パスワ
ード・ライトデータ生成回路523は、記憶領域11へ
の再書き込みデータDiP(1)〜DiP(s)を生成する。
の構成例を示すものである。記憶領域11に格納されて
いたパスワードDoP(1)〜DoP(s)は、APがハイレベルでP2
がロウレベルの場合に限り、OEB0に同期してパスワー
ドラッチ回路521にラッチされる。ラッチされたDoP
(1)〜DoP(s)はDoPL(1)〜DoPL(s)としてパスワードアク
セス判定回路522に送られ、入力データDi(1)〜Di(s)
と比較される。これが一致していた場合、信号P2がハイ
レベルとなりアクセス制限が解除される。一方、パスワ
ード・ライトデータ生成回路523は、記憶領域11へ
の再書き込みデータDiP(1)〜DiP(s)を生成する。
【0052】図9は、パスワードアクセス許可手順を示
すタイミング図である。パスワードアクセス許可手順は
DRAMで良く知られたリード・モディファイ・ライトのコマ
ンドにより行なわれる。RASBロー遷移のタイミングでX
アドレスが取り込まれ、CASBロー遷移のタイミングでY
アドレスを取り込むと共にWEBをハイレベルとしてリー
ド動作を指定する。所定のタイミングでOEBをローレベ
ルにするとDoP(1)〜DoP(s)が回路521にラッチされ
る。次にモディファイ・ライトに対応してWEBをロウレベ
ルに遷移させ、Di(1)〜Di(s)を与える。DoP(1)〜DoP(s)
とDi(1)〜Di(s)とが一致していれば、P2はハイレベルと
なるが、P2ハイ遷移はRASBハイ遷移に同期して行なわれ
るようにしている。これは、回路523から出力された
DiP(1)〜DiP(s)の記憶領域11への再書き込みが終了し
た後にアクセス制限解除とするためである。特に以下の
例では、"0"を再書き込みし、不正アクセスの再試行が
できないようにしているので、この"0"再書き込みが確
実に行なわれる必要がある。なお、RASBを規定外に早く
ハイ遷移させ、再書き込みを不成功に終わらせる試みが
なされるかもしれない。そこで、後の図11に示すよう
に、上記P2のハイ遷移は、ワード線活性化を制御するXL
(図1の回路40で生成)に呼応するようにし、かつRASB
が規定外に早くハイ遷移されても、XLを含む内部信号が
再書き込み終了まで再書き込み状態を保持するような機
能を付加しておく。ここでの説明に係る不揮発性メモリ
装置は、DRAMと共通のコマンドを用いているので、ユー
ザにとって扱いやすく、また、回路構成も簡単にできる
効果がある。
すタイミング図である。パスワードアクセス許可手順は
DRAMで良く知られたリード・モディファイ・ライトのコマ
ンドにより行なわれる。RASBロー遷移のタイミングでX
アドレスが取り込まれ、CASBロー遷移のタイミングでY
アドレスを取り込むと共にWEBをハイレベルとしてリー
ド動作を指定する。所定のタイミングでOEBをローレベ
ルにするとDoP(1)〜DoP(s)が回路521にラッチされ
る。次にモディファイ・ライトに対応してWEBをロウレベ
ルに遷移させ、Di(1)〜Di(s)を与える。DoP(1)〜DoP(s)
とDi(1)〜Di(s)とが一致していれば、P2はハイレベルと
なるが、P2ハイ遷移はRASBハイ遷移に同期して行なわれ
るようにしている。これは、回路523から出力された
DiP(1)〜DiP(s)の記憶領域11への再書き込みが終了し
た後にアクセス制限解除とするためである。特に以下の
例では、"0"を再書き込みし、不正アクセスの再試行が
できないようにしているので、この"0"再書き込みが確
実に行なわれる必要がある。なお、RASBを規定外に早く
ハイ遷移させ、再書き込みを不成功に終わらせる試みが
なされるかもしれない。そこで、後の図11に示すよう
に、上記P2のハイ遷移は、ワード線活性化を制御するXL
(図1の回路40で生成)に呼応するようにし、かつRASB
が規定外に早くハイ遷移されても、XLを含む内部信号が
再書き込み終了まで再書き込み状態を保持するような機
能を付加しておく。ここでの説明に係る不揮発性メモリ
装置は、DRAMと共通のコマンドを用いているので、ユー
ザにとって扱いやすく、また、回路構成も簡単にできる
効果がある。
【0053】図10はパスワード・ライトデータ生成回
路523の具体的な回路例である。P2がロウレベルの場
合再書き込みデータDiP(1)〜DiP(s)はすべて0となる。P
2がハイレベルの場合再書き込みデータDiP(1)〜DiP(s)
はDi(1)〜Di(s)に一致する。このパスワード・ライトデ
ータ生成回路の例によれば、不正アクセス時にはパスワ
ードが"0・・・0"に書き換えられるので、"0・・・0"の場合に
はアクセス制限を解除できないようにパスワードアクセ
ス判定回路522の論理を構成することにより、不正ア
クセスの試行を重ねることができなくなり、高いセキュ
リティが得られる。なお、図9に示すようにRASBハイ遷
移後にP2がハイレベルとなるように構成すると、Di(1)
〜Di(s)が正しく与えられた場合にもパスワードが"0・・・
0"に書き換えられることになる。したがって、P2ハイ遷
移の後、所望のパスワードを再書き込みする必要があ
る。あるいは、後の図11の信号P2Aのように、Di(1)〜
Di(s)が正しく与えられた場合直ちにハイ遷移する信号
をP2のかわりに用い、P2ハイ遷移の後のパスワード再書
き込みを不要にすることもできる。
路523の具体的な回路例である。P2がロウレベルの場
合再書き込みデータDiP(1)〜DiP(s)はすべて0となる。P
2がハイレベルの場合再書き込みデータDiP(1)〜DiP(s)
はDi(1)〜Di(s)に一致する。このパスワード・ライトデ
ータ生成回路の例によれば、不正アクセス時にはパスワ
ードが"0・・・0"に書き換えられるので、"0・・・0"の場合に
はアクセス制限を解除できないようにパスワードアクセ
ス判定回路522の論理を構成することにより、不正ア
クセスの試行を重ねることができなくなり、高いセキュ
リティが得られる。なお、図9に示すようにRASBハイ遷
移後にP2がハイレベルとなるように構成すると、Di(1)
〜Di(s)が正しく与えられた場合にもパスワードが"0・・・
0"に書き換えられることになる。したがって、P2ハイ遷
移の後、所望のパスワードを再書き込みする必要があ
る。あるいは、後の図11の信号P2Aのように、Di(1)〜
Di(s)が正しく与えられた場合直ちにハイ遷移する信号
をP2のかわりに用い、P2ハイ遷移の後のパスワード再書
き込みを不要にすることもできる。
【0054】図11はパスワードアクセス判定回路52
2の具体的回路例を示すものである。電源投入直後に
は、抵抗R521によりフリップフロップ回路の出力P2
Aはロウレベルであり、高抵抗R522によりP2はロウ
レベルとなっている。パスワードアクセス解除手段が行
なわれた場合、回路525-i(i = 1〜s)はラッチされ
たパスワードDoPL(i)が入力データDi(i)に一致し、かつ
0でない場合、ハイレベルを出力する。信号ZRBはDoP(1)
〜DoP(s)が全てロウレベルの場合に限りロウレベルとな
る信号である。回路525-i(i = 1〜s)の出力がすべ
てハイレベルであった場合、フリップフロップ回路の出
力P2Aが反転し、さらにRASBハイ遷移に対応してXLが立
ち下がったタイミングでP2がロウレベルからハイレベル
に遷移する。
2の具体的回路例を示すものである。電源投入直後に
は、抵抗R521によりフリップフロップ回路の出力P2
Aはロウレベルであり、高抵抗R522によりP2はロウ
レベルとなっている。パスワードアクセス解除手段が行
なわれた場合、回路525-i(i = 1〜s)はラッチされ
たパスワードDoPL(i)が入力データDi(i)に一致し、かつ
0でない場合、ハイレベルを出力する。信号ZRBはDoP(1)
〜DoP(s)が全てロウレベルの場合に限りロウレベルとな
る信号である。回路525-i(i = 1〜s)の出力がすべ
てハイレベルであった場合、フリップフロップ回路の出
力P2Aが反転し、さらにRASBハイ遷移に対応してXLが立
ち下がったタイミングでP2がロウレベルからハイレベル
に遷移する。
【0055】図12はパスワードラッチ回路521の具
体的回路例を示すものである。P2がロウレベルでAPがハ
イレベルのときにOEB0がロウレベルに遷移すると、ラッ
チパルスLSが発生する。そして、DoP(1)〜DoP(s)がDoPL
(1)〜DoPL(s)としてラッチされる。図12の遅延要素de
layで定まる遅延時間の後、LSは再びロウレベルとな
り、DoPL(1)〜DoPL(s)はすべて0となる。上記遅延要素d
elayは、Di(i)が回路522に到達した後にLSがロウレ
ベルになるようにその遅延時間が設定される。
体的回路例を示すものである。P2がロウレベルでAPがハ
イレベルのときにOEB0がロウレベルに遷移すると、ラッ
チパルスLSが発生する。そして、DoP(1)〜DoP(s)がDoPL
(1)〜DoPL(s)としてラッチされる。図12の遅延要素de
layで定まる遅延時間の後、LSは再びロウレベルとな
り、DoPL(1)〜DoPL(s)はすべて0となる。上記遅延要素d
elayは、Di(i)が回路522に到達した後にLSがロウレ
ベルになるようにその遅延時間が設定される。
【0056】図13は図11に用いられる信号ZRBを発
生するパスワード・オールゼロ認識回路であり、DoPL(1)
〜DoPL(s)のオア論理を出力とする。
生するパスワード・オールゼロ認識回路であり、DoPL(1)
〜DoPL(s)のオア論理を出力とする。
【0057】以上図8から図13に示した具体例によれ
ば、図1の説明における効果、特に項目(2)から
(5)の効果を得られることが明らかになる。
ば、図1の説明における効果、特に項目(2)から
(5)の効果を得られることが明らかになる。
【0058】《不揮発性メモリ装置のその他回路の具体
例》以下図14から図19に、図1における回路のその
他の具体例を示す。
例》以下図14から図19に、図1における回路のその
他の具体例を示す。
【0059】図14はライトデータ選択回路25の具体
的回路例である。WEB0がロウレベルでライト動作の場
合、APがハイレベル(記憶領域11の選択)ならDiP(1)
〜DiP(s)が、APがロウレベルならDi(1)〜Di(s)が、書き
込みデータDiW(1)〜DiW(s)としてデータバス26に送ら
れる。
的回路例である。WEB0がロウレベルでライト動作の場
合、APがハイレベル(記憶領域11の選択)ならDiP(1)
〜DiP(s)が、APがロウレベルならDi(1)〜Di(s)が、書き
込みデータDiW(1)〜DiW(s)としてデータバス26に送ら
れる。
【0060】図15は出力先選択回路22の具体的回路
例である。メインアンプ21からの読出しデータDoR(1)
〜DoR(s)は、APがハイレベルなら回路52にDoP(1)〜Do
P(s)として送られ、APがロウレベルなら回路23にDo(1)
〜Do(s)として送られる。
例である。メインアンプ21からの読出しデータDoR(1)
〜DoR(s)は、APがハイレベルなら回路52にDoP(1)〜Do
P(s)として送られ、APがロウレベルなら回路23にDo(1)
〜Do(s)として送られる。
【0061】図16はアクセス許可回路50の具体的回
路例である。ヒューズF50が接続状態では、オア回路
の入力FS50はハイレベルであり、信号P0はハイレベ
ルである。すなわち、アクセス制限は解除されている。
この状態で、最初に記憶領域11の初期パスワードを"0
・・・0"以外に書き込んでおく。その後、ヒューズ切断用
パッドに電圧を印加し、ヒューズF50を切断して、F
S50を高抵抗R50の働きによりロウレベルにする。
これで本発明のメモリの初期設定が終了する。ヒューズ
切断後は、P1あるいはP2の何れかがハイレベルとなった
場合にP0がハイレベルとなり、アクセス制限が解除され
る。
路例である。ヒューズF50が接続状態では、オア回路
の入力FS50はハイレベルであり、信号P0はハイレベ
ルである。すなわち、アクセス制限は解除されている。
この状態で、最初に記憶領域11の初期パスワードを"0
・・・0"以外に書き込んでおく。その後、ヒューズ切断用
パッドに電圧を印加し、ヒューズF50を切断して、F
S50を高抵抗R50の働きによりロウレベルにする。
これで本発明のメモリの初期設定が終了する。ヒューズ
切断後は、P1あるいはP2の何れかがハイレベルとなった
場合にP0がハイレベルとなり、アクセス制限が解除され
る。
【0062】図17はパスワードアクセスフラグAPの発
生回路例である。記憶領域11のXアドレスを"11・・・1"
に設定した場合、AX(1)〜AX(n)のアンド論理によりAPが
生成される。
生回路例である。記憶領域11のXアドレスを"11・・・1"
に設定した場合、AX(1)〜AX(n)のアンド論理によりAPが
生成される。
【0063】図18はリードアクセスに制限を設けたい
場合に設けられるOEB0発生回路の具体的回路例である。
APがハイレベルか、P0がハイレベルの場合には、内部ア
ウトプットイネーブル信号OEB0は外部から与えられるア
ウトプットイネーブル信号OEBに一致する。すなわち、
アクセス制限が解除される。AP, P0がともにロウレベル
の場合には、OEB0はOEBによらずハイレベルとなり、リ
ードアクセスは禁止される。
場合に設けられるOEB0発生回路の具体的回路例である。
APがハイレベルか、P0がハイレベルの場合には、内部ア
ウトプットイネーブル信号OEB0は外部から与えられるア
ウトプットイネーブル信号OEBに一致する。すなわち、
アクセス制限が解除される。AP, P0がともにロウレベル
の場合には、OEB0はOEBによらずハイレベルとなり、リ
ードアクセスは禁止される。
【0064】図19はライトアクセスに制限を設けたい
場合に設けられるWEB0発生回路の具体的回路例である。
図18に比べて回路190が加わっているが、これはDR
AMで知られたアーリー・ライト・コマンドを、P0がロウレ
ベルの場合に記憶領域11に対して禁止するためである。
回路190は後の図20に示すパスワード書き戻し方式
をライトデータ生成回路523に採用する場合に必要と
なる。回路190において、RASBロー遷移から一定遅延
後にOEBがロー遷移した場合に限り、S入力にセットパル
スが与えられて出力Qがハイ遷移する。RASBがハイレベ
ルに戻ると、R入力にリセットパルスが与えられて出力Q
がロウ遷移する。P0がロウレベルでAPがハイレベルの場
合、回路190の働きによりパスワードの読出しが行な
われていた場合に限り、メモリ内部のライトイネーブル
信号WEB0は外部から与えられるライトイネーブル信号WE
Bに一致する。すなわち、ライトアクセス制限を受けな
い。ただし、この場合、図1に示すようにライトデータ
は外部信号DQ(1)〜DQ(s)ではなく、パスワードアクセス
許可回路52で生成されたデータDiP(1)〜DiP(s)となる
ので、アクセス制限を解除しない状態でパスワードが任
意の値に書き換えられてしまう心配はない。P0がハイレ
ベルの場合にも、当然WEB0はWEBに一致する。AP, P0が
ともにロウレベルの場合には、WEB0はWEBによらずハイ
レベルとなり、ライトアクセスは禁止される。
場合に設けられるWEB0発生回路の具体的回路例である。
図18に比べて回路190が加わっているが、これはDR
AMで知られたアーリー・ライト・コマンドを、P0がロウレ
ベルの場合に記憶領域11に対して禁止するためである。
回路190は後の図20に示すパスワード書き戻し方式
をライトデータ生成回路523に採用する場合に必要と
なる。回路190において、RASBロー遷移から一定遅延
後にOEBがロー遷移した場合に限り、S入力にセットパル
スが与えられて出力Qがハイ遷移する。RASBがハイレベ
ルに戻ると、R入力にリセットパルスが与えられて出力Q
がロウ遷移する。P0がロウレベルでAPがハイレベルの場
合、回路190の働きによりパスワードの読出しが行な
われていた場合に限り、メモリ内部のライトイネーブル
信号WEB0は外部から与えられるライトイネーブル信号WE
Bに一致する。すなわち、ライトアクセス制限を受けな
い。ただし、この場合、図1に示すようにライトデータ
は外部信号DQ(1)〜DQ(s)ではなく、パスワードアクセス
許可回路52で生成されたデータDiP(1)〜DiP(s)となる
ので、アクセス制限を解除しない状態でパスワードが任
意の値に書き換えられてしまう心配はない。P0がハイレ
ベルの場合にも、当然WEB0はWEBに一致する。AP, P0が
ともにロウレベルの場合には、WEB0はWEBによらずハイ
レベルとなり、ライトアクセスは禁止される。
【0065】《パスワード・ライトデータ生成回路の別
の例》図20は、パスワード・ライトデータ生成回路5
23の別の回路例を示すものである。図20において
は、パスワードアクセス許可手段を行使した際、読み出
され、回路521にラッチされたパスワードデータDoPL
(1)〜DoPL(s)の一部、たとえばDoPL(1)が0であった場合
には0が書き戻され、1であった場合にはDoPL(1)〜DoPL
(s)が再書き込みされる。図10においては、必ず0を再
書き込みするように回路523を構成していた。図10
の場合、不正アクセスに対するセキュリティが極めて高
い反面、不正アクセスが試みられた場合、あるいは解除
手段として誤った入力データDi(1)〜Di(s)を与えてしま
った場合、パスワードアクセス制限解除手段が不能とな
ってしまう。後者に対しては、パスワードを複数個、記
憶領域11に格納しておけば対処できるが、いずれにせ
よ永続的アクセス制限解除手段の行使はなるべく避けた
い場合がある。図20の回路523によれば、パスワー
ドの一部のデータを、たとえばDoPL(1)が1になるように
設定しておけば、同じパスワードが再書き込みされ、0
になるように設定しておけばパスワードが自動消去され
る。ユーザは、メモリ内のデータ保護をある程度行いた
いが、制限解除が困難になるのは避けたい場合はDoPL
(1)を1に設定し、たとえ制限解除が困難になってもデー
タ保護を確実に行いたい場合はDoPL(1)を0に設定すると
いう様に、データ保護のレベルを選択できる。
の例》図20は、パスワード・ライトデータ生成回路5
23の別の回路例を示すものである。図20において
は、パスワードアクセス許可手段を行使した際、読み出
され、回路521にラッチされたパスワードデータDoPL
(1)〜DoPL(s)の一部、たとえばDoPL(1)が0であった場合
には0が書き戻され、1であった場合にはDoPL(1)〜DoPL
(s)が再書き込みされる。図10においては、必ず0を再
書き込みするように回路523を構成していた。図10
の場合、不正アクセスに対するセキュリティが極めて高
い反面、不正アクセスが試みられた場合、あるいは解除
手段として誤った入力データDi(1)〜Di(s)を与えてしま
った場合、パスワードアクセス制限解除手段が不能とな
ってしまう。後者に対しては、パスワードを複数個、記
憶領域11に格納しておけば対処できるが、いずれにせ
よ永続的アクセス制限解除手段の行使はなるべく避けた
い場合がある。図20の回路523によれば、パスワー
ドの一部のデータを、たとえばDoPL(1)が1になるように
設定しておけば、同じパスワードが再書き込みされ、0
になるように設定しておけばパスワードが自動消去され
る。ユーザは、メモリ内のデータ保護をある程度行いた
いが、制限解除が困難になるのは避けたい場合はDoPL
(1)を1に設定し、たとえ制限解除が困難になってもデー
タ保護を確実に行いたい場合はDoPL(1)を0に設定すると
いう様に、データ保護のレベルを選択できる。
【0066】《パスワード・ライトデータ生成回路の更
に別の例》図23は、パスワード・ライトデータ生成回
路523の更に別の回路例を示すものである。図23に
おいては、図16の回路50による初期パスワード設定
時には、FS50がハイレベルであり、パスワードデー
タの一部、たとえばDiP(1)は1となるように書き込まれ
る。その後、パスワードアクセス許可手段を行使した
際、読み出されて、回路521にラッチされたパスワー
ドデータDoPL(1)〜DoPL(s)が入力データに一致しP2Aが
ハイレベルになった場合に限り、たとえばDoPL(1)は1に
書き戻される。そうでなければDoPL(1)は0に書き戻され
二度と1に戻らない。DoPL(2)〜DoPL(s)はそのまま再書
き込みされる。ここで、P2Aは一致検出時に直ちにハイ
レベルとなる信号であり、P2はパスワードデータ書き込
み終了後にハイレベルとなる信号である。DoPL(1)が0だ
った場合、なんらかの不正アクセスが過去に試行された
と認識できる。
に別の例》図23は、パスワード・ライトデータ生成回
路523の更に別の回路例を示すものである。図23に
おいては、図16の回路50による初期パスワード設定
時には、FS50がハイレベルであり、パスワードデー
タの一部、たとえばDiP(1)は1となるように書き込まれ
る。その後、パスワードアクセス許可手段を行使した
際、読み出されて、回路521にラッチされたパスワー
ドデータDoPL(1)〜DoPL(s)が入力データに一致しP2Aが
ハイレベルになった場合に限り、たとえばDoPL(1)は1に
書き戻される。そうでなければDoPL(1)は0に書き戻され
二度と1に戻らない。DoPL(2)〜DoPL(s)はそのまま再書
き込みされる。ここで、P2Aは一致検出時に直ちにハイ
レベルとなる信号であり、P2はパスワードデータ書き込
み終了後にハイレベルとなる信号である。DoPL(1)が0だ
った場合、なんらかの不正アクセスが過去に試行された
と認識できる。
【0067】《WEB0発生回路の別の例》図21は、パス
ワードアクセス許可方式において用いられるWEB0発生回
路の回路例を示すものである。図19のWEB0発生回路を
設けた場合、パスワードを知らない一般ユーザは、常に
ライトアクセスが禁止されていた。図21においては、
メモリセルアレイ10の一部領域に記憶されたライトア
クセスフラグに基づき、一般ユーザに対してライトアク
セスを制限したり開放したりできる。その方法を要約す
れば、電源投入時にはリード及びライトアクセス共に禁
止されているが、一般ユーザは既知のメモリアドレスを
指定することにより、該メモリ情報に依ってはリードま
たはライトまたは両方の制限が解除されるというもので
ある。OEB0発生回路についても同様なので、以下図21
によりWEB0発生回路につき説明する。電源投入直後に
は、抵抗R40の働きにより回路401の出力はロウレ
ベルとなっている。この状態では、図19と同様であ
る。ただし、簡単のために図19の回路190に相当す
る機能は省略している。パスワード等によるアクセス制
限解除手段を知っており、他のユーザに対してライトア
クセスのみ開放し、リードアクセスを禁止したいユーザ
は、上記ライトアクセスフラグを、たとえばXアドレス"
01・・・1"で指定されるメモリ領域の一部に"1"として格納
しておく。ライトアクセスを行いたい一般ユーザは、該
ライトアクセスフラグのX及びYアドレスを指定した読出
し動作を行う。すると、該ライトアクセスフラグはたと
えばDo(1)として読み出される。ここで、まだすべての
アクセスは禁止されているため、Do(1)は外部信号DQ(1)
としては出力されないが、回路22からは出力される。
これを図21の回路401に入力すると、Do(1)が"1"に
設定されていた場合、ライトアクセス制限が解除され
る。なぜなら、ライトアクセスフラグのXアドレス入力
により信号APEがハイレベルとなり、アンド回路の働き
により回路401のフリップフロップが反転して出力が
ハイレベルに変化するからである。この結果、外部信号
WEBは内部信号WEB0に常に一致するようになる。ただ
し、ライトアクセスフラグ自体を勝手に書き換えられる
と困るので、APEがハイレベルの場合、回路401の出
力が機能しない構成にしている。一般ユーザに対してラ
イトアクセスを禁止したい場合は、ライトアクセスフラ
グを"0"に設定しておけばよい。パスワード等によるア
クセス制御解除手段を知っているユーザはP0をハイレベ
ルにしてライトアクセスフラグを書き換えることができ
る。以上はライトアクセスに関して述べたが、リードア
クセスに関しても同様である。すなわち、ライトアクセ
スフラグと同じアドレスで指定され、たとえばDo(2)と
して読み出される情報を、リードアクセスフラグとして
OEB0発生回路を構成すればよい。
ワードアクセス許可方式において用いられるWEB0発生回
路の回路例を示すものである。図19のWEB0発生回路を
設けた場合、パスワードを知らない一般ユーザは、常に
ライトアクセスが禁止されていた。図21においては、
メモリセルアレイ10の一部領域に記憶されたライトア
クセスフラグに基づき、一般ユーザに対してライトアク
セスを制限したり開放したりできる。その方法を要約す
れば、電源投入時にはリード及びライトアクセス共に禁
止されているが、一般ユーザは既知のメモリアドレスを
指定することにより、該メモリ情報に依ってはリードま
たはライトまたは両方の制限が解除されるというもので
ある。OEB0発生回路についても同様なので、以下図21
によりWEB0発生回路につき説明する。電源投入直後に
は、抵抗R40の働きにより回路401の出力はロウレ
ベルとなっている。この状態では、図19と同様であ
る。ただし、簡単のために図19の回路190に相当す
る機能は省略している。パスワード等によるアクセス制
限解除手段を知っており、他のユーザに対してライトア
クセスのみ開放し、リードアクセスを禁止したいユーザ
は、上記ライトアクセスフラグを、たとえばXアドレス"
01・・・1"で指定されるメモリ領域の一部に"1"として格納
しておく。ライトアクセスを行いたい一般ユーザは、該
ライトアクセスフラグのX及びYアドレスを指定した読出
し動作を行う。すると、該ライトアクセスフラグはたと
えばDo(1)として読み出される。ここで、まだすべての
アクセスは禁止されているため、Do(1)は外部信号DQ(1)
としては出力されないが、回路22からは出力される。
これを図21の回路401に入力すると、Do(1)が"1"に
設定されていた場合、ライトアクセス制限が解除され
る。なぜなら、ライトアクセスフラグのXアドレス入力
により信号APEがハイレベルとなり、アンド回路の働き
により回路401のフリップフロップが反転して出力が
ハイレベルに変化するからである。この結果、外部信号
WEBは内部信号WEB0に常に一致するようになる。ただ
し、ライトアクセスフラグ自体を勝手に書き換えられる
と困るので、APEがハイレベルの場合、回路401の出
力が機能しない構成にしている。一般ユーザに対してラ
イトアクセスを禁止したい場合は、ライトアクセスフラ
グを"0"に設定しておけばよい。パスワード等によるア
クセス制御解除手段を知っているユーザはP0をハイレベ
ルにしてライトアクセスフラグを書き換えることができ
る。以上はライトアクセスに関して述べたが、リードア
クセスに関しても同様である。すなわち、ライトアクセ
スフラグと同じアドレスで指定され、たとえばDo(2)と
して読み出される情報を、リードアクセスフラグとして
OEB0発生回路を構成すればよい。
【0068】上記によれば、パスワードを知っているユ
ーザは、これを知らない一般ユーザに対して、本発明の
不揮発性メモリ装置へのライトアクセス/リードアクセ
スを任意に開放したり、禁止したりできる。この結果、
後述の応用例にも示すように応用範囲の広いセキュリテ
ィ機能つき汎用不揮発性メモリ装置が得られる。
ーザは、これを知らない一般ユーザに対して、本発明の
不揮発性メモリ装置へのライトアクセス/リードアクセ
スを任意に開放したり、禁止したりできる。この結果、
後述の応用例にも示すように応用範囲の広いセキュリテ
ィ機能つき汎用不揮発性メモリ装置が得られる。
【0069】《パスワードアクセス判定回路の別の例》
図20の回路523において、設定によっては常に同じ
パスワードが再書き込みされる例を示した。この場合、
不正アクセスを試みるものは、考えられるあらゆるパス
ワードを入力してみるであろう。この試行はコンピュー
タのプログラムにより比較的高速に行うことができる。
図22は、このような不正アクセスを困難にするパスワ
ードアクセス判定回路522の回路例である。図22の
回路522においては、一つのパスワード入力によりア
クセス制限解除に失敗した場合、電源を再投入しなけれ
ば再試行ができない。回路522において、電源投入時
には抵抗R521の働きにより、フリップフロップ回路
の出力P2Bはハイレベルとなっている。しかし、図11
に示すパスワードラッチ回路のラッチ信号LSはロウレベ
ルであるので、高抵抗R522の働きによりP2はロウレ
ベルである。パスワードアクセス許可手段が行使される
と、内部パスワードDoPL(1)〜DoPL(s)が入力パスワード
Di(1)〜Di(s)に一致していなかった場合、あるいはDoPL
(1)〜DoPL(s)が"0・・・0"であった場合、回路522のラ
ッチ出力P2AがLSから遅延要素delay(521)で規定される
時間だけ遅延したタイミングで反転しロウレベルとな
る。したがって、さらに遅延要素delay(522)で規定され
る時間だけ遅延したタイミングでP2がハイレベルになる
のは、P2Aがハイレベルに維持されていた場合、すなわ
ち内部パスワードDoPL(1)〜DoPL(s)が入力パスワードDi
(1)〜Di(s)に一致し、かつ"0・・・0"でなかった場合だけ
である。続けて他の入力パスワードでパスワードアクセ
ス許可手段を行使しても、もはやP2BすなわちP2を反転
させることはできない。電源を再投入しなければならな
い。本発明の実施例によれば、不正アクセス失敗時に内
部パスワードを自動消去しない方式においても、不正ア
クセスを試行錯誤する手間が増えるのでセキュリティを
高めることができる。
図20の回路523において、設定によっては常に同じ
パスワードが再書き込みされる例を示した。この場合、
不正アクセスを試みるものは、考えられるあらゆるパス
ワードを入力してみるであろう。この試行はコンピュー
タのプログラムにより比較的高速に行うことができる。
図22は、このような不正アクセスを困難にするパスワ
ードアクセス判定回路522の回路例である。図22の
回路522においては、一つのパスワード入力によりア
クセス制限解除に失敗した場合、電源を再投入しなけれ
ば再試行ができない。回路522において、電源投入時
には抵抗R521の働きにより、フリップフロップ回路
の出力P2Bはハイレベルとなっている。しかし、図11
に示すパスワードラッチ回路のラッチ信号LSはロウレベ
ルであるので、高抵抗R522の働きによりP2はロウレ
ベルである。パスワードアクセス許可手段が行使される
と、内部パスワードDoPL(1)〜DoPL(s)が入力パスワード
Di(1)〜Di(s)に一致していなかった場合、あるいはDoPL
(1)〜DoPL(s)が"0・・・0"であった場合、回路522のラ
ッチ出力P2AがLSから遅延要素delay(521)で規定される
時間だけ遅延したタイミングで反転しロウレベルとな
る。したがって、さらに遅延要素delay(522)で規定され
る時間だけ遅延したタイミングでP2がハイレベルになる
のは、P2Aがハイレベルに維持されていた場合、すなわ
ち内部パスワードDoPL(1)〜DoPL(s)が入力パスワードDi
(1)〜Di(s)に一致し、かつ"0・・・0"でなかった場合だけ
である。続けて他の入力パスワードでパスワードアクセ
ス許可手段を行使しても、もはやP2BすなわちP2を反転
させることはできない。電源を再投入しなければならな
い。本発明の実施例によれば、不正アクセス失敗時に内
部パスワードを自動消去しない方式においても、不正ア
クセスを試行錯誤する手間が増えるのでセキュリティを
高めることができる。
【0070】以上本発明の構成とその具体的な回路例を
述べてきた。以下では本発明の不揮発性メモリ装置の応
用例を述べる。以下の応用例は、図1のチップ形態の不
揮発性メモリ装置(即ち半導体不揮発性メモリ)を実装
したICメモリカード形態での応用を想定する。
述べてきた。以下では本発明の不揮発性メモリ装置の応
用例を述べる。以下の応用例は、図1のチップ形態の不
揮発性メモリ装置(即ち半導体不揮発性メモリ)を実装
したICメモリカード形態での応用を想定する。
【0071】《応用例1》セキュリティ機能を有した汎
用ICメモリカードとして個人データの保管に用いること
ができる。上記パスワードの書き込みは、個人データを
書き込む当人が、ICメモリカード発行時の初期パスワー
ドを変更して行う。不揮発性メモリ装置内のパスワード
がリテンション不良等により失われるか、パスワードア
クセス許可回路が故障して、パスワードアクセス許可手
段によるアクセス制限解除が不能となった場合、永続的
アクセス許可手段によりアクセス制限を解除する。
用ICメモリカードとして個人データの保管に用いること
ができる。上記パスワードの書き込みは、個人データを
書き込む当人が、ICメモリカード発行時の初期パスワー
ドを変更して行う。不揮発性メモリ装置内のパスワード
がリテンション不良等により失われるか、パスワードア
クセス許可回路が故障して、パスワードアクセス許可手
段によるアクセス制限解除が不能となった場合、永続的
アクセス許可手段によりアクセス制限を解除する。
【0072】なお、パスワードアクセス許可手段が機能
しなくなる場合として、第三者が不正なアクセスを試み
た場合も考えられる。許可手段の行使により、内部パス
ワードが自動消去されるからである。したがって、永続
的アクセス許可手段の存在、あるいはその詳細な手順
は、ICメーカなどの権威ある機関のみが知っているよう
にするのがよい。ICカードの保有者はたとえばICメーカ
にデータの修復を依頼し、ICメーカは永続的アクセス許
可手段によりアクセス制限を解除する。ただし、この場
合権威ある機関は、依頼者が確かにICメモリカードの所
有者であることを確認する手段を持っている必要があ
る。ICカード表面に個人のサインを記せるようにしてお
いてもよい。
しなくなる場合として、第三者が不正なアクセスを試み
た場合も考えられる。許可手段の行使により、内部パス
ワードが自動消去されるからである。したがって、永続
的アクセス許可手段の存在、あるいはその詳細な手順
は、ICメーカなどの権威ある機関のみが知っているよう
にするのがよい。ICカードの保有者はたとえばICメーカ
にデータの修復を依頼し、ICメーカは永続的アクセス許
可手段によりアクセス制限を解除する。ただし、この場
合権威ある機関は、依頼者が確かにICメモリカードの所
有者であることを確認する手段を持っている必要があ
る。ICカード表面に個人のサインを記せるようにしてお
いてもよい。
【0073】慎重なユーザは、ICメモリカードへのパス
ワード書き込みを、自宅のパソコンなど信用できる装置
を用いて行うことが推奨される。公共の装置では、たと
えばキーボードから入力したパスワードが装置内の記憶
装置に別途保存されるように改変されているかもしれな
いからである。記憶領域11に複数のパスワードを書き
込んでおき、公共の装置でICメモリカードのアクセス制
限解除を行う再にパスワードを新たに書き込まないよう
にすれば(自動消去されたままに放置すれば)、少なく
ともあらかじめ書き込んだパスワードの数より一つ少な
い回数だけ、公共の装置でICメモリカードを用いること
ができ、かつ高いセキュリティが維持される。最後の一
つのパスワードは自宅のパソコンでパスワードを再書き
込みする際に用いられる。
ワード書き込みを、自宅のパソコンなど信用できる装置
を用いて行うことが推奨される。公共の装置では、たと
えばキーボードから入力したパスワードが装置内の記憶
装置に別途保存されるように改変されているかもしれな
いからである。記憶領域11に複数のパスワードを書き
込んでおき、公共の装置でICメモリカードのアクセス制
限解除を行う再にパスワードを新たに書き込まないよう
にすれば(自動消去されたままに放置すれば)、少なく
ともあらかじめ書き込んだパスワードの数より一つ少な
い回数だけ、公共の装置でICメモリカードを用いること
ができ、かつ高いセキュリティが維持される。最後の一
つのパスワードは自宅のパソコンでパスワードを再書き
込みする際に用いられる。
【0074】上述した図20、図23で説明したパスワ
ード・ライトデータ生成手段により、第三者が不正なア
クセスを試みた場合にもアクセス制限解除が不能となら
ない(パスワード自動消去を行わず再書き込みする)選
択機能を設けてもよい。あるいは、上述したように、パ
スワードを知らないユーザに対して、ライトアクセスあ
るいはリードアクセスあるいはその両方を、任意に禁止
/開放できる機能を付加すると便利である。
ード・ライトデータ生成手段により、第三者が不正なア
クセスを試みた場合にもアクセス制限解除が不能となら
ない(パスワード自動消去を行わず再書き込みする)選
択機能を設けてもよい。あるいは、上述したように、パ
スワードを知らないユーザに対して、ライトアクセスあ
るいはリードアクセスあるいはその両方を、任意に禁止
/開放できる機能を付加すると便利である。
【0075】《応用例2》いわゆる”親展”に相当する
機能が実現できる。Bは書面に代わりICメモリカードをA
に郵送する。ICメモリカードを受け取ったAは、電話等
でBにパスワードを聞き、パスワードアクセス許可手段
によりICカードのアクセス制限を解除して内容を読み出
す。アクセス制限解除に失敗した場合、不揮発性メモリ
装置内のパスワードがリテンション不良等により失われ
たか、パスワードアクセス許可回路が故障したか、ある
いは郵送中になんらかの不正アクセスがありパスワード
が自動消去されたと判断できる。また、パスワードアク
セス許可手段により正しくアクセス制限が解除された場
合は、郵送中にデータが改ざんされた可能性はほとんど
ないと判断できる。
機能が実現できる。Bは書面に代わりICメモリカードをA
に郵送する。ICメモリカードを受け取ったAは、電話等
でBにパスワードを聞き、パスワードアクセス許可手段
によりICカードのアクセス制限を解除して内容を読み出
す。アクセス制限解除に失敗した場合、不揮発性メモリ
装置内のパスワードがリテンション不良等により失われ
たか、パスワードアクセス許可回路が故障したか、ある
いは郵送中になんらかの不正アクセスがありパスワード
が自動消去されたと判断できる。また、パスワードアク
セス許可手段により正しくアクセス制限が解除された場
合は、郵送中にデータが改ざんされた可能性はほとんど
ないと判断できる。
【0076】パスワードアクセス許可手段が不能となっ
ており、B自身もデータを失うなど再郵送が不可能な場
合、ICカードの保有者はたとえばICメーカにデータの修
復を依頼し、ICメーカは永続的アクセス許可手段により
アクセス制限を解除する。
ており、B自身もデータを失うなど再郵送が不可能な場
合、ICカードの保有者はたとえばICメーカにデータの修
復を依頼し、ICメーカは永続的アクセス許可手段により
アクセス制限を解除する。
【0077】《応用例3》本人の認証に応用できる。遠
隔地にいる者Aを通信により認証する必要がある場合、
認証を与える者Bは、本発明のICカードにパスワードと
これとは別の認証用情報とを書き込んだ後、あらかじめ
Aに手渡しておく。上記パスワード及び認証用情報はBの
み知っている。遠隔地にいるAを認証する場合、Bは通信
手段を介してパスワードアクセス許可手段によりICカー
ドのアクセス制限を解除する。ここで、パスワードアク
セス許可手段はパスワードを知っているBのみが与える
ことができる。アクセス制限が解除されたら、Bは認証
用情報を通信回線を介して読出し、これが、Bがあらか
じめ設定した値に一致していれば、(ICカードがAから
別人に手渡されていない限り)通信相手がAであると認
証できる。さらに、不揮発性メモリ装置内のパスワード
がリテンション不良などにより失われるか、パスワード
アクセス許可回路が故障していた場合、Bは永続的アク
セス許可手段を用いてアクセス制限を解除し、認証用情
報を読み出すことができる。この場合は、通常電圧で永
続的アクセス許可手段が行使できるように設計しておく
ほうが良い。
隔地にいる者Aを通信により認証する必要がある場合、
認証を与える者Bは、本発明のICカードにパスワードと
これとは別の認証用情報とを書き込んだ後、あらかじめ
Aに手渡しておく。上記パスワード及び認証用情報はBの
み知っている。遠隔地にいるAを認証する場合、Bは通信
手段を介してパスワードアクセス許可手段によりICカー
ドのアクセス制限を解除する。ここで、パスワードアク
セス許可手段はパスワードを知っているBのみが与える
ことができる。アクセス制限が解除されたら、Bは認証
用情報を通信回線を介して読出し、これが、Bがあらか
じめ設定した値に一致していれば、(ICカードがAから
別人に手渡されていない限り)通信相手がAであると認
証できる。さらに、不揮発性メモリ装置内のパスワード
がリテンション不良などにより失われるか、パスワード
アクセス許可回路が故障していた場合、Bは永続的アク
セス許可手段を用いてアクセス制限を解除し、認証用情
報を読み出すことができる。この場合は、通常電圧で永
続的アクセス許可手段が行使できるように設計しておく
ほうが良い。
【0078】応用例3の変形例として、情報サービスが
ある。本発明のICメモリカードはプリペードカード兼情
報格納メモリとして機能する。情報サービスを受ける者
Aは、情報サービスを提供する側Bからお金と引き換えに
本発明のICカードを受け取る。Bはあらかじめ上記パス
ワード及び認証用情報をICカードに書き込んでおく。後
に、通信回線を介してAが情報を要求したら、Bはパスワ
ードアクセス許可手段により通信回線を介してICカード
の認証用情報を読み出す。これがBがあらかじめ設定し
た値に一致していれば、ICカードに情報を書き込む。情
報としては、たとえばゲームソフトなどがある。書き込
み終了にあたって、たとえば上記《WEB0発生回路の別の
例》の節で説明した手段にしたがって、ライトアクセス
のみ禁止し、リードアクセスを開放するモードに設定し
ておく。Aは本発明のICカードをゲーム機に装着して使
用する。
ある。本発明のICメモリカードはプリペードカード兼情
報格納メモリとして機能する。情報サービスを受ける者
Aは、情報サービスを提供する側Bからお金と引き換えに
本発明のICカードを受け取る。Bはあらかじめ上記パス
ワード及び認証用情報をICカードに書き込んでおく。後
に、通信回線を介してAが情報を要求したら、Bはパスワ
ードアクセス許可手段により通信回線を介してICカード
の認証用情報を読み出す。これがBがあらかじめ設定し
た値に一致していれば、ICカードに情報を書き込む。情
報としては、たとえばゲームソフトなどがある。書き込
み終了にあたって、たとえば上記《WEB0発生回路の別の
例》の節で説明した手段にしたがって、ライトアクセス
のみ禁止し、リードアクセスを開放するモードに設定し
ておく。Aは本発明のICカードをゲーム機に装着して使
用する。
【0079】パスワードを金額に応じた数だけ書き込
み、金額に応じた情報を得られるようにすることもでき
る。あるいは、ライトアクセスの禁止を所定ブロック領
域に制限し、ライトアクセス可能なブロックを設けて、
そこにゲームに関する個人情報を記録できるようにして
もよい。
み、金額に応じた情報を得られるようにすることもでき
る。あるいは、ライトアクセスの禁止を所定ブロック領
域に制限し、ライトアクセス可能なブロックを設けて、
そこにゲームに関する個人情報を記録できるようにして
もよい。
【0080】不揮発性メモリ装置内のパスワードがリテ
ンション不良などにより失われるか、パスワードアクセ
ス許可回路が故障していた場合、Bは永続的アクセス許
可手段を用いて情報サービスを行うことができる。
ンション不良などにより失われるか、パスワードアクセ
ス許可回路が故障していた場合、Bは永続的アクセス許
可手段を用いて情報サービスを行うことができる。
【0081】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
【0082】例えば、メモリセルは強誘電体メモリセル
に限定されず、EEPROM若しくはフラッシュメモリ用の不
揮発性メモリセルなどであってもよい。不揮発性メモリ
装置は半導体集積回路チップとして実現し、或いは当該
チップを実装したICメモリカードとして実現できる。IC
メモリカードの場合、当該メモリチップのセキュリティ
ー向上のためにマイクロコンピュータのようなデータ処
理半導体集積回路を一緒に実装することを要しない。本
発明ではメモリ装置それ自体で必要なセキュリティーを
実現している。
に限定されず、EEPROM若しくはフラッシュメモリ用の不
揮発性メモリセルなどであってもよい。不揮発性メモリ
装置は半導体集積回路チップとして実現し、或いは当該
チップを実装したICメモリカードとして実現できる。IC
メモリカードの場合、当該メモリチップのセキュリティ
ー向上のためにマイクロコンピュータのようなデータ処
理半導体集積回路を一緒に実装することを要しない。本
発明ではメモリ装置それ自体で必要なセキュリティーを
実現している。
【0083】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【0084】通常使用されるパスワードアクセス許可手
段が故障しても、あるいは記憶領域のパスワードがなん
らかの障害、たとえば不揮発性メモリセルのリテンショ
ン不良やハードエラー、ユーザの設定パスワード忘却な
どにより失われても、永続的アクセス許可手段によりア
クセス制限回路を解除できるので、高信頼のセキュリテ
ィ機能が得られる。
段が故障しても、あるいは記憶領域のパスワードがなん
らかの障害、たとえば不揮発性メモリセルのリテンショ
ン不良やハードエラー、ユーザの設定パスワード忘却な
どにより失われても、永続的アクセス許可手段によりア
クセス制限回路を解除できるので、高信頼のセキュリテ
ィ機能が得られる。
【0085】パスワードを書換可能な不揮発性メモリセ
ルに格納するので、たとえば一回ごとにこれを変更する
ことにより、入力パスワードとの直接比較による単純な
アクセス制限解除方式を採用できる。更に、内部パスワ
ードと入力パスワードの不一致時には、内部パスワード
を自動消去するなど、試行錯誤による不正アクセスを防
止する施策も施すことができる。このような単純なアク
セス制限解除方式の採用によりチップ面積が低減でき、
その結果コストを下げられる。したがって、特に汎用メ
モリチップおよび汎用ICカードに適したセキュリティ機
能付き不揮発メモリが得られる。
ルに格納するので、たとえば一回ごとにこれを変更する
ことにより、入力パスワードとの直接比較による単純な
アクセス制限解除方式を採用できる。更に、内部パスワ
ードと入力パスワードの不一致時には、内部パスワード
を自動消去するなど、試行錯誤による不正アクセスを防
止する施策も施すことができる。このような単純なアク
セス制限解除方式の採用によりチップ面積が低減でき、
その結果コストを下げられる。したがって、特に汎用メ
モリチップおよび汎用ICカードに適したセキュリティ機
能付き不揮発メモリが得られる。
【0086】パスワードを書換可能な不揮発性メモリセ
ルに格納するので、パスワードを第三者に知られてもこ
れを変更することにより引き続きメモリのセキュリティ
を維持することができる。
ルに格納するので、パスワードを第三者に知られてもこ
れを変更することにより引き続きメモリのセキュリティ
を維持することができる。
【0087】不正アクセス時の内部パスワード消去を行
えば、単純な構成で極めてセキュリティの高いメモリが
得られるが、パスワードアクセス許可手段によるアクセ
ス制限解除が不能となる。これに備えて、永続的アクセ
ス許可手段を設け、非常時にもアクセス制限の解除が可
能になっている。永続的アクセス許可手段を通常の使用
条件の範囲外に設定しておけば、この存在を知らないユ
ーザが意図せず該手段を行使する危険を回避でき、極め
てセキュリティが高く、かつアクセス制限解除が不能と
なる危険性も小さい汎用のメモリが得られる。
えば、単純な構成で極めてセキュリティの高いメモリが
得られるが、パスワードアクセス許可手段によるアクセ
ス制限解除が不能となる。これに備えて、永続的アクセ
ス許可手段を設け、非常時にもアクセス制限の解除が可
能になっている。永続的アクセス許可手段を通常の使用
条件の範囲外に設定しておけば、この存在を知らないユ
ーザが意図せず該手段を行使する危険を回避でき、極め
てセキュリティが高く、かつアクセス制限解除が不能と
なる危険性も小さい汎用のメモリが得られる。
【0088】不正アクセス時の内部パスワード消去を行
えば、ユーザはパスワードアクセス手段が不能となった
ことにより不正アクセスが試みられたかも知れないと察
知できる。これによりユーザはセキュリティ態勢をより
強化するなどの対策をとることができる。
えば、ユーザはパスワードアクセス手段が不能となった
ことにより不正アクセスが試みられたかも知れないと察
知できる。これによりユーザはセキュリティ態勢をより
強化するなどの対策をとることができる。
【図1】本発明の不揮発性メモリ装置の一例を示すブロ
ック図である。
ック図である。
【図2】永続的アクセス許可回路の一例を示すブロック
図である。
図である。
【図3】ヒューズ状態信号発生回路の一例を示す論理回
路図である。
路図である。
【図4】ヒューズ状態論理回路の一例を示す論理回路図
である。
である。
【図5】ヒューズ切断モード発生回路の一例を示す論理
回路図である。
回路図である。
【図6】ヒューズ切断アドレス発生のタイミング図であ
る。
る。
【図7】一回のみ起動するヒューズ切断モード発生回路
の一例を示す論理回路図である。
の一例を示す論理回路図である。
【図8】パスワードアクセス許可回路の一例を示すブロ
ック図である。
ック図である。
【図9】パスワードアクセス許可信号発生のタイミング
図である。
図である。
【図10】パスワード・ライトデータ生成回路の一例を
示す論理回路図である。
示す論理回路図である。
【図11】パスワードアクセス判定回路の一例を示す論
理回路図である。
理回路図である。
【図12】パスワードラッチ回路の一例を示す論理回路
図である。
図である。
【図13】パスワード・オールゼロ認識回路の一例を示
す論理回路図である。
す論理回路図である。
【図14】ライトデータ選択回路の一例を示す回路図で
ある。
ある。
【図15】出力先選択回路の一例を示す回路図である。
【図16】アクセス許可回路の一例を示す論理回路図で
ある。
ある。
【図17】パスワードアクセスフラグ発生回路の一例を
示す論理回路図である。
示す論理回路図である。
【図18】WEB0発生回路の一例を示す論理回路図であ
る。
る。
【図19】OEB0発生回路の一例を染めすぅ論理回路図で
ある。
ある。
【図20】パスワード・ライトデータ生成回路の一例を
示す論理回路図である。
示す論理回路図である。
【図21】WEB0発生回路の一例を示す論理回路図であ
る。
る。
【図22】パスワードアクセス判定回路の一例を示す論
理回路図である。
理回路図である。
【図23】パスワード・ライトデータ生成回路の一例を
示す論理回路図である。
示す論理回路図である。
A(1)〜A(n) 外部アドレス信号 DQ(1)〜DQ(s) 外部データ信号 RASB ラス・アドレス・ストローブ・バー信号 CASB カラム・アドレス・ストローブ・バー信号 WEB ライト・イネーブル・バー信号 OEB アウトプット・イネーブル・バー信号 WEB0 内部ライト・イネーブル・バー信号 OEB0 内部アウトプット・イネーブル・バー信号 AX(1)〜AX(n) Xアドレス信号 AY(1)〜AY(n) Yアドレス信号 AZ(1)〜AZ(n) ヒューズ切断アドレス信号 Di(1)〜Di(s) 内部書き込みデータ Do(1)〜Do(s) 内部読出しデータ DiP(1)〜DiP(s) パスワード書き込みデータ DoP(1)〜DoP(s) パスワード読出しデータ P0 アクセス許可信号 P1 永続的アクセス許可信号 P2 パスワードアクセス許可信号 XL Xアドレスタイミング信号 YL Yアドレスタイミング信号 SP ヒューズ切断アドレスタイミング信号 AP パスワードアクセスフラグ
Claims (18)
- 【請求項1】 電気信号で書き換え可能な複数の不揮発
のメモリセルと、該複数のメモリセルの情報を外部とや
りとりするための制御回路とが設けられ、該制御回路
は、上記複数のメモリセルの少なくとも一部に対してリ
ードまたはライトまたはその両方を禁止するアクセス制
限手段と、該アクセス制限を解除する第1のアクセス許
可手段と、上記アクセス制限を解除する第2のアクセス
許可手段とを少なくとも備え、該第1のアクセス許可手
段は、アクセス制限を解除するにあたって、上記複数の
メモリセルの一部に格納されたパスワードを活用し、上
記第2のアクセス許可手段は、上記複数のメモリセルに
格納された情報を一切活用しないことを特徴とする不揮
発性メモリ装置。 - 【請求項2】 上記第2のアクセス許可手段は、一回限
り書き込み可能な複数の記憶素子を活用し、該複数の記
憶素子の記憶状態の組み合わせが取りうる複数の状態の
うち、所定の一つの状態に記憶素子を設定した場合にア
クセス制限を解除するものであることを特徴とする請求
項1記載の不揮発性メモリ装置。 - 【請求項3】 上記第2のアクセス許可手段は、アクセ
ス制限解除のための動作をただ一回に限る手段をさらに
含んでいることを特徴とする請求項2記載の不揮発性メ
モリ装置。 - 【請求項4】 上記第2のアクセス許可手段は、ユーザ
に開放されていない制御方法によってアクセス制限の解
除が行なわれるものであることを特徴とする請求項1記
載の不揮発性メモリ装置。 - 【請求項5】 電気信号で書き換え可能な複数の不揮発
のメモリセルと、該複数のメモリセルの情報を外部とや
りとりするための制御回路とが設けられ、該制御回路
は、上記複数のメモリセルの少なくとも一部に対して、
電源投入直後にはリード及びライトアクセス両方を禁止
し、その後上記複数のメモリセルの一部に格納された第
一の情報に基づいてリードまたはライトまたはその両方
を禁止するアクセス制限のうちひとつを選択して設定す
る手段と、該選択設定手段に関与する上記第一の情報の
書換えを許可し、該アクセス制限を解除する第1のアク
セス許可手段とを少なくとも備え、該第1のアクセス許
可手段による上記書換え許可及びアクセス制限解除は、
上記複数のメモリセルの一部に格納されたパスワードと
外部から与えられる情報との関係に基づいて決定される
ものであることを特徴とする不揮発性メモリ装置。 - 【請求項6】 上記第1のアクセス許可手段は、上記外
部から与えられる情報が、上記パスワードに一致した場
合に、上記書換え許可及びアクセス制限解除を行うもの
であることを特徴とする請求項5記載の不揮発性メモリ
装置。 - 【請求項7】 上記第1のアクセス許可手段は、上記外
部から与えられる情報が上記パスワードに一致しない場
合、上記パスワードの格納に割り当てられているメモリ
セルに所定の値を書き戻すようにされ、上記読み出され
たパスワードが上記所定の値である場合には、上記書換
え許可及びアクセス制限の解除を行なわないものである
ことを特徴とする請求項6記載の不揮発性メモリ装置。 - 【請求項8】 上記複数のメモリセルは、強誘電体キャ
パシタと電界効果トランジスタを有してなるものである
ことを特徴とする請求項5記載の不揮発性メモリ装置。 - 【請求項9】 上記第1のアクセス許可手段は、ダイナ
ミック・ランダム・アクセス・メモリにおけるリード・モデ
ィファイ・ライト・コマンドと同じ制御信号手順を与える
ことにより実行され、この際に外部から与えられるライ
トデータと上記パスワードとの比較により上記書換え許
可及びアクセス制限解除を行うものであることを特徴と
する請求項5記載の不揮発性メモリ装置。 - 【請求項10】 上記パスワードは複数組格納可能であ
ることを特徴とする請求項5記載の不揮発性メモリ装
置。 - 【請求項11】 電気信号で書き換え可能な複数の不揮
発のメモリセルと、該複数のメモリセルの情報を外部と
やりとりするための制御回路とが設けられ、該制御回路
は、上記複数のメモリセルの少なくとも一部に対してリ
ードまたはライトまたはその両方を禁止するアクセス制
限手段と、該アクセス制限を解除する第1のアクセス許
可手段とを少なくとも備え、該第1のアクセス許可手段
によるアクセス制限の解除は、上記複数のメモリセルの
一部に書き込まれたパスワードと外部から与えられる情
報との関係に基づいて決定され、さらに上記第1のアク
セス許可手段は、上記アクセス制限の解除を行なわない
ことを決定した場合、常に所定の値を書き戻すか、ある
いは常に読み出されたパスワードを再書き込みするかの
何れかを選択して行うパスワード再書き込み手段を有
し、該パスワード再書き込み手段による上記選択は、上
記複数のメモリセルの一部に書き込まれた情報に基づい
て決定されることを特徴とする不揮発性メモリ装置。 - 【請求項12】 上記第1のアクセス許可手段は、上記
外部から与えられる情報が、上記パスワードに一致した
場合に、上記アクセス制限の解除を行うものであること
を特徴とする請求項11記載の不揮発性メモリ装置。 - 【請求項13】 上記パスワード再書き込み手段による
上記選択は、上記読み出されたパスワードの一部の情報
を活用して行なわれるものであることを特徴とする請求
項11記載の不揮発性メモリ装置。 - 【請求項14】 上記複数のメモリセルは、強誘電体キ
ャパシタと電界効果トランジスタを有してなる者である
事を特徴とする請求項11記載の不揮発性メモリ装置。 - 【請求項15】 上記第1のアクセス許可手段は、ダイ
ナミック・ランダム・アクセス・メモリにおけるリード・モ
ディファイ・ライト・コマンドと同じ制御信号手順を与え
ることにより実行され、この際に外部から与えられるラ
イトデータと上記パスワードとの比較によりアクセス制
限の解除を行うものであることを特徴とする請求項11
記載の不揮発性メモリ装置。 - 【請求項16】 上記パスワードは複数組格納可能であ
ることを特徴とする請求項11記載の不揮発性メモリ装
置。 - 【請求項17】 上記第1のアクセス許可手段は、誤っ
た手順のために該第1のアクセス許可手段によるアクセ
ス制限解除に失敗した場合、電源を再投入しなければ、
次に正しい手順で第1のアクセス許可手段によるアクセ
ス制限解除を再試行してもアクセス制限解除は行なわれ
ないようにする再試行防止手段を含み、該再試行防止手
段は、安定な第1又は第2の状態を有し、電源投入直後
には第1の状態にあり、一旦第1の状態から第2の状態
に遷移した後は、電源を再投入しない限り二度と第1の
状態に復帰できない回路を含んで成るものであることを
特徴とする請求項11記載の不揮発性メモリ装置。 - 【請求項18】 電気信号で書き換え可能な複数の不揮
発のメモリセルと、該複数のメモリセルの情報を外部と
やりとりするための制御回路とが設けられ、該制御回路
は、上記複数のメモリセルの少なくとも一部に対してリ
ードまたはライトまたはその両方を禁止するアクセス制
限手段と、該アクセス制限を解除する第1のアクセス許
可手段とを少なくとも備え、該第1のアクセス許可手段
によるアクセス制限の解除は、上記複数のメモリセルの
一部に書き込まれたパスワードと外部から与えられる情
報との関係に基づいて決定され、さらに上記第1のアク
セス許可手段は、上記パスワードをメモリセルから読出
した後、読み出されたパスワードの一部の情報を規則的
に変更して書き戻すか、或いは読み出されたパスワード
をそのまま再書き込みするかの何れかを選択して行うパ
スワード再書き込み手段を有し、該パスワード再書き込
み手段による上記選択は、上記複数のメモリセルの一部
に書き込まれた情報と外部から与えられる情報との関係
に基づいて決定されるものであることを特徴とする不揮
発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2747198A JPH11232884A (ja) | 1998-02-09 | 1998-02-09 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2747198A JPH11232884A (ja) | 1998-02-09 | 1998-02-09 | 不揮発性メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11232884A true JPH11232884A (ja) | 1999-08-27 |
Family
ID=12222038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2747198A Withdrawn JPH11232884A (ja) | 1998-02-09 | 1998-02-09 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11232884A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108713A (ja) * | 2000-09-29 | 2002-04-12 | Sony Corp | メモリ装置およびメモリアクセス制限方法 |
JP2002108714A (ja) * | 2000-09-29 | 2002-04-12 | Sony Corp | メモリ装置およびメモリアクセス制限方法 |
JP2003508856A (ja) * | 1999-08-30 | 2003-03-04 | ザーコム・インコーポレーテッド | セキュア処理の変復調装置 |
WO2007066412A1 (ja) * | 2005-12-09 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | 情報通信端末装置およびこの装置を含む自動バックアップシステム |
US7295469B2 (en) | 2000-09-28 | 2007-11-13 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with a ROM block settable in a write/erase inhibit mode |
JP2008034101A (ja) * | 2007-10-22 | 2008-02-14 | Toshiba Corp | 半導体記憶装置 |
US7565477B2 (en) | 2006-12-22 | 2009-07-21 | Spansion Llc | Semiconductor device and method of controlling the same |
US7934051B2 (en) | 2007-02-01 | 2011-04-26 | Spansion Llc | Program and erase disabling control of WPCAM by double controls |
-
1998
- 1998-02-09 JP JP2747198A patent/JPH11232884A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003508856A (ja) * | 1999-08-30 | 2003-03-04 | ザーコム・インコーポレーテッド | セキュア処理の変復調装置 |
US7295469B2 (en) | 2000-09-28 | 2007-11-13 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with a ROM block settable in a write/erase inhibit mode |
US8885408B2 (en) | 2000-09-28 | 2014-11-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device for rendering the same in a busy state after inputting data therein |
US7613046B2 (en) | 2000-09-28 | 2009-11-03 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device carrying out simultaneous programming of memory cells |
US7894259B2 (en) | 2000-09-28 | 2011-02-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with first and second write sequences controlled by a command or an address |
US8189389B2 (en) | 2000-09-28 | 2012-05-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with a voltage setting circuit for a step-up shift test |
JP2002108714A (ja) * | 2000-09-29 | 2002-04-12 | Sony Corp | メモリ装置およびメモリアクセス制限方法 |
JP2002108713A (ja) * | 2000-09-29 | 2002-04-12 | Sony Corp | メモリ装置およびメモリアクセス制限方法 |
JP4833224B2 (ja) * | 2005-12-09 | 2011-12-07 | パナソニック株式会社 | 情報通信端末装置およびこの装置を含む自動バックアップシステム |
WO2007066412A1 (ja) * | 2005-12-09 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | 情報通信端末装置およびこの装置を含む自動バックアップシステム |
US8000755B2 (en) | 2005-12-09 | 2011-08-16 | Panasonic Corporation | Information-communication terminal device and automatic backup system including the same |
US7565477B2 (en) | 2006-12-22 | 2009-07-21 | Spansion Llc | Semiconductor device and method of controlling the same |
US7934051B2 (en) | 2007-02-01 | 2011-04-26 | Spansion Llc | Program and erase disabling control of WPCAM by double controls |
US8219743B2 (en) | 2007-02-01 | 2012-07-10 | Spansion Llc | Semiconductor device with double program prohibition control |
JP2008034101A (ja) * | 2007-10-22 | 2008-02-14 | Toshiba Corp | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0657823B1 (en) | Memory access protection circuit with encryption key | |
CN111833937B (zh) | 用于存储器的刷新模式及存取模式 | |
US6493278B2 (en) | Semiconductor device and control device for use therewith | |
US20080189557A1 (en) | Method and architecture for restricting access to a memory device | |
US6320787B1 (en) | Nonvolatile memory with illegitimate read preventing capability | |
TW200832427A (en) | Virtual secure on-chip one time programming | |
KR100830910B1 (ko) | 반도체 기억장치 | |
KR100617333B1 (ko) | 불휘발성 반도체 기억 장치 | |
US20060221718A1 (en) | Memory module and memory system having data protection function, and method for controlling the memory module | |
JP6518798B2 (ja) | 安全な集積回路状態を管理する装置およびその方法 | |
JPH11232884A (ja) | 不揮発性メモリ装置 | |
US11372558B2 (en) | Method for accessing one-time-programmable memory and associated circuitry | |
US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
JP2004038569A (ja) | 不揮発性メモリのデータ保護システム | |
TW550807B (en) | Semiconductor memory device | |
JP5560463B2 (ja) | 半導体装置 | |
JP3684062B2 (ja) | 不揮発性メモリのセキュリティ回路 | |
US7916549B2 (en) | Memory self-test circuit, semiconductor device and IC card including the same, and memory self-test method | |
JP2003203012A (ja) | マイクロコンピュータ装置 | |
JP2002007216A (ja) | ハードディスク装置のセキュリティシステム | |
JPH0573428A (ja) | セキユリテイ回路 | |
KR100203257B1 (ko) | 도난방지 기능을 구비한 퍼스널컴퓨터의 확장메모리장치 | |
JP3789056B2 (ja) | 半導体記憶装置用セキュリティ回路およびセキュリティシステム | |
JP2002007372A (ja) | 半導体装置 | |
JP2001043140A (ja) | メモリアクセス制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |