CN1270244C - 存储器装置及存储器访问限制方法 - Google Patents
存储器装置及存储器访问限制方法 Download PDFInfo
- Publication number
- CN1270244C CN1270244C CNB011372532A CN01137253A CN1270244C CN 1270244 C CN1270244 C CN 1270244C CN B011372532 A CNB011372532 A CN B011372532A CN 01137253 A CN01137253 A CN 01137253A CN 1270244 C CN1270244 C CN 1270244C
- Authority
- CN
- China
- Prior art keywords
- data
- stored
- value
- hidden
- reversible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
- Read Only Memory (AREA)
Abstract
当存储器装置的电源被开通时,写入到该存储器装置的存储器指定区域中的数据被装载到寄存器中。当初始状态检测部分检测到装载到寄存器中的数据为初始值时,一个门G0被开通。其结果是,指定区域及隐蔽区域变为可被访问的。当不同于初始值的数据被写入到指定区域中时,指定区域及隐蔽区域被限制访问。当使用状态检测电路检测到存储器已使用容量与安装值匹配时,门G0被开通。其结果是,隐蔽区域变为可被访问的。预写入到隐蔽区域的隐蔽数据是酬报用户的信息还广告/商用信息。
Description
技术领域
本发明涉及存储器装置及使用可逆的不可写存储器的存储器访问限制方法。
背景技术
仅可一次性写数据的可逆的不可写存储器是公知的。例如,已提出了一种半导体存储器,即所谓的OTP(一次性可编程ROM),其数据可被一次性写入。相关的现有技术是非易失性可逆的不可写存储器。换言之,根据相关的现有技术,一旦数据被写入,数据就不可能被抹擦掉。因此,即使存储器的电源被关断,写入的数据仍被记忆地保存。这种可逆的不可写存储器比闪存存储器的制造成本低。
目前,作为数据记录介质的卡类型的闪存存储器的商业使用日趋增加。例如,由数码照相机照的图象可被记录在闪存存储器上。但是,闪存存储器的成本相对地高。相比之下,虽然OTP的成本相对地低,但它具有不能被再使用的不利问题。因此,当OTP的成本进一步降低时,就希望它能被广泛地应用。通常,认为作为记录介质的装置的成本与投入市场的数量成反比。
发明内容
因此,本发明的目的是提出一种存储器装置及访问限制方法,它允许可逆的不可写存储器能更广泛地使用。
为了解决上述问题,本发明的第一方面是,由可逆的不可写存储器组成的存储器装置,它包括:初始数据区域,在其中预写入初始数据;用户数据区域,在其中写入由用户准备的数据;及安装数据区域,在其中写入安装状态,其中当与初始数据不同的数据被写入到所述初始数据区域中时,所述用户区域变为不可被访问的,及其中当存储器的使用状是在安装状态,所述用户数据区域变为可被访问的。
本发明的第二方面是,由可逆的不可写存储器组成的存储器装置,它包括:第一指定区域,在其中预写入初始数据;用户数据区域,在其中写入由用户准备的数据;及第二指定区域,其中当与初始数据不同的预定数据被写入到所述第一指定区域中时,所述用户区域变为不可被访问的,及其中当与预定数据具有预定关系的数据被写入到所述第二指定区域时,所述用户数据区域变为可被访问的。
本发明的第三方面是,用于非易失性可逆的不可写存储器装置的访问限制方法,当预定数据被写入到该存储器装置的第一指定区域中时,该预定区域被限制访问,该方法包括以下步骤:
检测该存储器装置是否变为被限制访问;当该存储器装置未被限制访问时,使存储器装置改变到访问限制状态;及当该存储器装置被限制访问及该存储器装置的使用状态处于预定状态时,使该存储器装置改变到访问允许状态。
本发明的第四方面是,用于非易失性可逆的不可写存储器装置的访问限制方法,当预定数据被写入到第一指定区域中时,该预定区域被限制访问,该方法包括以下步骤:检测该存储器装置是否变为被限制访问;当该存储器装置未被限制访问时,使存储器装置改变到访问限制状态;及当该存储器装置被限制访问及写入该存储器装置的第二指定区域中的数据与预定数据具有预定关系时,使该存储器装置改变到访问允许状态。
根据本发明,当存储器被使用预定次数时或当与特定数据具有预定关系的数据被写入到存储器的预定区域时,预写入的数据可被访问。该数据可为对用户提供酬报的信息。变换地,该数据可为广告/商用信息。因此,该数据将有助于促进该存储器装置的使用,结果将使其成本降低。
本发明提供了一种存储器装置,其组成包括:
可逆的不可写存储器和控制电路,其中,
所述可逆的不可写存储器包括:
用于存储状态数据的指定数据区域,当所述可逆的不可写存储器在预定状态时,状态数据是初始数据值,
用于存储隐蔽数据的隐蔽数据区域,以及
用于存储存储器使用值的安装数据区域,当所述可逆的不可写存储器在预定状态时存储器使用值就是安装状态值;
控制电路包括:
初始状态检测器,当指定数据区域所存储的状态数据是初始数据值时,用于允许对所述指定数据区域与所述隐蔽数据区域的访问,以及
使用状态检测器,当指定数据区域所存储的状态数据不同于初始数据值、且存储器使用值是安装状态值时,用于允许对所述指定数据区域和所述隐蔽数据区域的访问,而且,当指定数据区域所存储的状态数据不同于初始数据值、且存储器使用值不同于安装状态值时,用于拒绝对所述指定数据区域和所述隐蔽数据区域的访问。
本发明还提供了一种存储器装置,其组成包括:
可逆的不可写存储器和控制电路,其中,
所述可逆的不可写存储器包括:
用于存储状态数据的第一指定区域,所述可逆的不可写存储器在预定状态的时候状态数据就是初始数据值,
用于存储隐蔽数据的隐蔽数据区域,以及
用于存储另外的状态数据的第二指定区域;
控制电路包括:
初始状态检测器,当第一指定区域所存储的状态数据是初始数据值时,用于允许对所述第一指定区域和所述隐蔽数据区域的访问,以及
比较电路,当第一指定区域所存储的状态数据值不同于初始数据值时,用于第二指定区域所存储的另外的状态数据同第一指定区域所存储的状态数据有预定关系的时候、允许对所述第一指定区域和所述隐蔽数据区域的访问,而且,用于第二指定区域所存储的另外的状态数据同第一指定区域所存储的状态数据未有预定关系的时候、拒绝对所述第一指定区域和所述隐蔽数据区域的访问。
本发明还提供了一种对可逆的不可写存储器的访问进行控制的方法,所述方法包括:
判定所存储的状态数据是否是一个表示所述可逆的不可写存储器处于预定状态的初始数据值;
当所存储的状态数据是初始数据值时,允许对所存储的状态数据的访问以及对所存储的隐蔽数据的访问;以及
当所存储的状态数据不同于初始数据值的时候,
判定所存储的可逆的不可写存储器使用值是否是一个表示可逆的不可写存储器处于预定状态的安装状态值,以及
当所述可逆的不可写存储器使用值是所述安装状态值时,允许对所存储的状态数据与所述隐蔽数据的访问,而且,当所述可逆的不可写存储器使用值不同于所述安装状态值时,拒绝对所存储的状态数据与所述隐蔽数据的访问。
本发明还提供了一种对可逆的不可写存储器的访问进行控制的方法,所述方法包括:
判定所存储的状态数据是否是一个表示所述可逆的不可写存储器处于预定状态的初始数据值;
当所存储的状态数据是初始数据值时,允许对所存储的状态数据的访问以及对所存储的隐蔽数据的访问;以及
当所存储的状态数据不同于初始数据值的时候,
判定所存储的另外的状态数据同所存储的状态数据是否有预定关系,而且,当所存储的另外的数据同所存储的状态数据有预定关系时,允许对所存储的状态数据与所述隐蔽数据的访问,而且,当所存储的另外的数据同所存储的状态数据未有预定关系时,拒绝对所述状态数据与所述隐蔽数据的访问。
附图说明
根据以下对附图中所示的最佳实施例的详细说明将会使本发明的这些及其它目的,特征及优点变得更加明白。
图1是表示根据本发明的一个***的例子的框图;
图2是表示根据本发明一个实施例的存储器装置结构的框图;
图3是用于解释根据图2中所示实旋例的存储器装置的操作的流程图;
图4是表示根据本发明另一个实施例的存储器装置结构的框图;及
图5是用于解释根据图4中所示实施例的存储器装置的操作的流程图。
具体实施方式
图1表示根据本发明一个实施例的***结构的概要图。参照图1,一个主机侧及一个存储器装置侧通过串行接口相连接。主机侧数据处理装置1具有数据处理部分2及控制IC 3。存储器装置10具有控制IC 11及存储器12。存储器装置10具有可向/从数据处理装置1连接及分开的卡状结构。
数据处理部分2产生被写到存储器装置10中的数据。此外,数据处理部分2从存储器装置10读数据及对从存储器装置10单得的数据进行各种数据处理。例如,数据处理装置1是一个数码电子照相机。被照的相片被写在存储器装置10中。此外将从存储器装置10中读出相片。该数据处理装置的另一例子是音频记录/重播装置。被压缩的音频数据被写在存储器装置10上。此外,将从存储器装置10读出被压缩的音频数据。
控制ICs 3及11的每个包括并行-串行转换电路,缓冲存储器(暂时存储数据的存储器)及接口电路。在控制ICs 3及11之间设有电源线VCC,数据线DIO,及地线GND。指令及写数据通过数据线DIO从数据处理装置1传送到存储器装置10中。读数据通过数据线DIO从存储器装置10传送到数据处理装置1中。此外,还设有用于传送时钟信号,控制信号等的信号线。
图2表示根据该实施例的存储器装置10的结构细节。在预定单元(例如,图2中所示水平条状区域)中的数据被从/向存储器12读出及写入。存储器12的两个预定区域为引导区域13a及13b。各种类型的信息、如特征信息被预记录在引导区域13a及13b中。在引导区域13a及13b中预记录代表存储器装置是只读存储器、还是访问受限制的存储器或可重写存储器的信息。在可使用具有不同特性的多个存储器装置的情况下,存储器装置的特性可用记录在引导区域13a及13b中的特征信息来识别。
引导区域13a及13b是当存储器装置10被连接在其上时由数据处理装置1开始读出的区域。引导区域13a及13b为总是可读的区域。此外,存储器12具有一个指定区域14及一个隐蔽区域(斜线区域)15。引导区域13a及13b、指定区域14及隐蔽区域15以外的存储区域(用户区域)用标号16表示。用户数据将被写入用户区域16。
作为可逆的不可写存储器(OTP)的存储器12从用户区域16开始部分被使用(图2中所示的最高区域)。安装值被写在用户区域16a的开始部分的区域16a上。安装值是代表存储器12的总存储容量及已使用存储容量的比例。例如,安装值用存储器12已写入数据单元来表示。举例说,安装值等于写入区域16a的数据约已使用了80%的存储容量。此外,当数据被写入每个区域时,设置一个特征位(例如1bit),它表示相关区域已被使用。每个特征位的记录位置被写入存储器的每个区域中。
当存储器装置10被发货时,初始值被写到指定区域14中。另一方面,隐蔽数据被记录在隐蔽区域15上。当存储器装置10被发货后,字符数据,音乐数据,图象数据或它们的组合作为隐蔽数据被二次存储器供货商如存储信息供货商或销售商记录。作为商业活动销售存储器的另外的人群,个人可将隐蔽数据记录在存储器12上。如下面将描述的,隐蔽数据是一种可对用户提供益处的信息或广告/商用信息。
一个访问控制部分21被连接到控制IC 11的数据线DIO。访问控制部分21控制向着/来自存储器12的写操作及读操作。访问控制部分21包括一个缓冲存储器(用于存储数据)及一个寄存器(用于存储指令)。
此外,在电源线VCC上连接了一个复位信号发生部分23。该复位信号发生部分23监测电源线VCC的电压波动,检测存储器装置10的通电状态及根据检测的通电状态产生复位信号。写在指定区域14的数据根据复位信号被装载到寄存器22中。
访问控制部分21被连接到存储器12的引导区域13a及13b及用户区域16。因此,引导区域13a及13b及用户区域16总可被访问。此外,在访问控制部分21与存储器12的指定区域14及隐蔽区域15之间设有一个“门”(开关)G0。一旦门G0被控制信号关断或导通,目前状态被保存直到控制信号再被施加为止。
初始状态检测部分26被设置再控制IC 11中。初始状态检测部分26检测:根据复位信号从指定区域14读入寄存器22的数据是否处于初始状态。通过初始状态检测部分26检测的输出使门G0的开/关状态受到控制。
此外,在控制IC 11中设置了使用状态检测电路27。记录在区域16a中的安装值及表示除区域16a外的区域是否已使用的特征位被提供给使用状态检测电路27。使用状态检测电路27检测已使用的存储器容量是否与安装值匹配。通过根据检测结果产生的检测信号使门G0的开/关状态受到控制。
以下将描述对于门G0的控制操作。当初始状态检测部分26的检测结果表示已从指定区域14读入寄存器22的数据是处于初始状态,门G0被开通。当检测结果表示该数据不是在初始状态,门G0被关断。当使用状态检测电路27的检测结果表示已使用的存储器容量与安装值不匹配,门G0被关断。当使用状态检测电路27的检测结果表示已使用的存储器容量与安装值匹配,门G0被开通。当门G0开通时,指定区域14及隐蔽区域15可被访问。通过初始状态的检测信号及使用状态检测电路27的检测信号,门G0可被控制。在图2所示的控制IC 11中,设置了由CPU组成的定序器(控制器)(未示出)。
图3是用于解释限据本发明实施例的控制IC 11的定序器操作的流程图。在步骤S1上,当电源接通时,复位信号产生部分23检测电源线VCC的信号为高电位。其结果是,复位信号产生部分23产生复位信号。通过复位信号,记录在指定区域中的数据被装载到控制IC 11的寄存器22中(在步骤S2上)。
在步骤S3上,初始状态检测部分26检测装载到寄存器22中的码是否为初始值。在初始状态,记录在指定区域14中的数据是初始值。该初始值是当存储器装置10被供货给用户前已写入的值。初始值例如是它的所有位均为1的码。在初始状态,通过初始状态检测部分26的输出使门G0开通。
当门G0开通时,存储器12的所有区域可被访问(在步骤S4上)。换言之,除总是可被访问的引导区域13a及13b及用户区域16外数据可从指定区域14及隐蔽区域15读出。此外数据可被写入空区域中。
在所有区域可被访问的状态时,用户将所需的信息写入隐蔽区域15。此外,用户将所需安装值写入区域16a。接着,用户将不同于初始值的码记录到区域16a中。然后,用户关断存储器12的电源。因为存储器12是一种非易失性存储器,即使存储器12的电源被关断,写入其中的信息也不会被抹擦掉。接着,当用户开通存储器12的电源时,记录在指定区域14中的数据被装载到寄存器22中。在此状态时,由于装载数据不同于初始值,在步骤S3上确定出的结果表示存储器12不在初始状态。
在步骤S5上,存储器12的使用状态被读到使用状态检测电路27。此外,记录在区域16a中的安装值被读到使用状态检测电路27中。在步骤S6上,使用状态检测电路27检测存储器12的已使用容量是否与安装值匹配。例如,使用状态检测电路27检测存储器12的已使用容量是否成为安装值的80%。
当已使用容量与安装值不匹配时,门G0被关断。因此,指定区域14及隐蔽区域15不可被访问(步骤S8)。当存储器12的已使用容量与记录在记录区域16a中的安装值匹配时,通过使用状态检测电路27的检测信号使门G0开通。其结果是,指定区域14及隐蔽区域15可被访问(步骤S7)。换言之,记录在隐蔽区域15中的隐蔽数据可由访问控制部分21读出。
根据本发明上述实施例,仅当存储器12被使用在预定状态(具有预定存储容量)时,隐蔽区域15可被访问。否则,记录在隐蔽区域15中的隐蔽数据不能被访问。存储器装置10允许隐蔽数据作为赢/输标记或酬报点被使用。
当隐蔽数据为促销视频和/或音乐数据时,存储器装置10可被用作广告/商业媒体。在此情况下,发行人可用低价格或免费地将存储器12传播给消费者。换一种方式,通过隐蔽数据,用户可访问网站或申请报酬。在此情况下,抽的彩票数目可根据获得的点数增加。在此情况下,与隐蔽数据一起重播的图象、音乐、数字等可用作访问秘密互联网站的口令。由于这种隐蔽数据得到的好处,可促进该存储器装置的销售。除这种商业用处外,存储器2可有效地用于私人使用。
图4表示根据本发明的另一(第二)实施例的存储器装置10的结构细节。为简明起见,在图4中与上述图2中所示实施例(第一实施例)相似的部分用相似的标号表示。引导区域13a及13b及用户区域16总是可被数据处理装置1访问的。除了在供货时其中已写入初始值的指定区域外,在用户区域16中形成有第二指定区域16b。在图4中,指定区域1代表第一指定区域,而指定区域2代表第二指定区域。此外,在存储器12中形成有隐蔽区域(斜线区域)15。
在访问控制部分21与存储器12的指定区域14及隐蔽区域15之间并联地设置了门(开关)G1及G2。一旦门G1及G2被控制信号关断或导通,目前状态被保存直到下个控制信号被施加为止。
初始状态检测部分26检测:从指定区域14读入寄存器22的数据是否处于初始状态。通过初始状态检测部分26检测的输出使门G2的开/关状态受到控制。读到寄存器22的数据被施加到一个比较电路24的一个输入端。
此外,在控制IC 11中设置了寄存器25。寄存器25存储从第二指定区域16b读出的数据。寄存器25的输出被提供给比较电路24的另一输入端。比较电路24将寄存器22与寄存器25的输出进行比较及检测它们是否匹配。通过比较电路24的输出使门G1的开/关状态受控制。
以与根据门G0相同的方式使门G2受控制。换言之,当读到寄存器22的数据处于初始状态时,门G2被开通。当读到寄存器22的数据不处于初始状态时,门G2被关断。此外,比较电路24将从指定区域14读入到寄存器22中的数据与从第二指定区域16b读入到寄存器25中的数据相比较。当比较电路24检测出它们匹配时,门G1被开通。当门G1被开通时,两个指定区域14及隐蔽区域15可被访问。相反地,当比较电路24检测出它们不匹配时,门G1被关断。因此,两个指定区域14及隐蔽区域15不可被访问。
图5是用于解释根据本发明第二实施例的控制IC 11的定序器操作的流程图。在步骤S11上,当存储器装置10的电源接通时,复位信号产生部分23检测电源线VCC的信号为高电位。复位信号产生部分23产生复位信号。通过复位信号,记录在存储器12的指定区域14中的数据被装载到控制IC 11的寄存器22中(在步骤S12上)。
在步骤S13上,初始状态检测部分26检测装载到寄存器22中的码是否为初始值。在初始状态时,记录在指定区域14中的数据是初始值。该初始值是当存储器装置10被供货给用户前已写入的值。在初始状态,通过初始状态检测部分26的输出使门G0开通。
当门G2开通时,存储器12的所有区域可被访问(在步骤S14上)。换言之,除总是可被访问的引导区域13a及13b及用户区域16外数据可从指定区域14及隐蔽区域15读出。此外数据可被写入空区域中。
在所有区域可被访问的状态时,用户(例如,二次存储器供应商)将所需的信息写入隐蔽区域15。然后,用户将不同于初始值的专门数据写入第一指定区域14中。接着,用户关断存储器装置10的电源。因为存储器12是一种非易失性存储器,即使其电源被关断,写入其中的信息也不会被抹擦掉。然后,当用户开通存储器装置10的电源时,记录在指定区域14中的数据被装载到寄存器22中。在此情况下,由于装载数据(专门数据)不同于初始值,在步骤S13上确定出的结果表示寄存器22中记录的数据不是初始值。
在步骤S15上,记录在第二指定区域16b中的数据被装载到寄存器25中。在步骤S16上,比较电路24确定记录在寄存器22中的数据是否与记录在寄存器25中的数据相匹配。当它们7相匹配时,指定区域14及隐蔽区域15可被访问(步骤S17)。因为引导区域13a及13b及用户区域16总是可被访问的,则在步骤S17上所有区域均变为可被访问的。
当在步骤S16上确定的结果表示寄存器22及25中的内容不匹配时,由于门G1被关断。指定区域14及隐蔽区域15不可被访问。
根据该第二实施例的存储器装置可被用于多点游日期戳。例如,使用一日火车票,一周通用票,旅行票等,用户可访问多个指定地点,例如车站或游戏场所,及通过在这些地点获得的戳将预定数据(指定值)写入到第二指定区域16b中。当用户收集了在指定地点所有需要的数据(例如,当他或她已到达10个地点)时,写入到第二指定区域16b中的数据与写入到指定区域14中的预定数据相匹配。因此,门G1被开通。其结果是,指定区域14及隐蔽区域15可被访问。如在第一实施例中所述的,预写到隐蔽区域15中的数据可为赢标记、广告/商业数据、点、或奖金数据。
此外,当对于每个存储器装置标记上戳的日期及钟点被核对时,由于每个用户到达每个地点的日期及钟点可被获得,根据核对结果可对在最短的时间内结束多点游的用户奖励特殊奖金。此外,使用戳的日期及日期/钟点数据可使仅结束多点游的用户才能操作对互联网网站的访问。另外可提供使用日期/钟点的服务。每当一个用户结束多点游,他或她可以要求抽彩票。另一方式是,每个用户可在预定期间(抽票期间)内的任何时间要求抽彩票。
数据被写入到第二指定区域16b中的地点不限于站及游戏场所。换言之,每当存储器装置用于音频/图象装置、数字装置或相同制造者的类似装置,数据可被写在第二指定区域16b中。例如,当存储器装置用于一个具体制造者的数码式照相机,指定数据被写入到指定区域16b中。接着,当该存储器装置用于另外装置,如个人笔记本计算机,指定数据被写入到指定区域16b中。以此方式,当存储器装置用于预定数目的装置(例如,5个装置)时,写入到指定区域16b中的数据可与写入到指定区域14中的数据匹配。其结果是,隐蔽区域15可被访问。
应当指出,本发明不被限制在上述实施例上。例如,根据上述实施例,当电源被开通时,检测初始状态。作为变换,当存储器装置被连接后才可检测初始状态。此外,当寄存器22及25的内容匹配时,隐蔽区域15可被访问。作为变换,当它们满足预定条件(但它们的内容有区别),隐蔽区域15即可被访问。另外,根据本发明,作为可逆非可写存储器,除非易失性半导体存储器(OTP)外,也可使用如一次性写类型的光盘等存储介质。在该存储介质的情况下,盘最内圈侧的区域相当于引导区域。
根据本发明,当已使用存储器容量与预定安装值匹配时,隐蔽区域变为可访问的。此外,根据本发明,当与预定数据匹配的数据被写入到指定区域时,它变为可被访问的。通过记录在隐蔽区域中的隐蔽数据,可获得改写。在此情况下,可促进存储器装置的销售。此外,与该存储器装置组合可建立新的的商业模式。
虽然本发明是根据其最佳实施例描述的,但本技术领域的熟练技术人员可理解,在不偏离本发明的精神及范围的情况下在其形式及细节上可作出上述的及其它的各种变化,省略及添加。
Claims (12)
1.一种存储器装置,其组成包括:
可逆的不可写存储器和控制电路,其中,
所述可逆的不可写存储器包括:
用于存储状态数据的指定数据区域,当所述可逆的不可写存储器在预定状态时,状态数据是初始数据值,
用于存储隐蔽数据的隐蔽数据区域,以及
用于存储存储器使用值的安装数据区域,当所述可逆的不可写存储器在预定状态时存储器使用值就是安装状态值;
控制电路包括:
初始状态检测器,当指定数据区域所存储的状态数据是初始数据值时,用于允许对所述指定数据区域与所述隐蔽数据区域的访问,以及
使用状态检测器,当指定数据区域所存储的状态数据不同于初始数据值、且存储器使用值是安装状态值时,用于允许对所述指定数据区域和所述隐蔽数据区域的访问,而且,当指定数据区域所存储的状态数据不同于初始数据值、且存储器使用值不同于安装状态值时,用于拒绝对所述指定数据区域和所述隐蔽数据区域的访问。
2.根据权利要求1所述的存储器装置,其中可逆的不可写存储器是非易失性半导体存储器。
3.根据权利要求1所述的存储器装置,其中所述可逆的不可写存储器还包括:
用于存储特性信息的引导区域,所述引导区域总是可被访问的。
4.根据权利要求1所述的存储器装置,其中所述隐蔽数据是用于酬报用户的数据。
5.根据权利要求1所述的存储器装置,其中所述隐蔽数据是广告/商用信息。
6.一种存储器装置,其组成包括:
可逆的不可写存储器和控制电路,其中,
所述可逆的不可写存储器包括:
用于存储状态数据的第一指定区域,所述可逆的不可写存储器在预定状态的时候状态数据就是初始数据值,
用于存储隐蔽数据的隐蔽数据区域,以及
用于存储另外的状态数据的第二指定区域;
控制电路包括:
初始状态检测器,当第一指定区域所存储的状态数据是初始数据值时,用于允许对所述第一指定区域和所述隐蔽数据区域的访问,以及
比较电路,当第一指定区域所存储的状态数据值不同于初始数据值时,用于第二指定区域所存储的另外的状态数据同第一指定区域所存储的状态数据有预定关系的时候、允许对所述第一指定区域和所述隐蔽数据区域的访问,而且,用于第二指定区域所存储的另外的状态数据同第一指定区域所存储的状态数据未有预定关系的时候、拒绝对所述第一指定区域和所述隐蔽数据区域的访问。
7.根据权利要求6所述的存储器装置,其中所述可逆的不可写存储器是非易失性半导体存储器。
8.根据权利要求6所述的存储器装置,其中所述可逆的不可写存储器还包括用于存储特性信息的引导区域,所述引导区域总是可被访问的。
9.根据权利要求6所述的存储器装置,其中存储到所述隐蔽数据区域的所述隐蔽数据是用于酬报用户的数据。
10.根据权利要求6所述的存储器装置,其中所述隐蔽数据是广告/商用信息。
11.一种对可逆的不可写存储器的访问进行控制的方法,所述方法包括:
判定所存储的状态数据是否是一个表示所述可逆的不可写存储器处于预定状态的初始数据值;
当所存储的状态数据是初始数据值时,允许对所存储的状态数据的访问以及对所存储的隐蔽数据的访问;以及
当所存储的状态数据不同于初始数据值的时候,
判定所存储的可逆的不可写存储器使用值是否是一个表示可逆的不可写存储器处于预定状态的安装状态值,以及
当所述可逆的不可写存储器使用值是所述安装状态值时,允许对所存储的状态数据与所述隐蔽数据的访问,而且,当所述可逆的不可写存储器使用值不同于所述安装状态值时,拒绝对所存储的状态数据与所述隐蔽数据的访问。
12.一种对可逆的不可写存储器的访问进行控制的方法,所述方法包括:
判定所存储的状态数据是否是一个表示所述可逆的不可写存储器处于预定状态的初始数据值;
当所存储的状态数据是初始数据值时,允许对所存储的状态数据的访问以及对所存储的隐蔽数据的访问;以及
当所存储的状态数据不同于初始数据值的时候,
判定所存储的另外的状态数据同所存储的状态数据是否有预定关系,而且,当所存储的另外的数据同所存储的状态数据有预定关系时,允许对所存储的状态数据与所述隐蔽数据的访问,而且,当所存储的另外的数据同所存储的状态数据未有预定关系时,拒绝对所述状态数据与所述隐蔽数据的访问。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP300974/00 | 2000-09-29 | ||
JP2000300974A JP4678084B2 (ja) | 2000-09-29 | 2000-09-29 | メモリ装置およびメモリアクセス制限方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1346093A CN1346093A (zh) | 2002-04-24 |
CN1270244C true CN1270244C (zh) | 2006-08-16 |
Family
ID=18782573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011372532A Expired - Fee Related CN1270244C (zh) | 2000-09-29 | 2001-09-29 | 存储器装置及存储器访问限制方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6775754B2 (zh) |
EP (1) | EP1193602A3 (zh) |
JP (1) | JP4678084B2 (zh) |
KR (1) | KR20020025799A (zh) |
CN (1) | CN1270244C (zh) |
MY (1) | MY127318A (zh) |
TW (1) | TW521183B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103813101A (zh) * | 2014-02-18 | 2014-05-21 | 青岛海信移动通信技术股份有限公司 | 一种终端中的相机启动方法及终端 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3979195B2 (ja) * | 2002-06-25 | 2007-09-19 | ソニー株式会社 | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
JP3979194B2 (ja) * | 2002-06-25 | 2007-09-19 | ソニー株式会社 | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
JP4016741B2 (ja) * | 2002-06-25 | 2007-12-05 | ソニー株式会社 | 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム |
US7296127B2 (en) | 2003-03-31 | 2007-11-13 | Intel Corporation | NoDMA cache |
US7814554B1 (en) * | 2003-11-06 | 2010-10-12 | Gary Dean Ragner | Dynamic associative storage security for long-term memory storage devices |
US7277998B1 (en) * | 2004-08-12 | 2007-10-02 | Vmware, Inc. | Restricting memory access to protect data when sharing a common address space |
US7277999B1 (en) * | 2004-08-12 | 2007-10-02 | Vmware, Inc. | Restricting memory access to protect data when sharing a common address space |
US7281102B1 (en) * | 2004-08-12 | 2007-10-09 | Vmware, Inc. | Restricting memory access to protect data when sharing a common address space |
CN100358050C (zh) * | 2005-05-25 | 2007-12-26 | 深圳兆日技术有限公司 | 一种防止存储器攻击的隐藏rom的方法 |
JP4911576B2 (ja) * | 2006-03-24 | 2012-04-04 | 株式会社メガチップス | 情報処理装置および追記型メモリ利用方法 |
US20070271609A1 (en) * | 2006-05-18 | 2007-11-22 | Phison Electronics Corp. | Security system of flash memory and method thereof |
JP4577300B2 (ja) * | 2006-11-17 | 2010-11-10 | 日本電気株式会社 | ストレージ装置、ストレージ装置のアクセス制御方法、ストレージ装置のアクセス制御プログラム |
JP5186808B2 (ja) * | 2007-05-29 | 2013-04-24 | 富士ゼロックス株式会社 | 情報処理装置及びプログラム |
US8327059B2 (en) * | 2009-09-30 | 2012-12-04 | Vmware, Inc. | System and method to enhance memory protection for programs in a virtual machine environment |
CN105989299A (zh) * | 2014-11-13 | 2016-10-05 | 株式会社东芝 | 存储装置的管理方法及计算机*** |
CN105988282A (zh) * | 2015-11-08 | 2016-10-05 | 乐视移动智能信息技术(北京)有限公司 | 相机模组故障检测方法及装置 |
CN105573923A (zh) * | 2015-12-11 | 2016-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种访问多块存储空间的控制电路 |
US10387333B2 (en) * | 2017-01-05 | 2019-08-20 | Qualcomm Incorporated | Non-volatile random access memory with gated security access |
US10387336B2 (en) | 2017-03-24 | 2019-08-20 | Micron Technology, Inc. | Memory protection based on system state |
CN108922567B (zh) * | 2018-06-29 | 2020-08-21 | 北京同方光盘股份有限公司 | 光盘隐藏数据读取次数的限定的方法及装置 |
US11468037B2 (en) | 2019-03-06 | 2022-10-11 | Semiconductor Components Industries, Llc | Memory device and data verification method |
US11507282B2 (en) * | 2020-12-04 | 2022-11-22 | Winbond Electronics Corp. | Data processing system and method for reading instruction data of instruction from memory including a comparison stage for preventing execution of wrong instruction data |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2401459A1 (fr) * | 1977-08-26 | 1979-03-23 | Cii Honeywell Bull | Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable |
DE3680476D1 (de) * | 1985-07-08 | 1991-08-29 | Siemens Ag | Verfahren zum kontrollieren eines speicherzugriffs auf einer chipkarte und anordnung zur durchfuehrung des verfahrens. |
JP2575358B2 (ja) * | 1986-03-28 | 1997-01-22 | シチズン時計株式会社 | Icカ−ド |
JP3025502B2 (ja) * | 1987-03-16 | 2000-03-27 | 日立マクセル株式会社 | 半導体メモリ装置 |
US5282247A (en) * | 1992-11-12 | 1994-01-25 | Maxtor Corporation | Apparatus and method for providing data security in a computer system having removable memory |
JPH0844628A (ja) * | 1994-08-03 | 1996-02-16 | Hitachi Ltd | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 |
JPH09223198A (ja) * | 1996-02-20 | 1997-08-26 | Dainippon Printing Co Ltd | 計数機能を有するicカード |
JPH09253308A (ja) * | 1996-03-18 | 1997-09-30 | Sophia Co Ltd | 遊技情報媒体 |
JPH09293022A (ja) * | 1996-04-24 | 1997-11-11 | Toshiba Corp | データ記録再生装置及び同装置におけるデータ保護方法 |
JPH1049986A (ja) * | 1996-08-05 | 1998-02-20 | Sony Corp | 記録媒体、記録又は再生装置、記録又は再生方法 |
JPH10228421A (ja) * | 1997-02-14 | 1998-08-25 | Nec Ic Microcomput Syst Ltd | メモリアクセス制御回路 |
JPH1165936A (ja) * | 1997-06-12 | 1999-03-09 | Oki Micro Design Miyazaki:Kk | メモリ装置 |
JPH11232884A (ja) * | 1998-02-09 | 1999-08-27 | Hitachi Ltd | 不揮発性メモリ装置 |
JPH11249966A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 情報記憶装置 |
US6009012A (en) * | 1998-06-03 | 1999-12-28 | Motorola Inc. | Microcontroller having a non-volatile memory and a method for selecting an operational mode |
US6160734A (en) * | 1998-06-04 | 2000-12-12 | Texas Instruments Incorporated | Method for ensuring security of program data in one-time programmable memory |
WO2000013089A1 (fr) * | 1998-08-31 | 2000-03-09 | Sony Corporation | Memoire, processeur et procede de traitement |
DE19855596C2 (de) * | 1998-12-02 | 2002-10-24 | Orga Kartensysteme Gmbh | Tragbarer mikroprozessorgestützter Datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist |
US6618789B1 (en) * | 1999-04-07 | 2003-09-09 | Sony Corporation | Security memory card compatible with secure and non-secure data processing systems |
-
2000
- 2000-09-29 JP JP2000300974A patent/JP4678084B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 TW TW090123492A patent/TW521183B/zh not_active IP Right Cessation
- 2001-09-28 US US09/967,410 patent/US6775754B2/en not_active Expired - Fee Related
- 2001-09-28 EP EP01308341A patent/EP1193602A3/en not_active Withdrawn
- 2001-09-28 MY MYPI20014556A patent/MY127318A/en unknown
- 2001-09-28 KR KR1020010060425A patent/KR20020025799A/ko not_active Application Discontinuation
- 2001-09-29 CN CNB011372532A patent/CN1270244C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103813101A (zh) * | 2014-02-18 | 2014-05-21 | 青岛海信移动通信技术股份有限公司 | 一种终端中的相机启动方法及终端 |
CN103813101B (zh) * | 2014-02-18 | 2019-03-08 | 青岛海信移动通信技术股份有限公司 | 一种终端中的相机启动方法及终端 |
Also Published As
Publication number | Publication date |
---|---|
EP1193602A3 (en) | 2005-10-26 |
JP2002108714A (ja) | 2002-04-12 |
JP4678084B2 (ja) | 2011-04-27 |
KR20020025799A (ko) | 2002-04-04 |
EP1193602A2 (en) | 2002-04-03 |
US6775754B2 (en) | 2004-08-10 |
US20020040423A1 (en) | 2002-04-04 |
CN1346093A (zh) | 2002-04-24 |
MY127318A (en) | 2006-11-30 |
TW521183B (en) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1270244C (zh) | 存储器装置及存储器访问限制方法 | |
US10163135B2 (en) | Combining user content with supplemental content at a data storage device | |
US20170270562A1 (en) | Combining user content with supplemental content at a data storage device | |
TW200849266A (en) | Apparatus, method, and system of NAND defect management | |
US8190811B2 (en) | Defragmentation of solid state memory | |
KR960015528A (ko) | 메모리 카드와 그 기록, 재생 및 소거방법 | |
WO2002103526A3 (en) | System and method for flexible flash file system | |
KR20070121636A (ko) | 사용조건으로서 휴대 데이터 저장 디바이스의 사용자에게메시지의 전달 | |
EP1548600A1 (en) | Data management device and method for flash memory | |
KR20040067856A (ko) | 메모리 장치 및 그 메모리 장치를 이용한 기록 재생 장치 | |
JP2006323981A (ja) | メモリーをアクセスする方法 | |
JP2004213574A (ja) | データ記憶装置 | |
US20080052444A1 (en) | Method for page random write and read in blocks of flash memory | |
US7061836B2 (en) | Method and apparatus for processing information data and management information thereof | |
US7500081B2 (en) | Power-up implementation for block-alterable memory with zero-second erase time | |
CN110286848B (zh) | 数据处理方法及装置 | |
US8225028B2 (en) | Memory devices and methods for programming flash memory utilizing spare blocks | |
WO2005043589A3 (en) | Method and system for enhancing the endurance of memory cells | |
US20120079166A1 (en) | Electronic device and method for initializing data storage | |
US7259988B2 (en) | Method for managing memory blocks in flash memory | |
WO2004034380A3 (en) | Bit-wise aluminum oxide optical data storage medium | |
US20050132125A1 (en) | Linking method under mother and child block architecture for building check area and logic page of the child block | |
JP2005092915A (ja) | 半導体集積回路装置およびその情報記憶方法 | |
US6523105B1 (en) | Recording medium control device and method | |
JPH05158806A (ja) | フラッシュメモリカード消去システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060816 Termination date: 20120929 |