JP2000208690A - リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 - Google Patents
リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JP2000208690A JP2000208690A JP11005123A JP512399A JP2000208690A JP 2000208690 A JP2000208690 A JP 2000208690A JP 11005123 A JP11005123 A JP 11005123A JP 512399 A JP512399 A JP 512399A JP 2000208690 A JP2000208690 A JP 2000208690A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- back surface
- lead frame
- hanging portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 樹脂封止工程におけるダイパッドの変形を防
止できてダイパッド裏面の露出性が向上した半導体装置
を製造でき、また実装基板に実装する際に十分なはんだ
付け強度で実装基板に実装できる半導体装置を製造可能
とする。 【解決手段】 ダイパッド２３とダイパッド２３の周縁
から外方に延出したダイパッド２３の吊り部２４とを有
したリードフレーム２のそのダイパッド２３表面に半導
体素子３が搭載され、半導体素子３の周囲が、ダイパッ
ド２３裏面を外部に露出させた状態に樹脂材で封止され
てなる樹脂封止型半導体装置１において、吊り部２４の
ダイパッド２３との境界付近には、吊り部２４裏面に、
この吊り部２４が延出した方向と交差する方向に吊り部
３４を横断する状態で溝２７が形成された構成となって
いる。この溝２７は吊り部２４の表面に形成されていて
もよい。
止できてダイパッド裏面の露出性が向上した半導体装置
を製造でき、また実装基板に実装する際に十分なはんだ
付け強度で実装基板に実装できる半導体装置を製造可能
とする。 【解決手段】 ダイパッド２３とダイパッド２３の周縁
から外方に延出したダイパッド２３の吊り部２４とを有
したリードフレーム２のそのダイパッド２３表面に半導
体素子３が搭載され、半導体素子３の周囲が、ダイパッ
ド２３裏面を外部に露出させた状態に樹脂材で封止され
てなる樹脂封止型半導体装置１において、吊り部２４の
ダイパッド２３との境界付近には、吊り部２４裏面に、
この吊り部２４が延出した方向と交差する方向に吊り部
３４を横断する状態で溝２７が形成された構成となって
いる。この溝２７は吊り部２４の表面に形成されていて
もよい。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
樹脂封止型半導体装置およびその製造方法に関し、詳細
にはダイパッド裏面が露出した状態で半導体素子の周囲
が樹脂封止された半導体装置に適用されるリードフレー
ムおよび樹脂封止型半導体装置およびその製造方法に関
する。
樹脂封止型半導体装置およびその製造方法に関し、詳細
にはダイパッド裏面が露出した状態で半導体素子の周囲
が樹脂封止された半導体装置に適用されるリードフレー
ムおよび樹脂封止型半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置（以下、単
に半導体装置と記す）には、例えば、これを表面側から
見た外観斜視図である図４、裏面側から見た外観斜視図
である図５、および図４におけるＢ−Ｂ線矢視断面図で
ある図６に示すように、ダイパッド裏面露出型の構造の
ものが知られている。
に半導体装置と記す）には、例えば、これを表面側から
見た外観斜視図である図４、裏面側から見た外観斜視図
である図５、および図４におけるＢ−Ｂ線矢視断面図で
ある図６に示すように、ダイパッド裏面露出型の構造の
ものが知られている。
【０００３】すなわち、この半導体装置１０は、ダイパ
ッド１２と、ダイパッド１２の周縁から外方に延出した
吊り部１３と、インナーリード１４とアウターリード１
５とからなって、帯状のフレーム本体から分離されたリ
ードフレーム１１を備えている。
ッド１２と、ダイパッド１２の周縁から外方に延出した
吊り部１３と、インナーリード１４とアウターリード１
５とからなって、帯状のフレーム本体から分離されたリ
ードフレーム１１を備えている。
【０００４】リードフレーム１１のダイパッド１２表面
には、半導体素子（半導体チップ）１６が銀ペーストを
介して接着固定されているとともに、半導体素子１６の
電極部（図示略）とインナーリード１４とが金線１７で
接続されている。また、アウターリード１５とダイパッ
ド１２裏面とを外部に露出させた状態で半導体素子１６
の周囲を封止した樹脂材よりなる封止部１８が形成され
て、パッケージ化された構造となっている。
には、半導体素子（半導体チップ）１６が銀ペーストを
介して接着固定されているとともに、半導体素子１６の
電極部（図示略）とインナーリード１４とが金線１７で
接続されている。また、アウターリード１５とダイパッ
ド１２裏面とを外部に露出させた状態で半導体素子１６
の周囲を封止した樹脂材よりなる封止部１８が形成され
て、パッケージ化された構造となっている。
【０００５】上記の半導体装置１０を製造するにあたっ
ては、図示しないがまず、帯状のフレーム本体の開口内
に上記のダイパッド１２、吊り部１３およびインナーリ
ード１４が形成され、かつアウターリード１５がフレー
ム本体に接続されている状態のリードフレームを用意す
る。そして、まず、リードフレームのダイパッド１２表
面に半導体素子１６を銀ペーストにより接着固定する。
ては、図示しないがまず、帯状のフレーム本体の開口内
に上記のダイパッド１２、吊り部１３およびインナーリ
ード１４が形成され、かつアウターリード１５がフレー
ム本体に接続されている状態のリードフレームを用意す
る。そして、まず、リードフレームのダイパッド１２表
面に半導体素子１６を銀ペーストにより接着固定する。
【０００６】次いで、半導体素子１６の電極部とインナ
ーリード１４とを金線１７で接続した後、樹脂材によっ
て、半導体素子１６の周囲を、アウターリード１５とダ
イパッド１２裏面とを露出させた状態に封止してパッケ
ージ化する。さらに、専用のリード成形金型を使用して
アウターリード１５をプレス切断し、リードフレームの
フレーム本体から分離させることによって半導体装置１
０が完成する。
ーリード１４とを金線１７で接続した後、樹脂材によっ
て、半導体素子１６の周囲を、アウターリード１５とダ
イパッド１２裏面とを露出させた状態に封止してパッケ
ージ化する。さらに、専用のリード成形金型を使用して
アウターリード１５をプレス切断し、リードフレームの
フレーム本体から分離させることによって半導体装置１
０が完成する。
【０００７】このように製造される半導体装置１０は、
その外部に露出しているダイパッド１２裏面とアウター
リード１５の一部とを実装基板にはんだ付けすることに
より実装される。実装基板に実装された半導体装置１０
では、ダイパッド１２裏面が実装基板に直接はんだ付け
されているため、半導体素子１６が発した熱をダイパッ
ド１２および実装基板を通して放熱することができる。
その外部に露出しているダイパッド１２裏面とアウター
リード１５の一部とを実装基板にはんだ付けすることに
より実装される。実装基板に実装された半導体装置１０
では、ダイパッド１２裏面が実装基板に直接はんだ付け
されているため、半導体素子１６が発した熱をダイパッ
ド１２および実装基板を通して放熱することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
ダイパッド１２裏面を外部に露出させた従来の半導体装
置１０では、ダイパッド１２裏面と樹脂材よりなる封止
部１８裏面とが同一面上に形成された状態となってい
る。このため、半導体装置１０製造の樹脂封止工程にお
いて、封止圧力により図５に示すごとくダイパッド１２
裏面に樹脂材のしみ出し１９が発生する可能性がある。
ダイパッド１２裏面を外部に露出させた従来の半導体装
置１０では、ダイパッド１２裏面と樹脂材よりなる封止
部１８裏面とが同一面上に形成された状態となってい
る。このため、半導体装置１０製造の樹脂封止工程にお
いて、封止圧力により図５に示すごとくダイパッド１２
裏面に樹脂材のしみ出し１９が発生する可能性がある。
【０００９】つまり樹脂封止工程では、上下一対の封止
金型のキャビティ内に、半導体素子１６を搭載しかつフ
レーム本体から分離されていない状態のリードフレーム
が、ダイパッド１２裏面を例えば下金型の上面に当接さ
せて樹脂材で覆うことのないように配置される。また、
この状態でダイパッド１２の周縁外側には、ダイパッド
１２の裏面位置である下金型の上面位置まで樹脂材が充
填される空間が形成される。
金型のキャビティ内に、半導体素子１６を搭載しかつフ
レーム本体から分離されていない状態のリードフレーム
が、ダイパッド１２裏面を例えば下金型の上面に当接さ
せて樹脂材で覆うことのないように配置される。また、
この状態でダイパッド１２の周縁外側には、ダイパッド
１２の裏面位置である下金型の上面位置まで樹脂材が充
填される空間が形成される。
【００１０】一方、リードフレームが上下の封止金型に
クランプされた際には、ダイパッド１２を変形させよう
とする応力がリードフレームの吊り部１３を介してダイ
パッド１２に加わって、ダイパッド１２の変形が生じ
る。したがって、キャビティ内への樹脂材の注入時の封
止圧力により、ダイパッド１２裏面に上記した樹脂材の
しみ出し１９が発生してしまうのである。なお、ここで
は、ダイパッド１２裏面を下金型の上面に当接させる例
を述べたが、この例とは反対に、リードフレームを表裏
反転させてダイパッド１２裏面を上金型の上面に当接さ
せる封止金型を用いて封止を行う場合もある。この場合
にも、同様に封止圧力により、ダイパッド１２裏面に樹
脂材のしみ出し１９が発生する。
クランプされた際には、ダイパッド１２を変形させよう
とする応力がリードフレームの吊り部１３を介してダイ
パッド１２に加わって、ダイパッド１２の変形が生じ
る。したがって、キャビティ内への樹脂材の注入時の封
止圧力により、ダイパッド１２裏面に上記した樹脂材の
しみ出し１９が発生してしまうのである。なお、ここで
は、ダイパッド１２裏面を下金型の上面に当接させる例
を述べたが、この例とは反対に、リードフレームを表裏
反転させてダイパッド１２裏面を上金型の上面に当接さ
せる封止金型を用いて封止を行う場合もある。この場合
にも、同様に封止圧力により、ダイパッド１２裏面に樹
脂材のしみ出し１９が発生する。
【００１１】このように樹脂材のダイパッド１２裏面へ
のしみ出し１９が生じると、ダイパッド１２裏面の露出
面積が縮小されて露出性が低下するため、半導体装置１
０を実装基板に実装する際に、しみ出し１９の部分でダ
イパッド１２の裏面が実装基板の実装面から浮き上が
り、はんだ付け強度の低下や放熱性の低下等の不具合が
発生する。その結果、製造される電子部品の信頼性の低
下や歩留りのを招くといった問題が生じる。
のしみ出し１９が生じると、ダイパッド１２裏面の露出
面積が縮小されて露出性が低下するため、半導体装置１
０を実装基板に実装する際に、しみ出し１９の部分でダ
イパッド１２の裏面が実装基板の実装面から浮き上が
り、はんだ付け強度の低下や放熱性の低下等の不具合が
発生する。その結果、製造される電子部品の信頼性の低
下や歩留りのを招くといった問題が生じる。
【００１２】また半導体装置１０を実装基板に実装する
にあたっては、ダイパッド１２とダイパッド１２の吊り
部１３との双方をともに実装基板にはんだ付けする場合
と、いずれか一方をはんだ付けする場合とがある。しか
し、ダイパッド１２裏面と吊り部１３裏面とが同一平面
上に形成されているため、後者の場合で例えば吊り部１
３のみをはんだ付けする際に、吊り部１３のはんだがダ
イパッド１２側に流れ出し、十分なはんだ付け強度が得
られないといった不都合も発生している。
にあたっては、ダイパッド１２とダイパッド１２の吊り
部１３との双方をともに実装基板にはんだ付けする場合
と、いずれか一方をはんだ付けする場合とがある。しか
し、ダイパッド１２裏面と吊り部１３裏面とが同一平面
上に形成されているため、後者の場合で例えば吊り部１
３のみをはんだ付けする際に、吊り部１３のはんだがダ
イパッド１２側に流れ出し、十分なはんだ付け強度が得
られないといった不都合も発生している。
【００１３】したがって、樹脂封止工程におけるダイパ
ッドの変形を防止できてダイパッド裏面の露出性が向上
した半導体装置を製造でき、また実装基板に実装する際
に十分なはんだ付け強度で実装基板に実装できる半導体
装置を製造可能な技術の開発が切望されている。
ッドの変形を防止できてダイパッド裏面の露出性が向上
した半導体装置を製造でき、また実装基板に実装する際
に十分なはんだ付け強度で実装基板に実装できる半導体
装置を製造可能な技術の開発が切望されている。
【００１４】
【課題を解決するための手段】そこで上記課題を解決す
るために請求項１の発明に係るリードフレームは、開口
を有したフレーム本体と、開口内に配置されて表面に半
導体素子が搭載されるダイパッドと、開口内にてダイパ
ッドの周縁からフレーム本体に延出した状態で設けられ
たダイパッドの吊り部と、を有したものにおいて、上記
吊り部のダイパッドとの境界付近には、吊り部の表面お
よび裏面のうちの少なくとも一方に、この吊り部が延出
した方向と交差する方向に吊り部を横断する状態で溝が
形成された構成となっている。
るために請求項１の発明に係るリードフレームは、開口
を有したフレーム本体と、開口内に配置されて表面に半
導体素子が搭載されるダイパッドと、開口内にてダイパ
ッドの周縁からフレーム本体に延出した状態で設けられ
たダイパッドの吊り部と、を有したものにおいて、上記
吊り部のダイパッドとの境界付近には、吊り部の表面お
よび裏面のうちの少なくとも一方に、この吊り部が延出
した方向と交差する方向に吊り部を横断する状態で溝が
形成された構成となっている。
【００１５】請求項１の発明では、リードフレームの吊
り部の表面および裏面のうちの少なくとも一方に溝が形
成されているため、リードフレームのダイパッド表面に
半導体素子を搭載し、樹脂材により半導体素子の周囲を
封止すべく金型でリードフレームをクランプした際、こ
のクランプによってダイパッドを変形させようとする応
力がリードフレームに加わっても、その応力は溝で分散
されて緩和される。よって、ダイパッド裏面を露出させ
てこの裏面と樹脂材よりなる封止部（パッケージ部分）
とが同一平面上となる樹脂封止を行っても、ダイパッド
の変形が防止されて、注入圧力によりダイパッド裏面に
樹脂材のしみ出しが発生しない。
り部の表面および裏面のうちの少なくとも一方に溝が形
成されているため、リードフレームのダイパッド表面に
半導体素子を搭載し、樹脂材により半導体素子の周囲を
封止すべく金型でリードフレームをクランプした際、こ
のクランプによってダイパッドを変形させようとする応
力がリードフレームに加わっても、その応力は溝で分散
されて緩和される。よって、ダイパッド裏面を露出させ
てこの裏面と樹脂材よりなる封止部（パッケージ部分）
とが同一平面上となる樹脂封止を行っても、ダイパッド
の変形が防止されて、注入圧力によりダイパッド裏面に
樹脂材のしみ出しが発生しない。
【００１６】また吊り部の溝が、ダイパッドとの境界付
近にて、吊り部が延出した方向と交差する方向に吊り部
を横断する状態で形成されていることから、この溝が吊
り部裏面に形成されていれば、この発明のリードフレー
ムを用いてダイパッド裏面が露出した樹脂封止型半導体
装置を製造する際、溝にも樹脂材が充填されることにな
る。その結果、吊り部裏面とダイパッド裏面とが分離さ
れた状態になるため、製造された半導体装置のダイパッ
ド裏面と吊り部裏面とのいずれか一方を実装基板にはん
だ付けする際に、はんだが他方に流れ出すことが防止さ
れる。
近にて、吊り部が延出した方向と交差する方向に吊り部
を横断する状態で形成されていることから、この溝が吊
り部裏面に形成されていれば、この発明のリードフレー
ムを用いてダイパッド裏面が露出した樹脂封止型半導体
装置を製造する際、溝にも樹脂材が充填されることにな
る。その結果、吊り部裏面とダイパッド裏面とが分離さ
れた状態になるため、製造された半導体装置のダイパッ
ド裏面と吊り部裏面とのいずれか一方を実装基板にはん
だ付けする際に、はんだが他方に流れ出すことが防止さ
れる。
【００１７】また請求項２の発明に係る樹脂封止型半導
体装置は、ダイパッドとダイパッドの周縁から外方に延
出したダイパッドの吊り部とを有したリードフレームの
そのダイパッド表面に半導体素子が搭載され、半導体素
子の周囲が、ダイパッド裏面を外部に露出させた状態に
樹脂材で封止されてなるものにおいて、上記発明と同
様、吊り部に溝が形成された構成となっている。
体装置は、ダイパッドとダイパッドの周縁から外方に延
出したダイパッドの吊り部とを有したリードフレームの
そのダイパッド表面に半導体素子が搭載され、半導体素
子の周囲が、ダイパッド裏面を外部に露出させた状態に
樹脂材で封止されてなるものにおいて、上記発明と同
様、吊り部に溝が形成された構成となっている。
【００１８】この発明では、上記発明と同様、吊り部に
溝が形成された構成となっていることから、製造にあた
り、樹脂材により半導体素子の周囲を封止すべく金型で
リードフレームをクランプした際、このクランプによっ
てダイパッドを変形させようとする応力がリードフレー
ムに加わっても、その応力は溝により緩和されてダイパ
ッドの変形が防止される。よって、ダイパッド裏面に樹
脂材のしみ出しがなく、これにより露出面積が確保され
た樹脂封止型半導体装置が実現する。また請求項１の発
明と同様に吊り部の溝が構成されているため、吊り部裏
面に溝が形成されたものであれば、半導体装置のダイパ
ッド裏面と吊り部裏面とのいずれか一方を実装基板には
んだ付けするにあたり、他方へのはんだの流れが生じな
いものとなる。
溝が形成された構成となっていることから、製造にあた
り、樹脂材により半導体素子の周囲を封止すべく金型で
リードフレームをクランプした際、このクランプによっ
てダイパッドを変形させようとする応力がリードフレー
ムに加わっても、その応力は溝により緩和されてダイパ
ッドの変形が防止される。よって、ダイパッド裏面に樹
脂材のしみ出しがなく、これにより露出面積が確保され
た樹脂封止型半導体装置が実現する。また請求項１の発
明と同様に吊り部の溝が構成されているため、吊り部裏
面に溝が形成されたものであれば、半導体装置のダイパ
ッド裏面と吊り部裏面とのいずれか一方を実装基板には
んだ付けするにあたり、他方へのはんだの流れが生じな
いものとなる。
【００１９】また請求項４の発明に係る樹脂封止型半導
体装置の製造方法は、請求項１の発明のリードフレーム
を用い、そのリードフレームのダイパッド表面に半導体
素子を搭載し、次いで封止金型を用いて、ダイパッド裏
面を外部に露出させた状態に半導体素子の周囲を樹脂封
止する構成となっている。
体装置の製造方法は、請求項１の発明のリードフレーム
を用い、そのリードフレームのダイパッド表面に半導体
素子を搭載し、次いで封止金型を用いて、ダイパッド裏
面を外部に露出させた状態に半導体素子の周囲を樹脂封
止する構成となっている。
【００２０】請求項４の発明では、請求項１の発明の吊
り部に溝を設けたリードフレームを用いて、ダイパッド
裏面を外部に露出させた状態に半導体素子の周囲を樹脂
封止するため、請求項１の発明と同様、樹脂封止の際に
リードフレームに加わる応力が溝によって緩和されてダ
イパッドの変形が防止され、これによりダイパッド裏面
の露出面積が確保された樹脂封止型半導体装置の製造が
可能となる。また吊り部裏面に溝が形成されたリードフ
レームを用いた場合、溝にも樹脂材が充填されて吊り部
裏面とダイパッド裏面とが分離された状態になるため、
ダイパッド裏面と吊り部裏面とのいずれか一方を実装基
板にはんだ付けする際に、はんだが他方に流れ出すこと
のない樹脂封止型半導体装置の製造が可能となる。
り部に溝を設けたリードフレームを用いて、ダイパッド
裏面を外部に露出させた状態に半導体素子の周囲を樹脂
封止するため、請求項１の発明と同様、樹脂封止の際に
リードフレームに加わる応力が溝によって緩和されてダ
イパッドの変形が防止され、これによりダイパッド裏面
の露出面積が確保された樹脂封止型半導体装置の製造が
可能となる。また吊り部裏面に溝が形成されたリードフ
レームを用いた場合、溝にも樹脂材が充填されて吊り部
裏面とダイパッド裏面とが分離された状態になるため、
ダイパッド裏面と吊り部裏面とのいずれか一方を実装基
板にはんだ付けする際に、はんだが他方に流れ出すこと
のない樹脂封止型半導体装置の製造が可能となる。
【００２１】
【発明の実施の形態】次に、本発明の実施形態を図面に
基づいて説明する。図１は請求項２，３の発明に係る樹
脂封止型半導体装置（以下、単に半導体装置と記す）の
一実施形態を示す図であり、（ａ）は一実施形態の半導
体装置を裏面側から見た外観斜視図、（ｂ）は（ａ）に
おけるＡ−Ａ線矢視断面図である。また、図２は請求項
１の発明に係るリードフレームの一実施形態を示す要部
斜視図であり、例えば図１に示す半導体装置１の製造に
用いられるものである。
基づいて説明する。図１は請求項２，３の発明に係る樹
脂封止型半導体装置（以下、単に半導体装置と記す）の
一実施形態を示す図であり、（ａ）は一実施形態の半導
体装置を裏面側から見た外観斜視図、（ｂ）は（ａ）に
おけるＡ−Ａ線矢視断面図である。また、図２は請求項
１の発明に係るリードフレームの一実施形態を示す要部
斜視図であり、例えば図１に示す半導体装置１の製造に
用いられるものである。
【００２２】図２に示すように本実施形態に係るリード
フレーム２は、例えばＣｕや４２アロイ材等の合金から
なる帯状のフレーム本体２１の長さ方向に所定の間隔で
略矩形状の開口２２が形成され、各開口２２内に略矩形
状のダイパッド２３が形成されている。このダイパッド
２３は略矩形状をなし、２組の対向する周縁のうちの一
方からフレーム本体２１に延出した状態でダイパッド２
３の吊り部２４が設けられている。
フレーム２は、例えばＣｕや４２アロイ材等の合金から
なる帯状のフレーム本体２１の長さ方向に所定の間隔で
略矩形状の開口２２が形成され、各開口２２内に略矩形
状のダイパッド２３が形成されている。このダイパッド
２３は略矩形状をなし、２組の対向する周縁のうちの一
方からフレーム本体２１に延出した状態でダイパッド２
３の吊り部２４が設けられている。
【００２３】また複数のインナーリード２５が、フレー
ム本体２１の開口２２の端縁からダイパッド２３の他方
の周縁に先端を向けた状態で延びて形成されている。さ
らにインナーリード２５の外方に、各インナーリード２
５に対応するアウターリード２５が形成されている。
ム本体２１の開口２２の端縁からダイパッド２３の他方
の周縁に先端を向けた状態で延びて形成されている。さ
らにインナーリード２５の外方に、各インナーリード２
５に対応するアウターリード２５が形成されている。
【００２４】各ダイパッド２３の吊り部２４には、その
裏面に本発明の特徴である溝２７が形成されている。こ
の溝２７は、ダイパッド２３との境界付近にて、吊り部
２４が延出した方向と交差する方向に吊り部２４を横断
する状態に形成されている。本実施形態では、吊り部２
４は細長く形成され、その幅方向に全体に亘って溝２７
が形成された状態となっている。
裏面に本発明の特徴である溝２７が形成されている。こ
の溝２７は、ダイパッド２３との境界付近にて、吊り部
２４が延出した方向と交差する方向に吊り部２４を横断
する状態に形成されている。本実施形態では、吊り部２
４は細長く形成され、その幅方向に全体に亘って溝２７
が形成された状態となっている。
【００２５】次に、このようなリードフレーム２を用い
て半導体装置１を製造する例に基づき、請求項４の発明
に係る半導体装置の製造方法の一例を説明する。本実施
形態の製造方法では、溝２７を有した上記のリードフレ
ーム２を使用し、図１（ａ）に示すようにまずダイパッ
ド２３表面に半導体素子（半導体チップ）３を銀ペース
トを介して接着固定する。次いで、図示されていない
が、半導体素子３の電極部（図示略）とインナーリード
２５とを金線等のワイヤで接続する。
て半導体装置１を製造する例に基づき、請求項４の発明
に係る半導体装置の製造方法の一例を説明する。本実施
形態の製造方法では、溝２７を有した上記のリードフレ
ーム２を使用し、図１（ａ）に示すようにまずダイパッ
ド２３表面に半導体素子（半導体チップ）３を銀ペース
トを介して接着固定する。次いで、図示されていない
が、半導体素子３の電極部（図示略）とインナーリード
２５とを金線等のワイヤで接続する。
【００２６】続いて樹脂封止工程の説明図である図３に
示すように、上金型５ａと下金型５ｂとからなる封止金
型５に、そのキャビティ５ｃ内に半導体素子３が位置す
るようにリードフレーム２を配置し、樹脂材によって、
アウターリード２６とダイパッド２３の裏面とを露出さ
せた状態で半導体素子３の周囲を封止して、樹脂材から
なる封止部４を形成する。
示すように、上金型５ａと下金型５ｂとからなる封止金
型５に、そのキャビティ５ｃ内に半導体素子３が位置す
るようにリードフレーム２を配置し、樹脂材によって、
アウターリード２６とダイパッド２３の裏面とを露出さ
せた状態で半導体素子３の周囲を封止して、樹脂材から
なる封止部４を形成する。
【００２７】その際、ダイパッド１２裏面を下金型５ｂ
の上面に当接させた状態にリードフレーム２を配置して
封止を行うが、この状態でダイパッド２３の周縁外側に
は、ダイパッド２３の裏面位置である下金型５ｂの上面
位置まで樹脂材が充填される空間が形成され、吊り部２
４裏面に形成されている溝２７がこの空間と連通した状
態になる。よって、封止にあたっては溝２７にも樹脂材
が充填される。
の上面に当接させた状態にリードフレーム２を配置して
封止を行うが、この状態でダイパッド２３の周縁外側に
は、ダイパッド２３の裏面位置である下金型５ｂの上面
位置まで樹脂材が充填される空間が形成され、吊り部２
４裏面に形成されている溝２７がこの空間と連通した状
態になる。よって、封止にあたっては溝２７にも樹脂材
が充填される。
【００２８】この後は、専用のリード成形金型を使用し
てアウターリード２６をプレス切断し、フレーム本体２
１から分離させる。以上の工程によって、ダイパッド２
３、吊り部２４、インナーリード２５およびアウターリ
ード２６からなるリードフレーム２と、ダイパッド２３
表面に搭載された半導体素子３と、半導体素子３の電極
部（図示略）とインナーリード２５とを接続するワイヤ
ーと、アウターリード２６とダイパッド２３裏面とを外
部に露出させた状態で、半導体素子３の周囲をインナー
リード２５を含めて一体に封止した樹脂材よりなる封止
部４とを備え、吊り部２４裏面に樹脂材が充填された溝
２７を有した図１に示す半導体装置１が製造される。
てアウターリード２６をプレス切断し、フレーム本体２
１から分離させる。以上の工程によって、ダイパッド２
３、吊り部２４、インナーリード２５およびアウターリ
ード２６からなるリードフレーム２と、ダイパッド２３
表面に搭載された半導体素子３と、半導体素子３の電極
部（図示略）とインナーリード２５とを接続するワイヤ
ーと、アウターリード２６とダイパッド２３裏面とを外
部に露出させた状態で、半導体素子３の周囲をインナー
リード２５を含めて一体に封止した樹脂材よりなる封止
部４とを備え、吊り部２４裏面に樹脂材が充填された溝
２７を有した図１に示す半導体装置１が製造される。
【００２９】このように、本実施形態の半導体装置１お
よびリードフレーム２では、吊り部２４裏面に溝２７が
形成されているので、半導体装置１の製造の樹脂封止工
程において、リードフレーム２をクランプした際、この
クランプによってダイパッド２３を変形させようとする
応力がリードフレーム２に加わっても、その応力を溝２
７で分散して緩和することができる。よって、ダイパッ
ド２３の変形を防止でき、封止圧力によりダイパッド２
３裏面に樹脂材のしみ出しが発生することがないため、
ダイパッド２３裏面の露出面積を確保できて露出性を向
上させることができる。
よびリードフレーム２では、吊り部２４裏面に溝２７が
形成されているので、半導体装置１の製造の樹脂封止工
程において、リードフレーム２をクランプした際、この
クランプによってダイパッド２３を変形させようとする
応力がリードフレーム２に加わっても、その応力を溝２
７で分散して緩和することができる。よって、ダイパッ
ド２３の変形を防止でき、封止圧力によりダイパッド２
３裏面に樹脂材のしみ出しが発生することがないため、
ダイパッド２３裏面の露出面積を確保できて露出性を向
上させることができる。
【００３０】また、半導体装置１では、吊り部２４の溝
２７が、ダイパッド２３との境界付近にて、吊り部２４
が延出した方向と交差する方向に吊り部を横断する状態
で形成されていることから、上述したように溝２７にも
樹脂材が充填されて、吊り部２４裏面とダイパッド２３
裏面とが分離された状態になる。このため、製造された
半導体装置１のダイパッド２３裏面と吊り部２４裏面と
のいずれか一方を実装基板にはんだ付けする際に、はん
だが他方に流れ出すことを防止できるので、はんだ付け
強度の低下を防止することができる。
２７が、ダイパッド２３との境界付近にて、吊り部２４
が延出した方向と交差する方向に吊り部を横断する状態
で形成されていることから、上述したように溝２７にも
樹脂材が充填されて、吊り部２４裏面とダイパッド２３
裏面とが分離された状態になる。このため、製造された
半導体装置１のダイパッド２３裏面と吊り部２４裏面と
のいずれか一方を実装基板にはんだ付けする際に、はん
だが他方に流れ出すことを防止できるので、はんだ付け
強度の低下を防止することができる。
【００３１】さらに本実施形態の半導体装置１の製造方
法では、吊り部２４に溝２７が形成されている本実施形
態のリードフレーム２を用いることから、ダイパッド２
３裏面の露出性が向上した半導体装置１を製造できる。
また半導体装置１のダイパッド２３裏面と吊り部２４裏
面とのいずれか一方を実装基板にはんだ付けする際に
て、はんだが他方に流れ出すことを防止でき、実装基板
に実装する際のはんだ付け強度の向上を図れる半導体装
置１を製造できる。
法では、吊り部２４に溝２７が形成されている本実施形
態のリードフレーム２を用いることから、ダイパッド２
３裏面の露出性が向上した半導体装置１を製造できる。
また半導体装置１のダイパッド２３裏面と吊り部２４裏
面とのいずれか一方を実装基板にはんだ付けする際に
て、はんだが他方に流れ出すことを防止でき、実装基板
に実装する際のはんだ付け強度の向上を図れる半導体装
置１を製造できる。
【００３２】したがって、本実施形態のリードフレーム
２、半導体装置１およびその製造方法によれば、半導体
装置１を実装基板に実装する際に、はんだ付け強度を向
上でき、かつ放熱性の低下を防止することができるの
で、半導体装置１を用いることにより信頼性および歩留
りが向上した電子部品を製造することができる。
２、半導体装置１およびその製造方法によれば、半導体
装置１を実装基板に実装する際に、はんだ付け強度を向
上でき、かつ放熱性の低下を防止することができるの
で、半導体装置１を用いることにより信頼性および歩留
りが向上した電子部品を製造することができる。
【００３３】なお、本実施形態では、リードフレームの
吊り部裏面に溝を形成した例を述べたが、吊り部表面に
溝を形成しても良い。この場合にも樹脂封止工程の封止
金型によるクランプによって加わるダイパッドを変形さ
せる応力を緩和できるため、ダイパッドの露出性を向上
できる効果が得られる。また吊り部がダイパッドを支持
する強度を保持できれば、吊り部の両面に溝を形成する
ことも可能である。
吊り部裏面に溝を形成した例を述べたが、吊り部表面に
溝を形成しても良い。この場合にも樹脂封止工程の封止
金型によるクランプによって加わるダイパッドを変形さ
せる応力を緩和できるため、ダイパッドの露出性を向上
できる効果が得られる。また吊り部がダイパッドを支持
する強度を保持できれば、吊り部の両面に溝を形成する
ことも可能である。
【００３４】また本実施形態では、ダイパッド裏面を下
金型の上面に当接させた状態でリードフレームを配置し
て封止を行う封止金型について述べたが、これとは反対
に、リードフレームを表裏反転させ、ダイパッド裏面を
上金型の上面に当接させた状態でリードフレームを配置
して封止を行う封止金型としてもよいのは言うまでもな
い。
金型の上面に当接させた状態でリードフレームを配置し
て封止を行う封止金型について述べたが、これとは反対
に、リードフレームを表裏反転させ、ダイパッド裏面を
上金型の上面に当接させた状態でリードフレームを配置
して封止を行う封止金型としてもよいのは言うまでもな
い。
【００３５】
【発明の効果】以上説明したように請求項１のリードフ
レームによれば、吊り部の表面および裏面のうちの少な
くとも一方に溝が形成され、この溝によって、半導体装
置製造における樹脂封止工程にて、リードフレームに加
わるダイパッドを変形させようとする応力を緩和できる
ようにしたので、ダイパッド裏面の露出性が向上したダ
イパッド裏面露出型の樹脂封止型半導体装置を実現でき
る。また、吊り部の溝が、ダイパッドとの境界付近に
て、吊り部が延出した方向と交差する方向に吊り部を横
断する状態で形成されているため、この溝が吊り部裏面
に形成されていれば、この発明のリードフレームを用い
てダイパッド裏面露出型半導体装置を製造し、この半導
体装置のダイパッド裏面と吊り部裏面とのいずれか一方
を実装基板にはんだ付けする際に、はんだが他方に流れ
出すことを防止できる。
レームによれば、吊り部の表面および裏面のうちの少な
くとも一方に溝が形成され、この溝によって、半導体装
置製造における樹脂封止工程にて、リードフレームに加
わるダイパッドを変形させようとする応力を緩和できる
ようにしたので、ダイパッド裏面の露出性が向上したダ
イパッド裏面露出型の樹脂封止型半導体装置を実現でき
る。また、吊り部の溝が、ダイパッドとの境界付近に
て、吊り部が延出した方向と交差する方向に吊り部を横
断する状態で形成されているため、この溝が吊り部裏面
に形成されていれば、この発明のリードフレームを用い
てダイパッド裏面露出型半導体装置を製造し、この半導
体装置のダイパッド裏面と吊り部裏面とのいずれか一方
を実装基板にはんだ付けする際に、はんだが他方に流れ
出すことを防止できる。
【００３６】また請求項２の発明に係る樹脂封止型半導
体装置では、上記発明と同様、吊り部に溝が形成された
構成となっていることから、製造における樹脂封止工程
にて、ダイパッドの変形を防止でき、露出性が向上した
ダイパッド裏面露出型の樹脂封止型半導体装置を実現で
きる。また請求項１の発明と同様に吊り部の溝が構成さ
れているため、吊り部裏面に溝が形成されたものであれ
ば、半導体装置のダイパッド裏面と吊り部裏面とのいず
れか一方を実装基板にはんだ付けするにあたり、他方へ
のはんだ流れを防止できる。
体装置では、上記発明と同様、吊り部に溝が形成された
構成となっていることから、製造における樹脂封止工程
にて、ダイパッドの変形を防止でき、露出性が向上した
ダイパッド裏面露出型の樹脂封止型半導体装置を実現で
きる。また請求項１の発明と同様に吊り部の溝が構成さ
れているため、吊り部裏面に溝が形成されたものであれ
ば、半導体装置のダイパッド裏面と吊り部裏面とのいず
れか一方を実装基板にはんだ付けするにあたり、他方へ
のはんだ流れを防止できる。
【００３７】また請求項４の発明に係る樹脂封止型半導
体装置の製造方法では、請求項１の発明の吊り部に溝を
設けたリードフレームを用いて、ダイパッド裏面を外部
に露出させた状態に半導体素子の周囲を樹脂封止するた
め、樹脂封止工程にてダイパッド裏面の露出性を向上で
きるとともに、製造後の半導体装置のダイパッド裏面と
吊り部裏面とのいずれか一方を実装基板にはんだ付けす
るにあたり、他方へのはんだ流れを防止できるダイパッ
ド裏面露出型の樹脂封止型半導体装置を製造できる。
体装置の製造方法では、請求項１の発明の吊り部に溝を
設けたリードフレームを用いて、ダイパッド裏面を外部
に露出させた状態に半導体素子の周囲を樹脂封止するた
め、樹脂封止工程にてダイパッド裏面の露出性を向上で
きるとともに、製造後の半導体装置のダイパッド裏面と
吊り部裏面とのいずれか一方を実装基板にはんだ付けす
るにあたり、他方へのはんだ流れを防止できるダイパッ
ド裏面露出型の樹脂封止型半導体装置を製造できる。
【００３８】したがって、請求項１，２，４の発明によ
れば、実装基板に実装する際のはんだ付け強度が高く、
かつ放熱性に優れたダイパッド裏面露出型の樹脂封止型
半導体装置を実現できる。
れば、実装基板に実装する際のはんだ付け強度が高く、
かつ放熱性に優れたダイパッド裏面露出型の樹脂封止型
半導体装置を実現できる。
【図１】請求項２，３の発明に係る樹脂封止型半導体装
置の一実施形態を示す図であり、（ａ）は一実施形態の
半導体装置を裏面側から見た外観斜視図、（ｂ）は
（ａ）におけるＡ−Ａ線矢視断面図である。
置の一実施形態を示す図であり、（ａ）は一実施形態の
半導体装置を裏面側から見た外観斜視図、（ｂ）は
（ａ）におけるＡ−Ａ線矢視断面図である。
【図２】請求項１の発明に係るリードフレームの一実施
形態を示す要部斜視図である。
形態を示す要部斜視図である。
【図３】請求項４の発明に係る樹脂封止型半導体装置の
製造方法の一工程を示す説明図である。
製造方法の一工程を示す説明図である。
【図４】従来の樹脂封止型半導体装置を表面側から見た
外観斜視図である。
外観斜視図である。
【図５】従来の樹脂封止型半導体装置を裏面側から見た
外観斜視図である。
外観斜視図である。
【図６】図４におけるＢ−Ｂ線矢視断面図である。
１……半導体装置、２…リードフレーム、３…半導体素
子、４…封止部、５…封止金型、２１…フレーム本体、
２２…開口、２３…ダイパッド、２４…吊り部、２７…
溝
子、４…封止部、５…封止金型、２１…フレーム本体、
２２…開口、２３…ダイパッド、２４…吊り部、２７…
溝
Claims (4)
- 【請求項１】 開口を有したフレーム本体と、前記開口
内に配置されて表面に半導体素子が搭載されるダイパッ
ドと、前記開口内にてダイパッドの周縁から前記フレー
ム本体に延出した状態で設けられたダイパッドの吊り部
と、を有したリードフレームにおいて、 前記吊り部の前記ダイパッドとの境界付近には、吊り部
の表面および裏面のうちの少なくとも一方に、この吊り
部が延出した方向と交差する方向に吊り部を横断する状
態で溝が形成されてなることを特徴とするリードフレー
ム。 - 【請求項２】 ダイパッドと該ダイパッドの周縁から外
方に延出したダイパッドの吊り部とを有したリードフレ
ームのそのダイパッド表面に半導体素子が搭載され、該
半導体素子の周囲が、前記ダイパッド裏面を外部に露出
させた状態に樹脂材で封止されてなる樹脂封止型半導体
装置において、 前記吊り部の前記ダイパッドとの境界付近には、吊り部
の表面および裏面のうちの少なくとも一方に、この吊り
部が延出した方向と交差する方向に吊り部を横断する状
態で溝が形成されてなることを特徴とする樹脂封止型半
導体装置。 - 【請求項３】 前記溝は、ダイパッド裏面に設けられて
いるとともに内部に前記樹脂材が充填されてなることを
特徴とする請求項２記載の樹脂封止型半導体装置。 - 【請求項４】 フレーム本体の開口内に、ダイパッドと
該ダイパッドの周縁から前記フレーム本体に延出したダ
イパッドの吊り部とが設けられ、この吊り部の前記ダイ
パッドとの境界付近で吊り部の表面および裏面のうちの
少なくとも一方には、吊り部が延出した方向と交差する
方向に吊り部を横断する状態で溝が形成されてなるリー
ドフレームを用い、そのリードフレームのダイパッド表
面に半導体素子を搭載し、 次いで封止金型を用いて、前記ダイパッド裏面を外部に
露出させた状態に前記半導体素子の周囲を樹脂封止する
ことを特徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005123A JP2000208690A (ja) | 1999-01-12 | 1999-01-12 | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 |
| KR1020000000679A KR20000053419A (ko) | 1999-01-12 | 2000-01-07 | 리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법 |
| US09/480,257 US6238953B1 (en) | 1999-01-12 | 2000-01-11 | Lead frame, resin-encapsulated semiconductor device and fabrication process for the device |
| EP00400061A EP1020913A3 (en) | 1999-01-12 | 2000-01-12 | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11005123A JP2000208690A (ja) | 1999-01-12 | 1999-01-12 | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208690A true JP2000208690A (ja) | 2000-07-28 |
Family
ID=11602551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11005123A Pending JP2000208690A (ja) | 1999-01-12 | 1999-01-12 | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6238953B1 (ja) |
| EP (1) | EP1020913A3 (ja) |
| JP (1) | JP2000208690A (ja) |
| KR (1) | KR20000053419A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3660861B2 (ja) | 2000-08-18 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6891276B1 (en) * | 2002-01-09 | 2005-05-10 | Bridge Semiconductor Corporation | Semiconductor package device |
| US7821113B2 (en) * | 2008-06-03 | 2010-10-26 | Texas Instruments Incorporated | Leadframe having delamination resistant die pad |
| US8975694B1 (en) | 2013-03-07 | 2015-03-10 | Vlt, Inc. | Low resistance power switching device |
| USD721047S1 (en) | 2013-03-07 | 2015-01-13 | Vlt, Inc. | Semiconductor device |
| JP1563812S (ja) * | 2016-04-11 | 2016-11-21 | ||
| JP1580899S (ja) * | 2016-11-15 | 2017-07-10 | ||
| JP1577511S (ja) * | 2016-11-15 | 2017-05-29 | ||
| JP1603359S (ja) * | 2017-10-19 | 2018-05-07 | ||
| JP1603358S (ja) * | 2017-10-19 | 2018-05-07 | ||
| USD859334S1 (en) * | 2017-10-26 | 2019-09-10 | Mitsubishi Electric Corporation | Semiconductor device |
| USD934187S1 (en) * | 2020-01-21 | 2021-10-26 | Lang Cheng | Integrated circuit package |
| USD937231S1 (en) | 2020-04-06 | 2021-11-30 | Wolfspeed, Inc. | Power semiconductor package |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191363A (ja) * | 1983-04-15 | 1984-10-30 | Hitachi Hokkai Semiconductor Kk | 半導体装置 |
| JPS6086851A (ja) * | 1983-10-19 | 1985-05-16 | Nec Corp | 樹脂封止型半導体装置 |
| JPS62165347A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 樹脂封止型半導体装置 |
| JPH09107063A (ja) * | 1995-10-12 | 1997-04-22 | Dainippon Printing Co Ltd | リードフレーム |
| JPH09307051A (ja) * | 1996-05-15 | 1997-11-28 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP3870301B2 (ja) * | 1996-06-11 | 2007-01-17 | ヤマハ株式会社 | 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム |
| KR19980020726A (ko) * | 1996-09-11 | 1998-06-25 | 김광호 | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 |
| JP3535328B2 (ja) * | 1996-11-13 | 2004-06-07 | 株式会社ルネサステクノロジ | リードフレームとこれを用いた半導体装置 |
| JP3458057B2 (ja) * | 1998-03-12 | 2003-10-20 | 松下電器産業株式会社 | 樹脂封止型半導体装置 |
| US6034423A (en) * | 1998-04-02 | 2000-03-07 | National Semiconductor Corporation | Lead frame design for increased chip pinout |
-
1999
- 1999-01-12 JP JP11005123A patent/JP2000208690A/ja active Pending
-
2000
- 2000-01-07 KR KR1020000000679A patent/KR20000053419A/ko not_active Application Discontinuation
- 2000-01-11 US US09/480,257 patent/US6238953B1/en not_active Expired - Fee Related
- 2000-01-12 EP EP00400061A patent/EP1020913A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000053419A (ko) | 2000-08-25 |
| EP1020913A2 (en) | 2000-07-19 |
| US6238953B1 (en) | 2001-05-29 |
| EP1020913A3 (en) | 2003-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763829A (en) | Leadframe including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the leadframe | |
| US6437429B1 (en) | Semiconductor package with metal pads | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000208690A (ja) | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 | |
| JP3839178B2 (ja) | 半導体装置 | |
| JP2002134674A (ja) | 半導体装置およびその製造方法 | |
| JP2004014801A (ja) | 半導体装置およびその製造方法 | |
| JP4611569B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP5119092B2 (ja) | 半導体装置の製造方法 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
| KR100281122B1 (ko) | 반도체패키지 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| JP4153813B2 (ja) | 半導体装置及びその製造方法 | |
| KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JP2003086752A (ja) | 半導体装置およびその製造方法 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JP2004200719A (ja) | 半導体装置 | |
| KR20000014539U (ko) | 반도체 패키지 |