KR20000053419A - 리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법 - Google Patents

리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000053419A
KR20000053419A KR1020000000679A KR20000000679A KR20000053419A KR 20000053419 A KR20000053419 A KR 20000053419A KR 1020000000679 A KR1020000000679 A KR 1020000000679A KR 20000000679 A KR20000000679 A KR 20000000679A KR 20000053419 A KR20000053419 A KR 20000053419A
Authority
KR
South Korea
Prior art keywords
die pad
support bar
semiconductor device
lead frame
resin
Prior art date
Application number
KR1020000000679A
Other languages
English (en)
Inventor
다나카겐조
요쓰모토다카히로
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000053419A publication Critical patent/KR20000053419A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

수지 밀봉 공정에서의 다이 패드(die pad)의 변형을 방지할 수 있어 다이 패드 이면(裏面)의 노출성이 향상된 반도체 장치를 제조할 수 있고, 또 프린트 기판에 접착할 때에 충분한 납땜 강도로 프린트 기판에 접착할 수 있는 반도체 장치를 제조 가능하게 한다. 다이 패드와 다이 패드의 주변으로부터 외측으로 돌출된 다이 패드의 지지바(support bar)를 가진 리드 프레임(lead frame)의 그 다이 패드 표면에 반도체 소자가 탑재되고, 반도체 소자의 주위가 다이 패드 이면을 외부에 노출시킨 상태로 수지재(樹脂材)로 밀봉되어 이루어지는 수지 밀봉형 반도체 장치에 있어서, 지지바의 다이 패드와의 경계 부근에는 지지바 이면에 이 지지바가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 홈이 형성된 구성으로 되어 있다. 이 홈은 지지바의 표면에 형성되어 있어도 된다.

Description

리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법 {LEAD FRAME, RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE AND FABRICATION PROCESS FOR THE DEVICE}
본 발명은 리드 프레임(lead frame), 수지 밀봉형 반도체 장치 및 그 제조 방법에 관한 것이며, 상세하게는 다이 패드 이면(裏面)이 노출된 상태로 반도체 소자의 주위가 수지 밀봉된 반도체 장치에 적용되는 리드 프레임 및 수지 밀봉형 반도체 장치 및 그 제조 방법에 관한 것이다.
종래의 수지 밀봉형 반도체 장치(이하, 단지 반도체 장치라고 함)에는, 예를 들면, 이를 표면측에서 본 외관 사시도인 도 4, 이면측에서 본 외관 사시도인 도 5, 및 도 4에서의 B-B선 시점 단면도인 도 6에 나타낸 바와 같이, 다이 패드 이면 노출형 구조의 것이 알려져 있다.
즉, 이 반도체 장치(10)는 다이 패드(12)와, 다이 패드(12)의 주변으로부터 외측으로 돌출된 지지바(support bar)(13)와, 내측 리드(14)와 외측 리드(15)로 이루어지고, 띠형의 프레임 본체로부터 분리된 리드 프레임(11)을 구비하고 있다.
리드 프레임(11)의 다이 패드(12) 표면에는, 반도체 소자(반도체 칩)(16)가 은 페이스트(silver paste)를 통해 접착 고정되어 있는 동시에, 반도체 소자(16)의 전극부(도시 생략)와 내측 리드(14)가 금선(17)으로 접속되어 있다. 또, 외측 리드(15)와 다이 패드(12) 이면을 외부에 노출시킨 상태에서 반도체 소자(16)의 주위를 밀봉한 수지재로 이루어지는 밀봉부(18)가 형성되어, 패키지화된 구조로 되어 있다.
상기 반도체 장치(10)를 제조하는 데 있어서는, 도시하지 않지만, 먼저 띠형의 프레임 본체 개구 내에 상기 다이 패드(12), 지지바(13) 및 내측 리드(14)가 형성되고, 또한 외측 리드(15)가 프레임 본체에 접속되어 있는 상태의 리드 프레임을 준비한다. 그리고, 먼저, 리드 프레임의 다이 패드(12) 표면에 반도체 소자(16)를 은 페이스트에 의해 접착 고정한다.
이어서, 반도체 소자(16)의 전극부와 내측 리드(14)를 금선(17)으로 접속한 후, 수지재에 의해, 반도체 소자(16)의 주위를 외측 리드와 다이 패드(12) 이면을 노출시킨 상태로 밀봉하여 패키지화한다. 또한, 전용의 리드 성형 금형을 사용하여 외측 리드(15)를 프레스 절단하고, 리드 프레임을 프레임 본체로부터 분리시킴으로써 반도체 장치(10)가 완성된다.
이와 같이 제조되는 반도체 장치(10)는, 그 외부에 노출되어 있는 다이 패드(12) 이면과 외측 리드(15)의 일부를 프린트 기판에 납땜함으로써 접착된다. 프린트 기판에 접착된 반도체 장치(10)에서는, 다이 패드(12) 이면이 프린트 기판에 직접 남땜되어 있기 때문에, 반도체 소자(16)가 발한 열을 다이 패드(12) 및 프린트 기판을 통해 방열(放熱)할 수 있다.
그러나, 전술한 다이 패드(12) 이면을 외부에 노출시킨 종래의 반도체 장치(10)에서는, 다이 패드(12) 이면과 수지재로 이루어지는 밀봉부(18) 이면이 동일면 상에 형성된 상태로 되어 있다. 그러므로, 반도체 장치(10) 제조의 수지 밀봉 공정에 있어서, 밀봉 압력에 의해 도 5에 나타낸 바와 같이, 다이 패드(12) 이면에 수지재의 삼출(渗出)(19)이 발생할 가능성이 있다.
즉, 수지 밀봉 공정에서는, 상하 한쌍의 밀봉 금형의 캐비티 내에, 반도체 소자(16)를 탑재하고, 또한 프레임 본체로부터 분리되어 있지 않은 상태의 리드 프레임이, 다이 패드(12) 이면을, 예를 들면, 하(下)금형의 상면에 맞닿게 하고 수지재로 덮지 않도록 배치된다. 또, 이 상태에서 다이 패드(12)의 주변 외측에는, 다이 패드(12)의 이면 위치인 금형의 상면 위치까지 수지재가 충전되는 공간이 형성된다.
한편, 리드 프레임이 상하의 밀봉 금형에 클램프(clamp)되었을 때에는, 다이 패드(12)를 변형시키려고 하는 응력이 리드 프레임의 지지바(13)를 통해 다이 패드(12)에 가해져, 다이 패드(12)의 변형이 발생한다. 따라서, 캐비티 내에의 수지재의 주입 시의 밀봉 압력에 의해, 다이 패드(12) 이면에 상기한 수지재의 삼출(19)이 발생해 버리는 것이다. 그리고, 여기에서는, 다이 패드(12) 이면을 하금형의 상면에 맞닿게 하는 예를 설명했지만, 이 예와는 반대로, 리드 프레임을 표리(表裏) 반전시켜 다이 패드(12) 이면을 상(上)금형의 상면에 맞닿게 하는 밀봉 금형을 사용하여 밀봉을 행하는 경우도 있다. 이 경우에도, 마찬가지로 밀봉 압력에 의해, 다이 패드(12) 이면에 수지재의 삼출(19)이 발생한다.
이와 같이, 수지재의 다이 패드(12) 이면에의 삼출(19)이 발생하면, 다이 패드(12) 이면의 노출 면적이 축소되어 노출성이 저하되기 때문에, 반도체 장치(10)를 프린트 기판에 접착할 때에, 삼출(19) 부분에서 다이 패드(12)의 이면이 프린트 기판의 접착면으로부터 떠올라, 납땜 강도의 저하나 방열성 저하 등의 문제점이 발생한다. 그 결과, 제조되는 전자 부품의 신뢰성 저하나 수율 저하를 초래한다고 하는 문제가 발생한다.
또, 반도체 장치(10)를 프린트 기판에 접착하는 데 있어서는, 다이 패드(12)와 다이 패드(12)의 지지바(13) 쌍방을 함께 프린트 기판에 납땜하는 경우와, 어느 한쪽을 납땜하는 경우가 있다. 그러나, 다이 패드(12) 이면과 지지바(13) 이면이 동일 평면 상에 형성되어 있기 때문에, 후자의 경우에서 예를 들면 지지바(13)만을 납땜할 때에, 지지바(13)의 땜납이 다이 패드(12)측으로 흘러나와, 충분한 납땜 강도가 얻어지지 않는다고 하는 문제점도 발생하고 있다.
도 1 (A) 및 1 (B)는 청구항 2, 3의 발명에 관한 수지 밀봉형 반도체 장치의 한 실시 형태를 나타낸 도면이며, 도 1 (A)는 한 실시형태의 반도체 장치를 이면측(裏面側)에서 본 외관 사시도, 도 1 (B)는 도 1 (A)에서의 A-A선 시점(視點) 단면도.
도 2는 청구항 1의 발명에 관한 리드 프레임(lead frame)의 한 실시 형태를 나타낸 요부 사시도.
도 3은 청구항 4의 발명에 관한 수지 밀봉형 반도체 장치의 제조 방법의 한 공정을 나타낸 설명도.
도 4는 종래의 수지 밀봉형 반도체 장치를 표면측에서 본 외관 사시도.
도 5는 종래의 수지 밀봉형 반도체 장치를 이면측에서 본 외관 사시도.
도 6은 도 4에서의 B-B선 시점 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 장치, 2: 리드 프레임, 3: 반도체 소자, 4: 밀봉부, 5: 밀봉 금형, 21: 프레임 본체, 22: 개구, 23: 다이 패드, 24: 지지바(support bar), 27: 홈.
따라서, 수지 밀봉 공정에서의 다이 패드의 변형을 방지할 수 있고 다이 패드 이면의 노출성이 향상된 반도체 장치를 제조할 수 있고, 또 프린트 기판에 접착할 때에 충분한 납땜 강도로 프린트 기판에 접착할 수 있는 반도체 장치를 제조 가능한 기술 개발이 절실히 요망되고 있다.
그래서, 상기 과제를 해결하기 위해 청구항 1의 발명에 관한 리드 프레임은, 개구를 가진 프레임 본체와, 개구 내에 배치되고 표면에 반도체 소자가 탑재되는 다이 패드와, 개구 내에서 다이 패드의 주변으로부터 상기 프레임 본체로 돌출된 상태로 형성된 다이 패드의 지지바를 가진 것에 있어서, 상기 지지바의 다이 패드와의 경계 부근에는, 지지바의 표면 및 이면(裏面) 중의 최소한 한쪽에, 이 지지바가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 홈이 형성된 구성으로 되어 있다.
청구항 1의 발명에서는, 리드 프레임의 지지바 표면 및 이면 중의 최소한 한쪽에 홈이 형성되어 있기 때문에, 리드 프레임의 다이 패드 표면에 반도체 소자를 탑재하고, 수지재에 의해 반도체 소자의 주위를 밀봉하기 위해 금형으로 리드 프레임을 클램프했을 때, 이 클램프에 의해 다이 패드를 변형시키려고 하는 응력이 리드 프레임에 가해져도, 그 응력은 홈에서 분산되어 완화된다. 따라서, 다이 패드 이면을 노출시켜 이 이면과 수지재로 이루어지는 밀봉부(패키지 부분)가 동일 평면상이 되는 수지 밀봉을 행해도, 다이 패드의 변형이 방지되어, 주입 압력에 의해 다이 패드 이면에 수지재의 삼출이 발생하지 않는다.
또, 지지바의 홈이 다이 패드와의 경계 부근에서, 지지바가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 형성되어 있기 때문에, 이 홈이 지지바 이면에 형성되어 있으면, 이 발명의 리드 프레임을 사용하여 다이 패드 이면이 노출된 수지 밀봉형 반도체 장치를 제조할 때, 홈에도 수지재가 충전되게 된다. 그 결과, 지지바 이면과 다이 패드 이면이 분리된 상태로 되기 때문에, 제조된 반도체 장치의 다이 패드 이면과 지지바 이면 중 어느 한쪽을 프린트 기판에 납땜할 때에, 땜납이 다른쪽으로 흘러나가는 것이 방지된다.
또, 청구항 2의 발명에 관한 수지 밀봉형 반도체 장치는, 다이 패드와 다이 패드의 주변으로부터 외측으로 돌출된 다이 패드의 지지바를 가진 리드 프레임의 그 다이 패드 표면에 반도체 소자가 탑재되고, 반도체 소자의 주위가 다이 패드의 이면을 외부에 노출시킨 상태로 수지재로 밀봉되어 이루어지는 것에 있어서, 상기 발명과 마찬가지로, 지지바에 홈이 형성되어 이루어져 있다.
이 발명에서는, 상기 발명과 마찬가지로, 지지바에 홈이 형성된 구성으로 되어 있기 때문에, 제조에 있어서, 수지재에 의해 반도체 소자의 주위를 밀봉하기 위해 금형으로 리드 프레임을 클램프했을 때, 이 클램프에 의해 다이 패드를 변형시키려고 하는 응력이 리드 프레임에 가해져도, 그 응력은 홈에 의해 완화되어 다이 패드의 변형이 방지된다. 따라서, 다이 패드 이면에 수지재의 삼출이 없고, 이에 따라 노출 면적이 확보된 수지 밀봉형 반도체 장치가 실현된다. 또, 청구항 1의 발명과 마찬가지로 지지바의 홈이 구성되어 있기 때문에, 지지바 이면에 홈이 형성된 것이면, 반도체 장치의 다이 패드 이면과 지지바 이면 중 어느 한쪽을 프린트 기판에 납땜하는 데 있어서, 다른쪽으로의 땜납의 흐름이 발생하지 않게 된다.
또, 청구항 4의 발명에 관한 수지 밀봉형 반도체 장치의 제조 방법은, 청구항 1의 발명의 리드 프레임을 사용하여, 그 리드 프레임의 다이 패드 표면에 반도체 소자를 탑재하고, 이어서 밀봉 금형을 사용하여, 다이 패드 이면을 외부에 노출시킨 상태로 상기 반도체 소자의 주위를 수지 밀봉하는 구성으로 되어 있다.
청구항 4의 발명에서는, 청구항 1 발명의 지지바에 홈을 형성한 리드 프레임을 사용하고, 다이 패드 이면을 외부에 노출시킨 상태로 반도체 소자의 주위를 수지 밀봉하기 때문에, 청구항 1의 발명과 마찬가지로, 수지 밀봉 시에 리드 프레임에 가해지는 응력이 홈에 의해 완화되어 다이 패드의 변형이 방지되고, 이에 따라 다이 패드 이면의 노출 면적이 확보된 수지 밀봉형 반도체 장치의 제조가 가능하게 된다. 또, 지지바 이면에 홈이 형성된 리드 프레임을 사용한 경우, 홈에도 수지재가 충전되어 지지바 이면과 다이 패드 이면이 분리된 상태로 되기 때문에, 다이 패드 이면과 지지바 이면 중 어느 한쪽을 프린트 기판에 납땜할 때에, 땜납이 다른쪽으로 흘러 나가지 않는 수지 밀봉형 반도체 장치의 제조가 가능하게 된다.
다음에, 본 발명의 실시 형태를 도면에 따라 설명한다.
도 1 (A) 및 1 (B)는 청구항 2, 3의 발명에 관한 수지 밀봉형 반도체 장치(이하, 단지 반도체 장치라고 함)의 한 실시 형태를 나타낸 도면이며, 도 1 (A)는 한 실시 형태의 반도체 장치를 이면측에서 본 외관 사시도, 도 1 (B)는 도 1 (A)에서의 A-A선 시점 단면도이다. 또, 도 2는 청구항 1의 발명에 관한 리드 프레임의 한 실시 형태를 나타낸 요부 사시도이며, 예를 들면 도 1에 나타낸 반도체 장치(1)의 제조에 사용되는 것이다.
도 2에 나타낸 바와 같이, 본 실시 형태에 관한 리드 프레임(2)은, 예를 들면 Cu나 42 합금재 등의 합금으로 이루어지는 띠형의 프레임 본체(21)의 길이 방향으로 소정 간격으로 대략 직사각형상의 개구(22)가 형성되고, 각 개구(22) 내에 대략 직사각형상의 다이 패드(23)가 형성되어 있다. 이 다이 패드(23)는 대략 직사각형상을 이루고, 2조(組)가 대향하는 주변 중의 한쪽으로부터 프레임 본체(21)에 돌출된 상태로 다이 패드(23)의 지지바(24)가 형성되어 있다.
또, 복수의 내측 리드(25)가 프레임 본체(21)의 개구(22)단(端) 에지로부터 다이 패드(23)의 다른쪽 주변으로 선단을 향한 상태로 연장되어 형성되어 있다. 또한, 내측 리드(25)의 외측으로, 각 내측 리드(25)에 대응하는 외측 리드(26)가 형성되어 있다.
각 다이 패드(23)의 지지바(24)에는, 그 이면에 본 발명의 특징인 홈(27)이 형성되어 있다. 이 홈(27)은 다이 패드(23)와의 경계 부근에서, 지지바(24)가 돌출된 방향과 교차하는 방향으로 지지바(24)를 횡단하는 상태로 형성되어 있다. 본 실시 형태에서는, 지지바(24)는 길고 가늘게 형성되고, 그 폭 방향으로 전체에 걸쳐 홈(27)이 형성된 상태로 되어 있다.
다음에, 이와 같은 리드 프레임(2)을 사용하여 반도체 장치(1)를 제조하는 예에 따라, 청구항 4의 발명에 관한 반도체 장치 제조 방법의 일예를 설명한다.
본 실시 형태의 제조 방법에서는, 홈(27)을 가진 상기 리드 프레임(2)을 사용하고, 도 1 (A)에 나타낸 바와 같이 먼저 다이 패드(23) 표면에 반도체 소자(반도체 칩)(3)를 은 페이스트(silver paste)를 통해 접착 고정한다. 이어서, 도시되어 있지 않지만, 반도체 소자(3)의 전극부(도시 생략)와 내측 리드(25)를 금선 등의 와이어로 접속한다.
계속해서, 수지 밀봉 공정의 설명도인 도 3에 나타낸 바와 같이, 상금형(5a)과 하금형(5b)으로 이루어지는 밀봉 금형(5)에, 그 캐비티(5c) 내에 반도체 소자(3)가 위치하도록 리드 프레임(2)을 배치하고, 수지재에 의해, 외측 리드(26)와 다이 패드(23)의 이면을 노출시킨 상태로 반도체 소자(3)의 주위를 밀봉하여, 수지재로 이루어지는 밀봉부(4)를 형성한다.
이 때, 다이 패드(12) 이면을 하금형(5b)의 상면에 맞닿게 한 상태로 리드 프레임(2)을 배치하여 밀봉을 행하지만, 이 상태에서 다이 패드(23)의 주변 외측에는, 다이 패드(23)의 이면 위치인 하금형(5b)의 상면 위치까지 수지재가 충전되는 공간이 형성되고, 지지바(24) 이면에 형성되어 있는 홈(27)이 이 공간과 연통된 상태로 된다. 따라서, 밀봉에 있어서는 홈(27)에도 수지재가 충전된다.
이 후는, 전용의 리드 성형 금형을 사용하여 외측 리드(26)를 프레스 절단하여, 프레임 본체(21)로부터 분리시킨다. 이상의 공정에 의해, 다이 패드(23), 지지바(24), 내측 리드(25) 및 외측 리드(26)로 이루어지는 리드 프레임(2)과, 다이 패드(23) 표면에 탑재된 반도체 소자(3)와, 반도체 소자(3)의 전극부(도시 생략)와 내측 리드(25)를 접속하는 와이어와, 외측 리드(26)와 다이 패드(23) 이면을 외부에 노출시킨 상태로, 반도체 소자(3)의 주위를 내측 리드(25)를 포함하여 일체로 밀봉한 수지재로 이루어지는 밀봉부(4)를 구비하고, 지지바(24) 이면에 수지재가 충전된 홈(27)을 가진 도 1에 나타낸 반도체 장치(1)가 제조된다.
이와 같이, 본 실시 형태의 반도체 장치(1) 및 리드 프레임(2)에서는, 지지바(24) 이면에 홈(27)이 형성되어 있으므로, 반도체 장치(1) 제조의 수지 밀봉 공정에 있어서, 리드 프레임(2)을 클램프했을 때, 이 클램프에 의해 다이 패드(23)를 변형시키려고 하는 응력이 리드 프레임(2)에 가해져도, 그 응력을 홈(27)에서 분산하여 완화할 수 있다. 따라서, 다이 패드(23)의 변형을 방지할 수 있고, 밀봉 압력에 의해 다이 패드(23) 이면에 수지재의 삼출이 발생하기 않기 때문에, 다이 패드(23) 이면의 노출 면적을 확보할 수 있어 노출성을 향상시킬 수 있다.
또, 반도체 장치(1)에서는, 지지바(24)의 홈(27)이 다이 패드(23)와의 경계 부근에서, 지지바(24)가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 형성되어 있기 때문에, 전술한 바와 같이 홈(27)에도 수지재가 충전되어, 지지바(24) 이면과 다이 패드(23) 이면이 분리된 상태로 된다. 그러므로, 제조된 반도체 장치(1)의 다이 패드(23) 이면과 지지바(24) 이면 중 어느 한쪽을 프린트 기판에 납땜할 때에, 땜납이 다른쪽으로 흘러 나가는 것을 방지할 수 있으므로, 납땜 강도의 저하를 방지할 수 있다.
또한, 본 실시 형태의 반도체 장치(1)의 제조 방법에서는, 지지바(24)에 홈(27)이 형성되어 있는 본 실시 형태의 리드 프레임(2)을 사용하기 때문에, 다이 패드(23) 이면의 노출성이 향상된 반도체 장치(1)를 제조할 수 있다. 또, 반도체 장치(1)의 다이 패드(23) 이면과 지지바(24) 이면 중 어느 한쪽을 프린트 기판에 납땜할 때에, 땜납이 다른쪽으로 흘러 나가는 것을 방지할 수 있어, 프린트 기판에 접착할 때의 납땜 강도의 향상이 도모되는 반도체 장치(1)를 제조할 수 있다.
따라서, 본 실시 형태의 리드 프레임(2), 반도체 장치(1) 및 그 제조 방법에 의하면, 반도체 장치(1)를 프린트 기판에 접착할 때에, 납땜 강도를 향상할 수 있고, 또한 방열성의 저하를 방지할 수 있으므로, 반도체 장치(1)를 사용함으로써 신뢰성 및 수율이 향상된 전자 제품을 제조할 수 있다.
그리고, 본 실시 형태에서는, 리드 프레임의 지지바 이면에 홈을 형성한 예를 설명했지만, 지지바 표면에 홈을 형성해도 된다. 이 경우에도 수지 밀봉 공정의 밀봉 금형에 의한 클램프에 의해 가해지는 다이 패드를 변형시키는 응력을 완화할 수 있기 때문에, 다이 패드의 노출성을 향상시킬 수 있는 효과가 얻어진다. 또, 지지바가 다이 패드를 지지하는 강도를 유지할 수 있으면, 지지바의 양면에 홈을 형성하는 것도 가능하다.
또, 본 실시 형태에서는, 다이 패드 이면을 하금형의 상면에 맞닿게 한 상태로 리드 프레임을 배치하여 밀봉을 행하는 밀봉 금형에 대하여 설명했지만, 이것과는 반대로, 리드 프레임을 표리 반전시켜, 다이 패드 이면을 상금형의 상면에 맞닿게한 상태로 리드 프레임을 배치하여 밀봉을 행하는 밀봉 금형으로 해도 됨은 물론이다.
이상 설명한 바와 같이, 청구항 1의 리드 프레임에 의하면, 지지바의 표면 및 이면 중의 최소한 한쪽에 홈이 형성되고, 이 홈에 의해, 반도체 장치 제조에서의 수지 밀봉 공정으로 리드 프레임에 가해지는 다이 패드를 변형시키려고 하는 응력을 완화할 수 있도록 했으므로, 다이 패드 이면의 노출성이 향상된 다이 패드 이면 노출형의 수지 밀봉형 반도체 장치를 실현할 수 있다. 또, 지지바의 홈이 다이 패드와의 경계 부근에서, 지지바가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 형성되어 있기 때문에, 이 홈이 지지바 이면에 형성되어 있으면, 본 발명의 리드 프레임을 사용하여 다이 패드 이면 노출형 반도체 장치를 제조하고, 본 반도체 장치의 다이 패드 이면과 지지바 이면 중 어느 한쪽을 프린트 기판에 납땜할 때에, 땜납이 다른쪽으로 흘러 나가는 것을 방지할 수 있다.
또, 청구항 2의 발명에 관한 수지 밀봉형 반도체 장치에서는, 상기 발명과 마찬가지로, 지지바에 홈이 형성된 구성으로 되어 있기 때문에, 제조에서의 수지 밀봉 공정으로 다이 패드의 변형을 방지할 수 있고, 노출성이 향상된 다이 패드 이면 노출형의 수지 밀봉형 반도체 장치를 실현할 수 있다. 또, 청구항 1의 발명과 마찬가지로 지지바의 홈이 구성되어 있기 때문에, 지지바 이면에 홈이 형성된 것이면, 반도체 장치의 다이 패드 이면과 지지바 이면 중 어느 한쪽을 프린트 기판에 납땜하는 데 있어서, 다른 쪽으로의 땜납 흐름을 방지할 수 있다.
또, 청구항 4의 발명에 관한 수지 밀봉형 반도체 장치의 제조 방법에서는, 청구항 1의 발명의 지지바에 홈을 형성한 리드 프레임을 사용하고, 다이 패드 이면을 외부에 노출시킨 상태로 반도체 소자의 주위를 수지 밀봉하기 때문에, 수지 밀봉 공정으로 다이 패드 이면의 노출성을 향상할 수 있는 동시에, 제조 후의 반도체 장치의 다이 패드 이면과 지지바 이면 중 어느 한쪽을 프린트 기판에 납땜하는 데 있어서, 다른쪽으로의 땜납 흐름을 방지할 수 있는 다이 패드 이면 노출형의 수지 밀봉형 반도체 장치를 제조할 수 있다.
따라서, 청구항 1, 2, 4의 발명에 의하면, 프린트 기판에 접착할 때의 납땜 강도가 높고, 또한 방열성이 우수한 다이 패드 이면 노출형의 수지 밀봉형 반도체 장치를 실현할 수 있다.

Claims (4)

  1. 개구를 가진 프레임(lead frame) 본체와, 상기 개구 내에 배치되고 표면에 반도체 소자가 탑재되는 다이 패드(die pad)와, 상기 개구 내에서 다이 패드의 주변으로부터 상기 프레임 본체로 돌출된 상태로 형성된 다이 패드의 지지바(support bar)를 가진 리드 프레임에 있어서,
    상기 지지바의 상기 다이 패드와의 경계 부근에는, 지지바의 표면 및 이면(裏面) 중의 최소한 한쪽에, 상기 지지바가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 홈이 형성되어 이루어지는
    것을 특징으로 하는 리드 프레임.
  2. 다이 패드와 상기 다이 패드의 주변으로부터 외측으로 돌출된 다이 패드의 지지바를 가진 리드 프레임의 그 다이 패드 표면에 반도체 소자가 탑재되고, 상기 반도체 소자의 주위가 상기 다이 패드의 이면을 외부에 노출시킨 상태로 수지재로 밀봉되어 이루어지는 수지 밀봉형 반도체 장치에 있어서,
    상기 지지바의 상기 다이 패드와의 경계 부근에는, 지지바의 표면 및 이면 중의 최소한 한쪽에, 상기 지지바가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 홈이 형성되어 이루어지는
    것을 특징으로 하는 수지 밀봉형 반도체 장치.
  3. 제2항에 있어서,
    상기 홈은 다이 패드 이면에 형성되어 있는 동시에 내부에 상기 수지재가 충전되어 이루어지는 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  4. 프레임 본체의 개구 내에, 다이 패드와 상기 다이 패드의 주변으로부터 상기 프레임 본체로 돌출된 다이 패드의 지지바가 형성되고, 상기 지지바의 상기 다이 패드와의 경계 부근에서 지지바의 표면 및 이면 중의 최소한 한쪽에는, 지지바가 돌출된 방향과 교차하는 방향으로 지지바를 횡단하는 상태로 홈이 형성되어 이루어지는 리드 프레임을 사용하여, 그 리드 프레임의 다이 패드 표면에 반도체 소자를 탑재하고,
    이어서 밀봉 금형을 사용하여, 상기 다이 패드 이면을 외부에 노출시킨 상태로 상기 반도체 소자의 주위를 수지 밀봉하는
    것을 특징으로 하는 수지 밀봉형 반도체 장치의 제조 방법.
KR1020000000679A 1999-01-12 2000-01-07 리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법 KR20000053419A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11005123A JP2000208690A (ja) 1999-01-12 1999-01-12 リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JP99-5123 1999-01-12

Publications (1)

Publication Number Publication Date
KR20000053419A true KR20000053419A (ko) 2000-08-25

Family

ID=11602551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000679A KR20000053419A (ko) 1999-01-12 2000-01-07 리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6238953B1 (ko)
EP (1) EP1020913A3 (ko)
JP (1) JP2000208690A (ko)
KR (1) KR20000053419A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660861B2 (ja) 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
US8975694B1 (en) 2013-03-07 2015-03-10 Vlt, Inc. Low resistance power switching device
USD721047S1 (en) 2013-03-07 2015-01-13 Vlt, Inc. Semiconductor device
JP1563812S (ko) * 2016-04-11 2016-11-21
JP1580899S (ko) * 2016-11-15 2017-07-10
JP1577511S (ko) * 2016-11-15 2017-05-29
JP1603359S (ko) * 2017-10-19 2018-05-07
JP1603358S (ko) * 2017-10-19 2018-05-07
USD859334S1 (en) * 2017-10-26 2019-09-10 Mitsubishi Electric Corporation Semiconductor device
USD934187S1 (en) * 2020-01-21 2021-10-26 Lang Cheng Integrated circuit package
USD937231S1 (en) 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191363A (ja) * 1983-04-15 1984-10-30 Hitachi Hokkai Semiconductor Kk 半導体装置
JPS6086851A (ja) * 1983-10-19 1985-05-16 Nec Corp 樹脂封止型半導体装置
JPS62165347A (ja) * 1986-01-17 1987-07-21 Nec Corp 樹脂封止型半導体装置
JPH09107063A (ja) * 1995-10-12 1997-04-22 Dainippon Printing Co Ltd リードフレーム
JPH09307051A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3535328B2 (ja) * 1996-11-13 2004-06-07 株式会社ルネサステクノロジ リードフレームとこれを用いた半導体装置
JP3458057B2 (ja) * 1998-03-12 2003-10-20 松下電器産業株式会社 樹脂封止型半導体装置
US6034423A (en) * 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout

Also Published As

Publication number Publication date
EP1020913A2 (en) 2000-07-19
JP2000208690A (ja) 2000-07-28
US6238953B1 (en) 2001-05-29
EP1020913A3 (en) 2003-05-14

Similar Documents

Publication Publication Date Title
US7843049B2 (en) Semiconductor device and manufacturing method thereof
EP0424530B1 (en) Resin-sealed semiconductor device
US6153924A (en) Multilayered lead frame for semiconductor package
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2005191240A (ja) 半導体装置及びその製造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR20000053419A (ko) 리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP4203925B2 (ja) 樹脂封止型半導体装置
JP3877732B2 (ja) リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法
JPH06295971A (ja) 半導体装置及びそのリードフレーム
US8080448B1 (en) Semiconductor device with nested rows of contacts
JP2005311099A (ja) 半導体装置及びその製造方法
JPH08139241A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR0129198B1 (ko) 반도체 패키지
JPH0366150A (ja) 半導体集積回路装置
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPH11260972A (ja) 薄型半導体装置
JP2006032773A (ja) 半導体装置
JP3795047B2 (ja) 樹脂封止型半導体装置
JPH0333068Y2 (ko)
KR100259079B1 (ko) 반도체 패키지 및 그 제조방법
JPS61194861A (ja) 樹脂封止型半導体装置
JP2803334B2 (ja) 半導体装置
KR100460072B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid