JP2003086752A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003086752A JP2003086752A JP2001275933A JP2001275933A JP2003086752A JP 2003086752 A JP2003086752 A JP 2003086752A JP 2001275933 A JP2001275933 A JP 2001275933A JP 2001275933 A JP2001275933 A JP 2001275933A JP 2003086752 A JP2003086752 A JP 2003086752A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead frame
- semiconductor device
- semiconductor chip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 形状効果によりタブの膨れ変形を防止するこ
とができ、この結果、放熱特性、信頼性の向上が可能な
半導体装置およびその製造方法を提供する。 【解決手段】 リードフレーム、半導体チップ、ワイ
ヤ、封止材などから構成され、特にリードフレームのタ
ブを露出させたヒートシンク構造のＨＴＱＦＰであっ
て、リードフレームのタブ７には、タブ７の中心から放
射状に線状凸形状に凸部５が表面に形成され、この表面
の凸部５と同じ位置にタブ７の中心から放射状に線状凹
形状に凹部６が裏面に形成され、この凸部５および凹部
６によってパッケージ裏面側へのタブ７の変形を防止
し、吸湿後のリフロー実装や、その後の温度サイクルな
どによる封止材の剥離、タブ７の膨れを防止することが
できる。
とができ、この結果、放熱特性、信頼性の向上が可能な
半導体装置およびその製造方法を提供する。 【解決手段】 リードフレーム、半導体チップ、ワイ
ヤ、封止材などから構成され、特にリードフレームのタ
ブを露出させたヒートシンク構造のＨＴＱＦＰであっ
て、リードフレームのタブ７には、タブ７の中心から放
射状に線状凸形状に凸部５が表面に形成され、この表面
の凸部５と同じ位置にタブ７の中心から放射状に線状凹
形状に凹部６が裏面に形成され、この凸部５および凹部
６によってパッケージ裏面側へのタブ７の変形を防止
し、吸湿後のリフロー実装や、その後の温度サイクルな
どによる封止材の剥離、タブ７の膨れを防止することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に高放熱面実装パッケージの半
導体装置に適用して有効な技術に関する。
その製造技術に関し、特に高放熱面実装パッケージの半
導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】本発明者が検討したところによれば、高
放熱面実装パッケージとしては、タブを露出させたＨＴ
ＱＦＰ（Ｈｅａｔｓｉｎｋ Ｔｈｉｎ Ｑｕａｄ Ｆｌ
ａｔＰａｃｋａｇｅ）、ＨＴＳＯＰ（Ｈｅａｔｓｉｎｋ
Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）などがある。これらのパッケージは、リードフレ
ームのタブ上に半導体チップを搭載し、このタブの裏面
を露出するように半導体チップおよびワイヤの接続部分
を封止する構造となっている。このようなパッケージ
は、実装基板に実装する際に、タブを実装基板にはんだ
付けすることで放熱性の向上を図っている。
放熱面実装パッケージとしては、タブを露出させたＨＴ
ＱＦＰ（Ｈｅａｔｓｉｎｋ Ｔｈｉｎ Ｑｕａｄ Ｆｌ
ａｔＰａｃｋａｇｅ）、ＨＴＳＯＰ（Ｈｅａｔｓｉｎｋ
Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ）などがある。これらのパッケージは、リードフレ
ームのタブ上に半導体チップを搭載し、このタブの裏面
を露出するように半導体チップおよびワイヤの接続部分
を封止する構造となっている。このようなパッケージ
は、実装基板に実装する際に、タブを実装基板にはんだ
付けすることで放熱性の向上を図っている。
【０００３】なお、このようなＱＦＰなどの面実装パッ
ケージに関する技術としては、たとえば２０００年７月
２８日、株式会社工業調査会発行、社団法人エレクトロ
ニクス実装学会編の「エレクトロニクス実装大事典」Ｐ
５２９〜Ｐ６４４に記載される技術などが挙げられる。
ケージに関する技術としては、たとえば２０００年７月
２８日、株式会社工業調査会発行、社団法人エレクトロ
ニクス実装学会編の「エレクトロニクス実装大事典」Ｐ
５２９〜Ｐ６４４に記載される技術などが挙げられる。
【０００４】
【発明が解決しようとする課題】ところで、前記のよう
な高放熱面実装パッケージの技術について、本発明者が
検討した結果、以下のようなことが明らかとなった。た
とえば、前記のようなＨＴＱＦＰ、ＨＴＳＯＰにおいて
は、吸湿させて赤外線リフローなどにより実装基板に実
装する方法が用いられるが、この際に、半導体チップと
タブとの接着層が吸湿して水蒸気爆発が発生することが
ある。この場合には、たとえば図１１に示すように、接
着層１１が破壊されて空気層が形成され、この結果、垂
直応力によりタブ２１が膨れる現象が発生する。
な高放熱面実装パッケージの技術について、本発明者が
検討した結果、以下のようなことが明らかとなった。た
とえば、前記のようなＨＴＱＦＰ、ＨＴＳＯＰにおいて
は、吸湿させて赤外線リフローなどにより実装基板に実
装する方法が用いられるが、この際に、半導体チップと
タブとの接着層が吸湿して水蒸気爆発が発生することが
ある。この場合には、たとえば図１１に示すように、接
着層１１が破壊されて空気層が形成され、この結果、垂
直応力によりタブ２１が膨れる現象が発生する。
【０００５】すなわち、前記のようなＨＴＱＦＰ、ＨＴ
ＳＯＰでは、吸湿後のリフロー実装によるチップ周辺部
の樹脂剥離や、温度サイクルによる樹脂剥離により、半
導体チップとタブとの接着層に応力がかかり、タブ膨
れ、接着層破壊を生じ、放熱特性が著しく劣化すること
が考えられる。
ＳＯＰでは、吸湿後のリフロー実装によるチップ周辺部
の樹脂剥離や、温度サイクルによる樹脂剥離により、半
導体チップとタブとの接着層に応力がかかり、タブ膨
れ、接着層破壊を生じ、放熱特性が著しく劣化すること
が考えられる。
【０００６】そこで、本発明者は、チップを搭載するリ
ードフレームのタブに着目し、このタブの形状を工夫す
ることで、形状効果によりタブの膨れ変形を防止するこ
とが可能であることを考え付いた。
ードフレームのタブに着目し、このタブの形状を工夫す
ることで、形状効果によりタブの膨れ変形を防止するこ
とが可能であることを考え付いた。
【０００７】そこで、本発明の目的は、形状効果により
タブの膨れ変形を防止することができ、この結果、放熱
特性、信頼性の向上が可能となる半導体装置およびその
製造方法を提供するものである。
タブの膨れ変形を防止することができ、この結果、放熱
特性、信頼性の向上が可能となる半導体装置およびその
製造方法を提供するものである。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１０】すなわち、本発明による半導体装置は、表
面に凸部、裏面に凹部がそれぞれ形成されたタブと、複
数のインナーリードと、各インナーリードにつながる複
数のアウターリードとからなるリードフレームと、この
リードフレームのタブの表面上に搭載される半導体チッ
プと、この半導体チップの電極とリードフレームのイン
ナーリードとを接続するワイヤと、リードフレームのア
ウターリードとタブの裏面とを露出するように、半導体
チップおよびワイヤの接続部分を封止する封止材とを有
するものである。
面に凸部、裏面に凹部がそれぞれ形成されたタブと、複
数のインナーリードと、各インナーリードにつながる複
数のアウターリードとからなるリードフレームと、この
リードフレームのタブの表面上に搭載される半導体チッ
プと、この半導体チップの電極とリードフレームのイン
ナーリードとを接続するワイヤと、リードフレームのア
ウターリードとタブの裏面とを露出するように、半導体
チップおよびワイヤの接続部分を封止する封止材とを有
するものである。
【００１１】さらに、前記半導体装置において、凸部お
よび凹部は、タブの中心から放射状に線状凸形状および
線状凹形状に形成されていたり、タブの中心から放射状
に線状凸形状および線状凹形状に形成されている線状部
と、タブの中心に点状凸形状および点状凹形状に形成さ
れている点状部との組み合わせからなり、あるいはタブ
の中心を頂点とする球形状に形成されているものであ
る。
よび凹部は、タブの中心から放射状に線状凸形状および
線状凹形状に形成されていたり、タブの中心から放射状
に線状凸形状および線状凹形状に形成されている線状部
と、タブの中心に点状凸形状および点状凹形状に形成さ
れている点状部との組み合わせからなり、あるいはタブ
の中心を頂点とする球形状に形成されているものであ
る。
【００１２】また、本発明による半導体装置の製造方法
は、表面に凸部、裏面に凹部がそれぞれ形成されたタブ
と、複数のインナーリードと、各インナーリードにつな
がる複数のアウターリードとからなるリードフレーム
と、半導体チップとを用意し、リードフレームのタブの
表面上に半導体チップを搭載し、半導体チップの電極と
リードフレームのインナーリードとをワイヤにより接続
し、リードフレームのアウターリードとタブの裏面とを
露出するように、半導体チップおよびワイヤの接続部分
を封止材により封止する、各工程を有するものである。
は、表面に凸部、裏面に凹部がそれぞれ形成されたタブ
と、複数のインナーリードと、各インナーリードにつな
がる複数のアウターリードとからなるリードフレーム
と、半導体チップとを用意し、リードフレームのタブの
表面上に半導体チップを搭載し、半導体チップの電極と
リードフレームのインナーリードとをワイヤにより接続
し、リードフレームのアウターリードとタブの裏面とを
露出するように、半導体チップおよびワイヤの接続部分
を封止材により封止する、各工程を有するものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一部材には同一の符号を付
し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００１４】まず、図１〜図３により、本発明の一実施
の形態の半導体装置の構成の一例を説明する。図１〜図
３は本実施の形態の半導体装置を示し、図１は平面図、
図２は裏面図、図３は断面図（図２のＡ−Ａ’切断線に
よる拡大断面図）である。
の形態の半導体装置の構成の一例を説明する。図１〜図
３は本実施の形態の半導体装置を示し、図１は平面図、
図２は裏面図、図３は断面図（図２のＡ−Ａ’切断線に
よる拡大断面図）である。
【００１５】本実施の形態の半導体装置は、たとえばＨ
ＴＱＦＰとされ、タブ、インナーリードおよびアウター
リードからなるリードフレーム１と、このリードフレー
ム１のタブ上に搭載される半導体チップ２と、この半導
体チップ２とリードフレーム１のインナーリードとを接
続するワイヤ３と、半導体チップ２およびワイヤ３の接
続部分を封止する封止材４などから構成され、特にリー
ドフレーム１のタブを露出させたヒートシンク構造とな
っている。
ＴＱＦＰとされ、タブ、インナーリードおよびアウター
リードからなるリードフレーム１と、このリードフレー
ム１のタブ上に搭載される半導体チップ２と、この半導
体チップ２とリードフレーム１のインナーリードとを接
続するワイヤ３と、半導体チップ２およびワイヤ３の接
続部分を封止する封止材４などから構成され、特にリー
ドフレーム１のタブを露出させたヒートシンク構造とな
っている。
【００１６】リードフレーム１は、たとえば銅合金など
のフレームからなり、表面に凸部５、裏面に凹部６がそ
れぞれ形成されたタブ７と、複数のインナーリード８
と、各インナーリード８につながる複数のアウターリー
ド９とを有し、各インナーリード８は半導体チップ２の
各電極とワイヤ３により電気的に接続され、また各アウ
ターリード９は封止材４から突出して成形されて外部端
子となる。
のフレームからなり、表面に凸部５、裏面に凹部６がそ
れぞれ形成されたタブ７と、複数のインナーリード８
と、各インナーリード８につながる複数のアウターリー
ド９とを有し、各インナーリード８は半導体チップ２の
各電極とワイヤ３により電気的に接続され、また各アウ
ターリード９は封止材４から突出して成形されて外部端
子となる。
【００１７】半導体チップ２は、たとえばシリコン基板
上に形成されたロジックやメモリなどからなり、この表
面上に複数の電極１０が設けられ、内部に形成されたロ
ジックやメモリなどの所定の回路の各端子から表面上の
電極１０まで電気的に接続されている。この半導体チッ
プ２は、リードフレーム１のタブ７の表面上に、たとえ
ば銀粉末含有エポキシ樹脂などの接着剤による接着層１
１を介して搭載される。
上に形成されたロジックやメモリなどからなり、この表
面上に複数の電極１０が設けられ、内部に形成されたロ
ジックやメモリなどの所定の回路の各端子から表面上の
電極１０まで電気的に接続されている。この半導体チッ
プ２は、リードフレーム１のタブ７の表面上に、たとえ
ば銀粉末含有エポキシ樹脂などの接着剤による接着層１
１を介して搭載される。
【００１８】ワイヤ３は、たとえば金などの金属線から
なり、このワイヤ３により半導体チップ２の表面上の電
極１０とリードフレーム１のインナーリード８とが電気
的に接続される。
なり、このワイヤ３により半導体チップ２の表面上の電
極１０とリードフレーム１のインナーリード８とが電気
的に接続される。
【００１９】封止材４は、たとえばエポキシ系などの絶
縁性樹脂材料からなり、この封止材４によりリードフレ
ーム１のアウターリード９とタブ７の裏面とを露出する
ように、半導体チップ２およびワイヤ３の接続部分が封
止される。
縁性樹脂材料からなり、この封止材４によりリードフレ
ーム１のアウターリード９とタブ７の裏面とを露出する
ように、半導体チップ２およびワイヤ３の接続部分が封
止される。
【００２０】以上のように構成されたＨＴＱＦＰは、半
導体チップ２の回路の各端子から、この半導体チップ２
の表面上の電極１０、ワイヤ３、リードフレーム１のイ
ンナーリード８を通じて、このインナーリード８につな
がるアウターリード９まで電気的に接続された構造とな
る。
導体チップ２の回路の各端子から、この半導体チップ２
の表面上の電極１０、ワイヤ３、リードフレーム１のイ
ンナーリード８を通じて、このインナーリード８につな
がるアウターリード９まで電気的に接続された構造とな
る。
【００２１】次に、図４および図５により、本実施の形
態の半導体装置において、リードフレームの構成の一例
を説明する。図４はリードフレームを示す平面図、図５
はタブを詳細に示す平面図（ａ）および断面図（ｂ：
（ａ）のＢ−Ｂ’切断線による拡大断面図）である。
態の半導体装置において、リードフレームの構成の一例
を説明する。図４はリードフレームを示す平面図、図５
はタブを詳細に示す平面図（ａ）および断面図（ｂ：
（ａ）のＢ−Ｂ’切断線による拡大断面図）である。
【００２２】リードフレーム１は、たとえば短冊状のプ
レス加工フレームからなり、複数個のパッケージが取得
可能な構成になっている。その１個の半導体チップ２に
対応する各部分の中央部に４本のタブ吊りリード１２に
より支持されたタブ７が設けられ、このタブ７の周縁近
傍にタブ７を囲むように複数のインナーリード８が設け
られ、さらにその延長線上にダムバー１３を介して、各
インナーリード８につながる複数のアウターリード９が
設けられている。
レス加工フレームからなり、複数個のパッケージが取得
可能な構成になっている。その１個の半導体チップ２に
対応する各部分の中央部に４本のタブ吊りリード１２に
より支持されたタブ７が設けられ、このタブ７の周縁近
傍にタブ７を囲むように複数のインナーリード８が設け
られ、さらにその延長線上にダムバー１３を介して、各
インナーリード８につながる複数のアウターリード９が
設けられている。
【００２３】特に、リードフレーム１のタブ７には、図
５に示すように、タブ７の中心から放射状に線状凸形状
に凸部５が表面に形成され、この表面の凸部５と同じ位
置にタブ７の中心から放射状に線状凹形状に凹部６が裏
面に形成されている。このタブ７の凸部５および凹部６
は、たとえばスタンピングなどのプレス加工により成形
される。たとえば、タブ７の厚さＴが１５０μｍ程度の
場合に、凸部５、凹部６の寸法ｔは１０μｍ程度であ
る。また、このタブ７の部分は、パッケージ裏面に露出
させるために、たとえば前記図３に示すように、インナ
ーリード８の位置よりも低い位置になるように加工成形
されている。
５に示すように、タブ７の中心から放射状に線状凸形状
に凸部５が表面に形成され、この表面の凸部５と同じ位
置にタブ７の中心から放射状に線状凹形状に凹部６が裏
面に形成されている。このタブ７の凸部５および凹部６
は、たとえばスタンピングなどのプレス加工により成形
される。たとえば、タブ７の厚さＴが１５０μｍ程度の
場合に、凸部５、凹部６の寸法ｔは１０μｍ程度であ
る。また、このタブ７の部分は、パッケージ裏面に露出
させるために、たとえば前記図３に示すように、インナ
ーリード８の位置よりも低い位置になるように加工成形
されている。
【００２４】次に、図６および図７により、本実施の形
態の半導体装置の製造方法の一例の手順を説明する。図
６および図７は本実施の形態の半導体装置の製造方法を
示すフロー図であり、右側の図は左側の各フローに対応
する半導体装置の断面図をそれぞれ示す。
態の半導体装置の製造方法の一例の手順を説明する。図
６および図７は本実施の形態の半導体装置の製造方法を
示すフロー図であり、右側の図は左側の各フローに対応
する半導体装置の断面図をそれぞれ示す。
【００２５】（１）用意工程（ステップＳ１）
ＨＴＱＦＰの組み立てに必要な、リードフレーム１、半
導体チップ２、ワイヤ３、封止材４などを用意する。リ
ードフレーム１は、プレス加工により複数個取りの短冊
状に成形する際に、タブ７にもスタンピングにより凸部
５および凹部６が形成されたものである。半導体チップ
２は、ウェハの前工程において、酸化・拡散・不純物導
入、配線パターン形成、絶縁層形成、配線層形成などの
ウエハ処理工程を繰り返して所望の回路が形成され、こ
のウェハを切断してチップ毎に個別に切り離されたもの
である。
導体チップ２、ワイヤ３、封止材４などを用意する。リ
ードフレーム１は、プレス加工により複数個取りの短冊
状に成形する際に、タブ７にもスタンピングにより凸部
５および凹部６が形成されたものである。半導体チップ
２は、ウェハの前工程において、酸化・拡散・不純物導
入、配線パターン形成、絶縁層形成、配線層形成などの
ウエハ処理工程を繰り返して所望の回路が形成され、こ
のウェハを切断してチップ毎に個別に切り離されたもの
である。
【００２６】（２）チップ搭載工程（ステップＳ２）
リードフレーム１のタブ７の表面上に、銀粉末含有エポ
キシ樹脂などの接着剤による接着層１１により半導体チ
ップ２を固着して搭載する。
キシ樹脂などの接着剤による接着層１１により半導体チ
ップ２を固着して搭載する。
【００２７】（３）ワイヤボンディング工程（ステップ
Ｓ３） 半導体チップ２の電極１０とリードフレーム１のインナ
ーリード８とをワイヤ３により接続する。
Ｓ３） 半導体チップ２の電極１０とリードフレーム１のインナ
ーリード８とをワイヤ３により接続する。
【００２８】（４）封止工程（ステップＳ４）
リードフレーム１のアウターリード９とタブ７の裏面と
を露出するように、半導体チップ２およびワイヤ３の接
続部分を封止材４により封止する。
を露出するように、半導体チップ２およびワイヤ３の接
続部分を封止材４により封止する。
【００２９】（５）切断・成形工程（ステップＳ５）
リードフレーム１のアウターリード９を、所定の長さを
残して切断し、このアウターリード９をガルウイング状
に成形する。これにより、ＨＴＱＦＰ構造の半導体装置
が完成する。
残して切断し、このアウターリード９をガルウイング状
に成形する。これにより、ＨＴＱＦＰ構造の半導体装置
が完成する。
【００３０】以上の工程を経て完成された半導体装置
は、実装基板への実装後の耐湿性が問題となるが、本実
施の形態のように、タブ７の表面に凸部５を形成し、裏
面にも表面の凸部５と同じ位置に凹部６を形成すること
により、パッケージ裏面側へのタブ７の変形を防止し、
吸湿後のリフロー実装や、その後の温度サイクルなどに
よる封止材４の剥離、タブ７の膨れを防止することがで
きる。
は、実装基板への実装後の耐湿性が問題となるが、本実
施の形態のように、タブ７の表面に凸部５を形成し、裏
面にも表面の凸部５と同じ位置に凹部６を形成すること
により、パッケージ裏面側へのタブ７の変形を防止し、
吸湿後のリフロー実装や、その後の温度サイクルなどに
よる封止材４の剥離、タブ７の膨れを防止することがで
きる。
【００３１】従って、本実施の形態においては、タブ７
に凸部５および凹部６を設けることで、この凸部５およ
び凹部６による形状効果によりタブ７の膨れ変形を防止
することができるので、ＨＴＱＦＰの放熱特性、信頼性
を向上させることができる。
に凸部５および凹部６を設けることで、この凸部５およ
び凹部６による形状効果によりタブ７の膨れ変形を防止
することができるので、ＨＴＱＦＰの放熱特性、信頼性
を向上させることができる。
【００３２】また、本実施の形態のように、タブ７に形
状効果を持たせる場合の例としては、たとえば図８〜図
１０のような形状なども考えられる。
状効果を持たせる場合の例としては、たとえば図８〜図
１０のような形状なども考えられる。
【００３３】図８（（ａ）は平面図、（ｂ）は（ａ）の
Ｃ−Ｃ’切断線による拡大断面図）は、タブ７ａが円形
の場合で、図５と同様にタブ７ａの中心から放射状に線
状凸形状および線状凹形状が形成されており、さらにタ
ブ７ａの中心が点状凸形状および点状凹形状に形成され
ている。この例は、タブ７ａの凸部５ａおよび凹部６ａ
を、線状部と点状部との組み合わせから形成する例であ
る。
Ｃ−Ｃ’切断線による拡大断面図）は、タブ７ａが円形
の場合で、図５と同様にタブ７ａの中心から放射状に線
状凸形状および線状凹形状が形成されており、さらにタ
ブ７ａの中心が点状凸形状および点状凹形状に形成され
ている。この例は、タブ７ａの凸部５ａおよび凹部６ａ
を、線状部と点状部との組み合わせから形成する例であ
る。
【００３４】図９（（ａ）は平面図、（ｂ）は（ａ）の
Ｄ−Ｄ’切断線による断面図）は、図５と同様にタブ７
ｂが矩形の場合で、表面が凸形状に形成され、裏面が凹
形状に形成されている。この例は、タブ７ｂの凸部５ｂ
および凹部６ｂを、タブ７ｂの中心を頂点とする球形状
に形成する例である。
Ｄ−Ｄ’切断線による断面図）は、図５と同様にタブ７
ｂが矩形の場合で、表面が凸形状に形成され、裏面が凹
形状に形成されている。この例は、タブ７ｂの凸部５ｂ
および凹部６ｂを、タブ７ｂの中心を頂点とする球形状
に形成する例である。
【００３５】図１０（（ａ）は平面図、（ｂ）は（ａ）
のＥ−Ｅ’切断線による断面図）は、図５と同様にタブ
７ｃが矩形の場合で、表面および裏面に凸形状と凹形状
が交互に形成されている。この例は、タブ７ｃの凸部５
ｃおよび凹部６ｃを、タブ７ｃの中心から径の異なる複
数の円形状に形成する例である。
のＥ−Ｅ’切断線による断面図）は、図５と同様にタブ
７ｃが矩形の場合で、表面および裏面に凸形状と凹形状
が交互に形成されている。この例は、タブ７ｃの凸部５
ｃおよび凹部６ｃを、タブ７ｃの中心から径の異なる複
数の円形状に形成する例である。
【００３６】以上の図８〜図１０のような形状において
も、前記と同様に、凸部５ａ，５ｂ，５ｃおよび凹部６
ａ，６ｂ，６ｃの形状効果によりタブ７ａ，７ｂ，７ｃ
の膨れ変形を防止することができる。
も、前記と同様に、凸部５ａ，５ｂ，５ｃおよび凹部６
ａ，６ｂ，６ｃの形状効果によりタブ７ａ，７ｂ，７ｃ
の膨れ変形を防止することができる。
【００３７】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００３８】たとえば、前記実施の形態においては、Ｈ
ＴＱＦＰを例に説明したが、ＨＴＳＯＰなどのプラスチ
ックモールドパッケージなどにも適用可能であり、特に
高放熱面実装パッケージに効果的であり、さらに半導体
装置全般に適用することができる。
ＴＱＦＰを例に説明したが、ＨＴＳＯＰなどのプラスチ
ックモールドパッケージなどにも適用可能であり、特に
高放熱面実装パッケージに効果的であり、さらに半導体
装置全般に適用することができる。
【００３９】また、タブの形状については、前記のよう
な例に限定されるものではなく、変形し難い形状であれ
ばよい。
な例に限定されるものではなく、変形し難い形状であれ
ばよい。
【００４０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４１】（１）表面に凸部、裏面に凹部がそれぞれ
形成されたタブを有するリードフレームを用いること
で、凸部および凹部の形状効果によりタブの変形を防止
することができるので、吸湿後のリフロー実装や温度サ
イクルなどによる樹脂剥離、タブ膨れを防止することが
可能となる。
形成されたタブを有するリードフレームを用いること
で、凸部および凹部の形状効果によりタブの変形を防止
することができるので、吸湿後のリフロー実装や温度サ
イクルなどによる樹脂剥離、タブ膨れを防止することが
可能となる。
【００４２】（２）前記（１）により、タブの膨れ変形
を防止することができるので、放熱特性、信頼性の向上
が可能な半導体装置を提供することが可能となる。
を防止することができるので、放熱特性、信頼性の向上
が可能な半導体装置を提供することが可能となる。
【図１】本発明の一実施の形態の半導体装置を示す平面
図である。
図である。
【図２】本発明の一実施の形態の半導体装置を示す裏面
図である。
図である。
【図３】本発明の一実施の形態の半導体装置を示す断面
図である。
図である。
【図４】本発明の一実施の形態の半導体装置において、
リードフレームを示す平面図である。
リードフレームを示す平面図である。
【図５】（ａ），（ｂ）は本発明の一実施の形態の半導
体装置において、リードフレームのタブを詳細に示す平
面図および断面図である。
体装置において、リードフレームのタブを詳細に示す平
面図および断面図である。
【図６】本発明の一実施の形態の半導体装置の製造方法
を示すフロー図である。
を示すフロー図である。
【図７】本発明の一実施の形態の半導体装置の製造方法
（図６に続く）を示すフロー図である。
（図６に続く）を示すフロー図である。
【図８】（ａ），（ｂ）は本発明の一実施の形態の半導
体装置において、リードフレームの他のタブを詳細に示
す平面図および断面図である。
体装置において、リードフレームの他のタブを詳細に示
す平面図および断面図である。
【図９】（ａ），（ｂ）は本発明の一実施の形態の半導
体装置において、リードフレームの他のタブを詳細に示
す平面図および断面図である。
体装置において、リードフレームの他のタブを詳細に示
す平面図および断面図である。
【図１０】（ａ），（ｂ）は本発明の一実施の形態の半
導体装置において、リードフレームの他のタブを詳細に
示す平面図および断面図である。
導体装置において、リードフレームの他のタブを詳細に
示す平面図および断面図である。
【図１１】本発明の前提となる半導体装置において、リ
ードフレームのタブの膨れ変形を説明するための断面図
である。
ードフレームのタブの膨れ変形を説明するための断面図
である。
１ リードフレーム
２ 半導体チップ
３ ワイヤ
４ 封止材
５，５ａ，５ｂ，５ｃ 凸部
６，６ａ，６ｂ，６ｃ 凹部
７，７ａ，７ｂ，７ｃ タブ
８ インナーリード
９ アウターリード
１０ 電極
１１ 接着層
１２ タブ吊りリード
１３ ダムバー
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 清水 一男
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
Ｆターム(参考） 5F067 AA04 AB03 BE02
Claims (5)
- 【請求項１】 表面に凸部、裏面に凹部がそれぞれ形成
されたタブと、複数のインナーリードと、各インナーリ
ードにつながる複数のアウターリードとからなるリード
フレームと、 前記リードフレームの前記タブの表面上に搭載される半
導体チップと、 前記半導体チップの電極と前記リードフレームの前記イ
ンナーリードとを接続するワイヤと、 前記リードフレームの前記アウターリードと前記タブの
裏面とを露出するように、前記半導体チップおよび前記
ワイヤの接続部分を封止する封止材とを有することを特
徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記凸部および前記凹部は、前記タブの中心から放射状
に線状凸形状および線状凹形状に形成されていることを
特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記凸部および前記凹部は、前記タブの中心から放射状
に線状凸形状および線状凹形状に形成されている線状部
と、前記タブの中心に点状凸形状および点状凹形状に形
成されている点状部との組み合わせからなることを特徴
とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、 前記凸部および前記凹部は、前記タブの中心を頂点とす
る球形状に形成されていることを特徴とする半導体装
置。 - 【請求項５】 表面に凸部、裏面に凹部がそれぞれ形成
されたタブと、複数のインナーリードと、各インナーリ
ードにつながる複数のアウターリードとからなるリード
フレームと、半導体チップとを用意する工程と、 前記リードフレームの前記タブの表面上に前記半導体チ
ップを搭載する工程と、 前記半導体チップの電極と前記リードフレームの前記イ
ンナーリードとをワイヤにより接続する工程と、 前記リードフレームの前記アウターリードと前記タブの
裏面とを露出するように、前記半導体チップおよび前記
ワイヤの接続部分を封止材により封止する工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275933A JP2003086752A (ja) | 2001-09-12 | 2001-09-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275933A JP2003086752A (ja) | 2001-09-12 | 2001-09-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086752A true JP2003086752A (ja) | 2003-03-20 |
Family
ID=19100713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001275933A Pending JP2003086752A (ja) | 2001-09-12 | 2001-09-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194379A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | リードフレームおよび半導体装置および半導体装置の製造方法 |
| JP2016072503A (ja) * | 2014-09-30 | 2016-05-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-09-12 JP JP2001275933A patent/JP2003086752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194379A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | リードフレームおよび半導体装置および半導体装置の製造方法 |
| JP2016072503A (ja) * | 2014-09-30 | 2016-05-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| US7816186B2 (en) | Method for making QFN package with power and ground rings | |
| US7348659B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| KR20050109502A (ko) | 내장형 수동 소자를 갖는 리드 프레임 | |
| US6501161B1 (en) | Semiconductor package having increased solder joint strength | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR100621555B1 (ko) | 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법 | |
| JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JP2000208690A (ja) | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2003086752A (ja) | 半導体装置およびその製造方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2003078101A (ja) | 半導体装置とそれに用いられるリードフレームとその製造方法 | |
| JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| JP3499655B2 (ja) | 半導体装置 |