JP2002134674A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002134674A
JP2002134674A JP2000320794A JP2000320794A JP2002134674A JP 2002134674 A JP2002134674 A JP 2002134674A JP 2000320794 A JP2000320794 A JP 2000320794A JP 2000320794 A JP2000320794 A JP 2000320794A JP 2002134674 A JP2002134674 A JP 2002134674A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating member
semiconductor chip
inner lead
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000320794A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Hiromichi Suzuki
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000320794A priority Critical patent/JP2002134674A/ja
Priority to TW090125297A priority patent/TWI292213B/zh
Priority to TW096136616A priority patent/TWI301652B/zh
Priority to US09/978,708 priority patent/US6661081B2/en
Priority to KR1020010064221A priority patent/KR100764405B1/ko
Publication of JP2002134674A publication Critical patent/JP2002134674A/ja
Priority to US10/644,846 priority patent/US20040051167A1/en
Priority to US10/644,919 priority patent/US6962836B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 信頼性の向上およびリードフレームの標準化
を可能にする。 【解決手段】 半導体チップ２の周囲に延在する複数の
インナリード１ｂと、半導体チップ２を支持し、かつイ
ンナリード１ｂの端部と接合されたテープ基板５と、半
導体チップ２の主面２ｃに形成されたパッドとインナリ
ード１ｂとを接続するワイヤと、半導体チップ２と前記
ワイヤとを樹脂封止して形成された封止部と、インナリ
ード１ｂに連なり、かつ前記封止部から４方向の外部に
突出した複数のアウタリードとからなり、半導体チップ
２の短辺長（ａ）と、半導体チップ２からその先端箇所
が最も離れたインナリード１ｂの半導体チップ２とのク
リアランス（ｂ）との関係が、ａ≦２ｂとなっており、
狭パッドピッチ化を図るとともに小さい半導体チップ２
の搭載が可能となり、リードフレーム標準化を図ること
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、狭パッドピッチで小さな半導体チップを搭
載する半導体装置の信頼性向上に適用して有効な技術に
関する。
【０００２】
【従来の技術】インナリードを接着剤などを介して金属
板やセラミック板に固定する技術として、特開平８−１
１６０１２号公報、特開平５−１６０３０４号公報、特
開平５−３６８６２号公報、特開平１１−２８９０４０
号公報、特表平１１−５１４１４９号公報、特開平７−
１５３８９０号公報、特開平６−２９１２１７号公報お
よび特開平５−２３５２４６号公報にその記載がある。
【０００３】まず、特開平８−１１６０１２号公報に
は、放熱板としてアルミ板を用い、かつこのアルミ板の
表面に絶縁層を設けることによりアルミ板に接着剤を介
してインナリードを固定する樹脂封止型半導体装置が記
載されており、この半導体装置において、放熱性向上、
材料費の削減および製造時間の短縮化を図ることを目的
としている。
【０００４】特開平５−１６０３０４号公報には、放熱
板としてアルミニウム板を用い、熱特性の向上を目的と
して、接着剤を介してリードをアルミニウム板に接着し
た構造の半導体装置が記載されている。
【０００５】特開平５−３６８６２号公報には、インナ
リードにセラミック板を接着する構造の半導体装置が記
載されており、半導体チップからの熱をセラミック板お
よびインナリードを介して外部に放出して半導体装置の
放熱性の向上を目的としている。
【０００６】特開平１１−２８９０４０号公報には、放
熱板の一方の面に電気的絶縁層および接着剤層を介して
インナリードが接合されたリードフレームとこれを用い
た半導体装置が、品質向上および製造コスト低減を目的
として記載されている。
【０００７】特表平１１−５１４１４９号公報には、表
面に電気絶縁性アノード処理コーティングが施されたヒ
ートスラグに半導体チップとリードを固定する構造の電
子パッケージが、熱特性の改善を目的として記載されて
いる。
【０００８】特開平７−１５３８９０号公報には、絶縁
処理を施した金属板からなる放熱板に接着剤を介してイ
ンナリードを固定する半導体装置用リードフレームが記
載されており、このリードフレームによって放熱性向
上、信号処理の高速化および半導体装置の長寿命化を図
ることを目的としている。
【０００９】特開平６−２９１２１７号公報には、放熱
板としてセラミック板を用い、かつこのセラミック板に
接着剤を介してインナリードを固定する熱放散型リード
フレームが記載されており、このリードフレームをパッ
ケージ構造とした際に、熱による残留応力を抑えるとと
もに製作段階でのフレーム形状の変形を防止することを
目的としている。
【００１０】特開平５−２３５２４６号公報には、絶縁
テープの一方の面に半導体チップの主面を接着剤を介し
て固定し、かつ他方の面に接着剤を介してインナリード
を固定し、絶縁テープの孔に半導体チップの表面電極を
露出させてインナリードと表面電極とを前記孔を介して
ワイヤによって接続する構造の半導体装置が記載されて
おり、チップの設計自由度を大きくするとともに信号伝
達の高速化を目的としている。
【００１１】
【発明が解決しようとする課題】ところが、特開平５−
２３５２４６号公報を除く前記７つの公報に記載された
技術は、金属板やセラミック板を用いて放熱性を向上さ
せることが目的であり、接着剤を介してインナリードを
金属板やセラミック板に固定するという技術を多ピン、
かつ狭パッドピッチの半導体装置に用いるという思想は
記載されていない。
【００１２】また、特開平５−２３５２４６号公報に
は、インナリードを絶縁テープに固定する技術が記載さ
れているが、ここに記載された構造（絶縁テープの一方
の面に半導体チップの主面を固定し、かつ他方の面にイ
ンナリードを固定し、絶縁テープの孔に半導体チップの
パッドを露出させてインナリードとパッドとを前記孔を
介してワイヤによって接続する構造）では、半導体チッ
プが小さく、かつ多ピンになると、チップ上のテープ領
域が少なくなり、絶縁テープにおいて孔を形成する領域
がなくなるという問題が起こる。
【００１３】したがって、特開平５−２３５２４６号公
報に記載された構造で小チップかつ多ピン構造の実現は
困難であることが問題となる。
【００１４】さらに、特開平５−２３５２４６号公報に
記載された構造では、絶縁テープに孔を形成しなければ
ならないため、チップサイズに合わせた大きさの絶縁テ
ープが必要になるとともに、この絶縁テープが貼り付け
られたリードフレームを準備しなければならず、リード
フレームの標準化を図れないことが問題となる。
【００１５】本発明の目的は、狭パッドピッチ化および
信頼性向上を図る半導体装置およびその製造方法を提供
することにある。
【００１６】さらに、本発明のその他の目的は、リード
フレームの標準化を可能にする半導体装置およびその製
造方法を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１９】すなわち、本発明の半導体装置は、半導体
チップの周囲に延在する複数のインナリードと、前記半
導体チップを支持し、それぞれの前記インナリードの端
部と接合された薄板状の絶縁性部材と、前記半導体チッ
プの表面電極とこれに対応する前記インナリードとを接
続するボンディング用のワイヤと、前記半導体チップと
前記ワイヤと前記絶縁性部材とを樹脂封止して形成され
た封止部と、前記インナリードに連なり、前記封止部か
ら露出する複数のアウタリードとを有し、前記半導体チ
ップの四角形の主面の短辺の長さが、先端が半導体装置
の平面方向の中心線から最も遠い箇所に配置されたイン
ナリードの前記先端から前記半導体チップまでの距離の
２倍以下である。
【００２０】本発明によれば、インナリードを絶縁性部
材に固定してモールド樹脂の流れによるワイヤ流れやイ
ンナリードばたつきを抑える効果を確実に作用させるこ
とができる。
【００２１】その結果、インナリードを絶縁性部材に接
合する構造の半導体装置の信頼性を向上できる。
【００２２】さらに、チップサイズが小さくなっても絶
縁性部材に半導体チップを搭載することができ、チップ
サイズごとにリードフレームを準備しなくてもよく、そ
の結果、リードフレームの標準化を図ることができる。
【００２３】また、本発明の半導体装置は、半導体チッ
プの周囲に延在する複数のインナリードと、前記半導体
チップを支持し、それぞれの前記インナリードの端部と
接合された薄板状の絶縁性部材と、前記半導体チップの
表面電極とこれに対応する前記インナリードとを接続す
るボンディング用のワイヤと、前記半導体チップと前記
ワイヤと前記絶縁性部材とを樹脂封止して形成された封
止部と、前記インナリードに連なり、前記封止部から露
出する複数のアウタリードとを有し、前記半導体チップ
の四角形の主面の短辺の長さが、先端が半導体装置の平
面方向の中心線から最も遠い箇所に配置されたインナリ
ードの前記先端から前記半導体チップまでの距離以上
で、かつこの距離の２倍以下である。
【００２４】また、本発明の半導体装置は、半導体チッ
プの周囲に延在する複数のインナリードと、前記半導体
チップを支持し、それぞれの前記インナリードの端部と
接合された薄板状の絶縁性部材と、前記インナリードと
前記絶縁性部材とを接合する接着層と、前記半導体チッ
プの表面電極とこれに対応する前記インナリードとを接
続するボンディング用のワイヤと、前記半導体チップと
前記ワイヤと前記絶縁性部材とを樹脂封止して形成され
た封止部と、前記インナリードに連なり、前記封止部か
ら露出する複数のアウタリードとを有するものである。
【００２５】本発明によれば、モールド樹脂の流れによ
るワイヤ流れやインナリードばたつきを抑えることがで
き、その結果、インナリードの狭パッドピッチ化を図る
ことができる。
【００２６】さらに、モールド樹脂とインナリードとの
熱膨張係数の差によって発生する半田リフロー時のイン
ナリードの先端の伸縮を抑えることができる。
【００２７】これにより、ワイヤのインナリードとの接
合部で発生する断線を防止でき、その結果、半導体装置
の信頼性を向上できる。
【００２８】また、本発明の半導体装置は、半導体チッ
プの厚さが、絶縁性部材と接着層とを合わせた厚さより
厚いものである。
【００２９】本発明によれば、絶縁性部材の厚さを薄く
できるため、ダイボンディング時の熱伝導を向上でき
る。
【００３０】さらに、絶縁性部材の厚さを薄くできるた
め、半導体装置の厚さを薄く形成できる。これにより、
材料費を低減でき、半導体装置の低コスト化を図ること
ができる。
【００３１】また、本発明の半導体装置の製造方法は、
複数のインナリードと、それぞれの前記インナリードの
端部と接合するとともに半導体チップを支持可能な薄板
状の絶縁性部材と、前記インナリードと連なる複数のア
ウタリードとからなる複数のパッケージ領域が１列に連
なって形成された多連のリードフレームを準備する工程
と、前記パッケージ領域において前記絶縁性部材に前記
半導体チップを搭載する工程と、前記半導体チップの表
面電極とこれに対応する前記インナリードとをワイヤに
よって接続する工程と、前記半導体チップと前記ワイヤ
と前記絶縁性部材とを樹脂封止して封止部を形成する工
程と、前記封止部から露出した複数のアウタリードを前
記リードフレームの枠部から分離する工程とを有するも
のである。
【００３２】さらに、本発明の半導体装置の製造方法
は、複数のインナリードと、それぞれの前記インナリー
ドの端部と接合するとともに半導体チップを支持可能な
薄板状の絶縁性部材と、前記インナリードと連なる複数
のアウタリードとからなる複数のパッケージ領域がマト
リクス配置で形成されたマトリクスフレームを準備する
工程と、前記パッケージ領域において前記絶縁性部材に
前記半導体チップを搭載する工程と、前記半導体チップ
の表面電極とこれに対応する前記インナリードとをワイ
ヤによって接続する工程と、前記半導体チップと前記ワ
イヤと前記絶縁性部材とを樹脂封止して封止部を形成す
る工程と、前記封止部から露出した複数のアウタリード
を前記マトリクスフレームの枠部から分離する工程とを
有するものである。
【００３３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００３４】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
【００３５】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合などを除き、その特定の数に限定され
るものではなく、特定の数以上でも以下でも良いものと
する。
【００３６】さらに、以下の実施の形態において、その
構成要素（要素ステップなども含む）は、特に明示した
場合および原理的に明らかに必須であると考えられる場
合などを除き、必ずしも必須のものではないことは言う
までもない。
【００３７】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合などを除き、実質的にその形状などに近似ま
たは類似するものなどを含むものとする。このことは前
記数値および範囲についても同様である。
【００３８】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
【００３９】（実施の形態１）図１は本発明の実施の形
態１の半導体装置の構造の一例を示す図であり、（ａ）
は断面図、（ｂ）は平面図、図２は図１に示す半導体装
置における半導体チップとインナリードとの距離の一例
を示す部分平面図、図３は図１に示す半導体装置におけ
る半導体チップのパッドピッチおよびインナリードのリ
ード間ピッチの一例を示す拡大部分平面図、図４は図１
に示す半導体装置の組み立てに用いられるマトリクスフ
レームの構造の一例を一部破断して示す部分平面図、図
５は図４に示すＡ−Ａ線に沿う断面の構造を示す拡大部
分断面図、図６は図４に示すマトリクスフレームを用い
た半導体装置の組み立てにおけるダイボンディング後の
構造の一例を一部破断して示す部分平面図、図７は図６
に示すＢ−Ｂ線に沿う断面の構造を示す拡大部分断面
図、図８は図７に対する変形例のダイボンディング後の
構造を示す拡大部分断面図、図９は図４に示すマトリク
スフレームを用いた半導体装置の組み立てにおけるワイ
ヤボンディング後の構造の一例を一部破断して示す部分
平面図、図１０は図９に示すＣ−Ｃ線に沿う断面の構造
を示す拡大部分断面図、図１１は図１０に対する変形例
のワイヤボンディング後の構造を示す拡大部分断面図、
図１２は図４に示すマトリクスフレームを用いた半導体
装置の組み立てにおける樹脂封止後の構造の一例を一部
破断して示す部分平面図、図１３は図１２に示すＤ−Ｄ
線に沿う断面の構造を示す拡大部分断面図、図１４は図
１に示す半導体装置の組み立てに用いられる単列リード
フレームのフレーム本体の構造の一例を示す部分平面
図、図１５は図１４にフレーム本体に絶縁性部材が取り
付けられた単列リードフレームの構造を示す拡大部分平
面図、図１６は図１５に示す単列リードフレームを用い
た半導体装置の組み立てにおけるワイヤボンディング後
の構造の一例を示す拡大部分平面図、図１７は図１５に
示す単列リードフレームを用いた半導体装置の組み立て
における樹脂封止後の構造の一例を示す拡大部分平面
図、図１８は図１５に示す単列リードフレームを用いた
半導体装置の組み立てにおける切断成型後の構造の一例
を示す側面図、図１９は図１に示す半導体装置と他の半
導体装置の実装状態の一例を示す拡大部分平面図、図２
０は図５に対する変形例の構造を示す拡大部分断面図、
図２１は本発明の実施の形態１の変形例の半導体装置の
構造を示す断面図、図２２は図２１に示す変形例の半導
体装置の詳細構造を示す断面図、図２３は図２１に示す
変形例の半導体装置の詳細構造を示す断面図、図２４は
図２１に示す変形例の半導体装置の詳細構造を示す断面
図、図２５は本発明の実施の形態１の変形例の半導体装
置であるＱＦＮの構造を示す図であり、（ａ）は断面
図、（ｂ）は底面図である。
【００４０】本実施の形態１の半導体装置は、樹脂封止
形で、かつ面実装形のものであるとともに、大きさが比
較的小さくかつ狭パッドピッチ（例えば、パッドピッチ
が８０μｍ以下）の半導体チップ２が組み込まれたもの
であり、本実施の形態１ではこの半導体装置の一例とし
て、図１に示すＱＦＰ（Quad Flat Package)６を取り上
げて説明する。
【００４１】さらに、本実施の形態１のＱＦＰ６は、多
ピンのものである。
【００４２】ＱＦＰ６の基本構成について説明すると、
図１（ａ),（ｂ）に示すように、半導体チップ２の周囲
に延在する複数のインナリード１ｂと、半導体チップ２
を支持し、かつそれぞれのインナリード１ｂの端部と接
合された薄板状の絶縁性部材と、半導体チップ２の主面
２ｃに形成された表面電極であるパッド２ａとこれに対
応するインナリード１ｂとを電気的に接続するボンディ
ング用のワイヤ４と、半導体チップ２とワイヤ４と前記
絶縁性部材とを樹脂封止して形成された封止部３と、イ
ンナリード１ｂに連なり、かつ封止部３から４方向の外
部に突出した外部端子である複数のアウタリード１ｃと
からなり、このアウタリード１ｃが、ガルウィング状に
曲げ加工されている。
【００４３】なお、ＱＦＰ６は、前記絶縁性部材が、例
えば、絶縁性のエポキシ系などのテープ基材５ａと熱可
塑性樹脂などの絶縁性の接着層５ｂとからなるテープ基
板５であり、そのチップ支持面５ｃで半導体チップ２を
支持しており、それぞれのインナリード１ｂの端部が接
着層５ｂによって絶縁性部材５に固定されているため、
モールド（樹脂封止）の際のモールド樹脂の流れによる
ワイヤ流れやインナリード１ｂのばたつきを抑える構造
となっている。
【００４４】そこで、本実施の形態１のＱＦＰ６の特徴
は、薄板状のテープ基板５によるインナリード１ｂの固
定に加えて、図２に示すように、半導体チップ２の四角
形の主面２ｃの短辺の長さ（ａ）が、先端がＱＦＰ６の
平面方向の中心線６ａ（Ｘ軸またはＹ軸の中心線６ａ）
から最も遠い箇所に配置されたインナリード１ｂの前記
先端から半導体チップ２までの距離（ｂ）の２倍以下と
なっている。
【００４５】すなわち、半導体チップ２の短辺長（ａ）
と、半導体チップ２からその先端箇所が最も離れたイン
ナリード１ｂの半導体チップ２とのクリアランス（ｂ）
との関係が、ａ≦２ｂとなっている。
【００４６】さらに、好ましくは、ｂ≦ａ≦２ｂとなっ
ている。
【００４７】これにより、小さく、かつ狭パッドピッチ
の半導体チップ２を搭載する多ピンのＱＦＰ６におい
て、ワイヤ流れやインナリード１ｂのばたつきを抑える
効果を確実に作用させることができる。
【００４８】その結果、ＱＦＰ６の信頼性を向上でき
る。
【００４９】さらに、ＱＦＰ６では、半導体チップ２の
大きさが小さくなっても、テープ基板５に半導体チップ
２を搭載することができるため、チップサイズごとにマ
トリクスフレーム１（図４参照）や単列リードフレーム
１ｇ（図１５参照）などのリードフレームを準備しなく
てよく、その結果、リードフレームの標準化を図ること
ができる。
【００５０】また、図３は、ＱＦＰ６において、これ搭
載される狭パッドピッチの半導体チップ２のパッドピッ
チ（Ｐ）と、隣接する先端のリード間ピッチが最も小さ
い（狭い）インナリード１ｂの先端ピッチ（Ｌ）との関
係を示したものであり、Ｐ≦Ｌ／２の関係となってい
る。
【００５１】すなわち、半導体チップ２のパッドピッチ
が、隣接するインナリード１ｂ間の先端のピッチの最小
値の１／２以下であることにより、狭パッドピッチの半
導体チップ２を搭載したＱＦＰ６への有効性を高めるこ
とができる。
【００５２】なお、半導体チップ２のパッドピッチ
（Ｐ）は、例えば、６０μｍであり、インナリード１ｂ
の先端ピッチの最小値（Ｌ）は、例えば、１８０μｍで
あり、この場合、（Ｐ＝６０μｍ）≦（Ｌ＝１８０μ
ｍ）／２となる。
【００５３】また、本実施の形態１のＱＦＰ６は、狭パ
ッドピッチで、かつ多ピンのものである。そこで、前記
ＱＦＰ６への有効性が得られるのは、封止部３の平面方
向の大きさが、例えば、２０ｍｍ×２０ｍｍ以上で、か
つピン数（外部端子数）が１７６本以上である場合に、
高い有効性が得られる。
【００５４】ただし、前記パッドピッチ（Ｐ）、インナ
リード１ｂの先端ピッチの最小値（Ｌ）、封止部３の平
面方向の大きさおよびピン数などについては、前記数値
に限定されるものではない。
【００５５】なお、半導体チップ２には、その主面２ｃ
に、所望の半導体集積回路が形成され、この主面２ｃに
形成されたパッド２ａとこれに対応するインナリード１
ｂとが、ワイヤ４によって接続され、さらに、インナリ
ード１ｂと繋がったアウタリード１ｃがＱＦＰ６の外部
端子として外部に出力される。
【００５６】したがって、半導体チップ２とアウタリー
ド１ｃとの信号の伝達は、ワイヤ４とインナリード１ｂ
を介して行われる。
【００５７】また、ワイヤ４は、例えば、金線である。
【００５８】さらに、インナリード１ｂおよびアウタリ
ード１ｃは、例えば、鉄−Ｎｉ合金または銅合金などで
ある。
【００５９】また、封止部３は、例えば、エポキシ系の
熱硬化性樹脂などを用いてモールド（樹脂封止）を行
い、その後、これを熱硬化させて形成したものである。
【００６０】次に、本実施の形態１のＱＦＰ６の製造方
法について説明する。
【００６１】なお、ＱＦＰ６の製造方法に用いられるリ
ードフレームとして、まず、図４に示すマトリクスフレ
ーム１を用いる場合を説明する。
【００６２】最初に、複数のインナリード１ｂと、それ
ぞれのインナリード１ｂの端部と接合するとともに半導
体チップ２を支持可能な薄板状のテープ基板５（絶縁性
部材）と、インナリード１ｂと連なる複数のアウタリー
ド１ｃとからなる複数のパッケージ領域１ｈがマトリク
ス配置で形成された図４に示すマトリクスフレーム１を
準備する。
【００６３】すなわち、鉄−Ｎｉ合金または銅合金など
からなるフレーム本体１ａの各パッケージ領域１ｈに、
図５に示すようにテープ基板５が取り付けられたマトリ
クスフレーム１を準備する。
【００６４】例えば、テープ基材５ａに熱可塑性樹脂の
接着剤を塗布して接着層５ｂを形成したテープ基板５を
用意し、マトリクスフレーム１の各パッケージ領域１ｈ
において、それぞれのインナリード１ｂの端部とテープ
基板５とを接着層５ｂを介して熱圧着法によって固定す
る。
【００６５】その際、テープ基板５のインナリード配置
側の面すなわちチップ支持面５ｃ全面に亘って接着層５
ｂを形成し、この接着層５ｂによって各インナリード１
ｂとテープ基板５とを接合する。
【００６６】これによって、図４に示すマトリクスフレ
ーム１が出来あがる。
【００６７】なお、１枚のマトリクスフレーム１には、
１個のＱＦＰ６に対応したパッケージ領域１ｈがマトリ
クス配置で形成され、それぞれのパッケージ領域１ｈに
おいて各インナリード１ｂの端部に絶縁性の接着層５ｂ
を介してテープ基材５ａが接合されている。
【００６８】また、それぞれのパッケージ領域１ｈに
は、テープ基板５の周囲４方向に対して複数のインナリ
ード１ｂと、それぞれに連なって一体に形成された外部
端子であるアウタリード１ｃと、モールド時のモールド
樹脂の流出を阻止するダムバー１ｉとが配置され、各ア
ウタリード１ｃは、フレーム本体１ａの枠部１ｆによっ
て支持されている。
【００６９】さらに、この枠部１ｆには、ダイボンディ
ング時やワイヤボンディング時にマトリクスフレーム１
を搬送する際のガイド用長孔１ｄおよび位置決め孔１ｅ
が形成されている。
【００７０】その後、図６および図７に示すように、各
パッケージ領域１ｈにおいて、テープ基板５のチップ支
持面５ｃに半導体チップ２を搭載するダイボンディング
（ペレットボンディングまたはチップマウントともい
う）を行う。
【００７１】すなわち、半導体チップ２の裏面２ｂとテ
ープ基板５のチップ支持面５ｃとを固定する。
【００７２】その際、半導体チップ２の固定は、図７に
示すようにテープ基板５の接着層５ｂによって行っても
よいし、あるいは、図８に示す変形例のように、銀ペー
ストなどの樹脂ペースト８によって固定してもよい。
【００７３】なお、各パッケージ領域１ｈのテープ基板
５において、半導体チップ２は、テープ基板５のインナ
リード配置側の面に搭載するとともに、半導体チップ２
の四角形の主面２ｃの短辺の長さが、先端がＱＦＰ６の
平面方向の中心線６ａから最も遠い箇所に配置されたイ
ンナリード１ｂの前記先端から半導体チップ２までの距
離の２倍以下となるように搭載する。
【００７４】つまり、図２に示すａ≦２ｂの関係とす
る。
【００７５】なお、本実施の形態１のＱＦＰ６に組み込
まれる半導体チップ２は、小形のものであるとともに、
そのパッドピッチが、例えば、８０μｍ未満、好ましく
は６０μｍ以下の狭パッドピッチのものである。
【００７６】その後、図９、図１０に示すように、半導
体チップ２のパッド２ａとこれに対応するインナリード
１ｂとをワイヤボンディングによって接続する。
【００７７】つまり、金線などのボンディング用のワイ
ヤ４を用いてワイヤボンディングを行い、これにより、
パッド２ａとこれに対応するインナリード１ｂとをワイ
ヤ４によって接続する。
【００７８】なお、図１１に示す変形例は、絶縁性部材
として、ガラス入りエポキシ基板５ｄを用いた場合であ
る。
【００７９】ワイヤボンディング終了後、モールド方法
によって半導体チップ２とワイヤ４と各インナリード１
ｂとテープ基板５とを樹脂封止して、図１２、図１３に
示すように、封止部３を形成する。
【００８０】なお、前記モールドに用いるモールド樹脂
は、例えば、エポキシ系の熱硬化性樹脂などである。
【００８１】樹脂封止終了後、封止部３から突出した１
７６本のアウタリード１ｃをリードフレーム１のフレー
ム本体１ａの枠部１ｆから切断成形金型（図示せず）な
どを用いた切断によって分離し、さらに、図１（ａ）に
示すように、アウタリード１ｃをガルウィング状に曲げ
成形する。
【００８２】これにより、図１に示すＱＦＰ６（半導体
装置）を製造できる。
【００８３】続いて、リードフレームとして、図１５に
示す単列リードフレーム１ｇを用いて製造を行う場合を
説明する。
【００８４】単列リードフレーム１ｇは、複数のインナ
リード１ｂと、それぞれのインナリード１ｂの端部と接
合するとともに半導体チップ２を支持可能な薄板状の絶
縁性部材であるテープ基板５と、インナリード１ｂと連
なる複数のアウタリード１ｃとからなる図１４に示す複
数のパッケージ領域１ｈが１列に連なって形成された多
連のものである。
【００８５】すなわち、複数のインナリード１ｂとこれ
に連なる複数のアウタリード１ｃとからなる複数のパッ
ケージ領域１ｈが１列に連なって形成された図１４に示
すフレーム本体１ａの各パッケージ領域１ｈに、図４に
示すマトリクスフレーム１の場合と同様にテープ基板５
を取り付けたものである。
【００８６】以下、マトリクスフレーム１を用いた場合
の製造方法と同様の手順により、ダイボンディングおよ
びワイヤボンディングを行い、図１６に示す状態とす
る。
【００８７】さらに、モールドによる樹脂封止を行って
図１７に示す状態とし、その後、切断成形を行って図１
８に示すＱＦＰ６とする。
【００８８】なお、完成したＱＦＰ６は、図１９に示す
ように、他の半導体パッケージであるＳＯＰ（Small Ou
tline Package)９や、他の電子部品などと一緒に同一の
実装基板７に、例えば、半田リフローなどによって混載
可能である。
【００８９】次に、図２０〜図２５に示す本実施の形態
１の変形例について説明する。
【００９０】図２０は、薄板状の絶縁性部材として、セ
ラミック基板５ｅを用いた例であり、セラミック基板５
ｅとインナリード１ｂとが接着層５ｂによって接合され
ている。セラミック基板５ｅを用いても、テープ基板５
を用いた場合と同様の効果を得ることができる。
【００９１】また、図２１に示すＱＦＰ６は、テープ基
板５などの絶縁性部材のインナリード配置側の面（チッ
プ支持面５ｃ）と反対側の面に、金属板５ｆが取り付け
られた構造のものであり、図２２〜図２４は、その具体
例を示すものである。
【００９２】図２２は、絶縁性部材として接着層５ｂを
使用するものである。
【００９３】すなわち、金属板５ｆの一方の面に絶縁性
の接着剤を塗布して接着層５ｂを形成し、この接着層５
ｂを介してインナリード１ｂと金属板５ｆとが接合され
ている。
【００９４】また、図２３は、接着層５ｂが、硬質接着
層５ｇと軟質接着層５ｈとからなる２層式のものであ
り、軟質接着層５ｈによってインナリード１ｂと硬質接
着層５ｇとの接合を図り、かつ、硬質接着層５ｇによっ
てインナリード１ｂのバリによる金属板５ｆ側への突き
抜けを防ぐものである。
【００９５】さらに、図２４は、テープ基材５ａの表裏
両面に接着層５ｂを形成して、これによってインナリー
ド１ｂとテープ基材５ａの接合、およびテープ基材５ａ
と金属板５ｆとの接合を図るものである。
【００９６】なお、図２１〜図２４に示す変形例の場
合、図１に示すテープ基板５を用いた場合の効果と同様
の効果に加えて、金属板５ｆが取り付けられたことによ
り、ＱＦＰ６の放熱性を向上させることができる。
【００９７】また、図２５（ａ),（ｂ）に示す変形例
は、半導体装置がＱＦＮ（Quad FlatNon-leaded Packag
e) １０の場合であり、本実施の形態１の半導体装置
は、ＱＦＮ１０であってもその目的を実現することがで
きる。
【００９８】ＱＦＮ１０は、図２５（ｂ）に示すよう
に、封止部３の裏面３ａの周縁部に外部端子となるアウ
タリード１ｃが配置される構造のものであり、図２５
（ａ）に示すように、インナリード１ｂの端部に、例え
ば、テープ基板５などの絶縁性部材（セラミック基板５
ｅやガラス入りエポキシ基板５ｄなどでもよい）が固定
され、そのチップ支持面５ｃに半導体チップ２が固定さ
れた構造のものである。
【００９９】このＱＦＮ１０においても、半導体チップ
２とインナリード１ｂとの関係を図２に示す関係とし、
あるいは、これに加えて図３に示すパッドピッチおよび
インナリード１ｂの先端ピッチの条件を設定することに
より、図１に示したＱＦＰ６と同様の効果を得ることが
できる。
【０１００】（実施の形態２）図２６は本発明の実施の
形態２の半導体装置の構造の一例を示す断面図、図２７
は図２６に示す半導体装置の組み立てに用いられるリー
ドフレームの構造の一例を示す部分断面図、図２８〜図
３３は本発明の実施の形態２の変形例のリードフレーム
の構造を示す部分断面図、図３４は本発明の実施の形態
２のリードフレームの絶縁性部材に半導体チップを搭載
した際の半導体チップと絶縁性部材および接着層との厚
さの関係の一例を示す部分断面図、図３５と図３６は本
発明の実施の形態２の変形例のリードフレームの構造を
示す拡大部分平面図である。
【０１０１】図２６に示す本実施の形態２の半導体装置
は、実施の形態１のＱＦＰ６とほぼ同様の基本構造を有
するＱＦＰ１１であるが、実施の形態１で説明した図２
および図３に示す条件は含んでいないものである。
【０１０２】ＱＦＰ１１の基本構成は、半導体チップ２
の周囲に延在する複数のインナリード１ｂと、半導体チ
ップ２を支持し、かつそれぞれのインナリード１ｂの端
部と接合された薄板状の絶縁性部材と、半導体チップ２
と前記絶縁性部材とを接合する樹脂ペースト８と、イン
ナリード１ｂと前記絶縁性部材とを接合する接着層５ｂ
と、半導体チップ２のパッド２ａとこれに対応するイン
ナリード１ｂとを接続するボンディング用のワイヤ４
と、半導体チップ２ワイヤ４と前記絶縁性部材とを樹脂
封止して形成された封止部３と、インナリード１ｂに連
なり、かつ封止部３から露出する複数のアウタリード１
ｃとからなる。
【０１０３】そこで、本実施の形態２のＱＦＰ１１の特
徴は、接着層５ｂの形成箇所や絶縁性部材の材質または
形状などを変えたことである。
【０１０４】まず、図２７は、前記絶縁性部材としてテ
ープ基板５を用い、さらに、接着層５ｂが、テープ基板
５のインナリード配置側の面のリード接合部５ｌのみに
配置されており、テープ基板５のテープ基材５ａとイン
ナリード１ｂとが接着層５ｂによって接合されている。
【０１０５】これによって、接着層５ｂを形成する接着
剤の量を減らしてコスト低減を図ることができる。
【０１０６】また、図２８は、前記絶縁性部材としてガ
ラス入りエポキシ基板５ｄを用いたものであり、さら
に、図２９は、前記絶縁性部材としてガラス入りエポキ
シ基板５ｄを用いた際に、接着層５ｂを、ガラス入りエ
ポキシ基板５ｄのインナリード配置側の面のリード接合
部５ｌのみに配置したものである。
【０１０７】図２８および図２９では、ガラス入りエポ
キシ基板５ｄとインナリード１ｂとが接着層５ｂによっ
て接合されている。
【０１０８】また、図３０および図３１は、前記絶縁性
部材として、ガラス入りエポキシ基板５ｄを用いた場合
であり、ガラス入りエポキシ基板５ｄとインナリード１
ｂとが、表裏両面に接着層５ｂが配置されたテープ基材
５ａを有する両面接着テープ５ｉの接着層５ｂによって
接合されている。
【０１０９】その際、図３０は、両面接着テープ５ｉ
が、ガラス入りエポキシ基板５ｄのインナリード配置側
の面（チップ支持面５ｃ）の全面に亘って配置されてお
り、また、図３１は、インナリード１ｂのリード接合部
５ｌのみに両面接着テープ５ｉが配置されている場合で
ある。
【０１１０】また、図３２および図３３は、前記絶縁性
部材が、アルミナ粒子５ｊを含有するガラス入りエポキ
シ基板５ｄであり、ガラス入りエポキシ基板５ｄとイン
ナリード１ｂとが両面接着テープ５ｉの接着層５ｂによ
って接合されているものである。
【０１１１】その際、図３２は、両面接着テープ５ｉ
が、ガラス入りエポキシ基板５ｄのインナリード配置側
の面（チップ支持面５ｃ）の全面に亘って配置されてお
り、また、図３３は、ガラス入りエポキシ基板５ｄの両
面接着テープ接合側と反対側の面に金属板５ｆが取り付
けられているものである。
【０１１２】なお、前記絶縁性部材として、アルミナ粒
子５ｊを含有したガラス入りエポキシ基板５ｄを用いる
ことにより、ガラス入りエポキシ基板５ｄの熱膨張係数
を半導体チップ２のシリコンに近づけることができると
ともに、放熱性を向上できる。さらに、図３３に示すよ
うに、金属板５ｆを取り付けることにより、放熱性をさ
らに向上できる。
【０１１３】また、図３４は、前記絶縁性部材として、
ガラス入りエポキシ基板５ｄを用いた際に（テープ基板
５でもよい）、半導体チップ２の厚さ（Ｃ）が、ガラス
入りエポキシ基板５ｄと接着層５ｂとを合わせた厚さ
（Ｄ）より厚くなるような構造としたものであり、Ｃ＞
Ｄとなっている。
【０１１４】これにより、半導体チップ２のダイボンデ
ィング時の熱伝導を向上できる。
【０１１５】さらに、半導体チップ２の厚さが、ガラス
入りエポキシ基板５ｄなどの絶縁性部材と接着層５ｂと
を合わせた厚さより厚いことにより、前記絶縁性部材の
厚さを薄くできるため、本実施の形態２のＱＦＰ１１の
厚さを薄く形成できる。
【０１１６】その結果、材料費を低減でき、したがっ
て、ＱＦＰ１１の低コスト化を図ることができる。
【０１１７】また、図３５および図３６に示す変形例
は、絶縁性部材としてテープ基板５（ガラス入りエポキ
シ基板５ｄでもよい）を用いた際に、テープ基板５に種
々の形状の貫通孔５ｋが形成され、貫通孔５ｋに樹脂封
止の際のモールド樹脂が埋め込まれるものである。
【０１１８】図３５は、テープ基板５に複数の円形の貫
通孔５ｋを設けた場合であり、また、図３６は、細長い
貫通孔５ｋを十字配置に設けたものである。
【０１１９】図３５および図３６に示す構造により、イ
ンナリード１ｂのばたつきを抑えつつ、かつワイヤ流れ
を防ぐことができるとともに、モールド樹脂とテープ基
板５との密着性を向上でき、ＱＦＰ１１の信頼性を向上
できる。
【０１２０】なお、テープ基板５における貫通孔５ｋの
形状や形成領域は、モールド樹脂によるワイヤ流れを発
生させない程度の大きさ（形状）や領域であれば、特に
限定されるものではない。
【０１２１】本実施の形態２のＱＦＰ１１によれば、イ
ンナリード１ｂの端部をテープ基板５やガラス入りエポ
キシ基板５ｄなどの薄板状の絶縁性部材と接合すること
により、モールド樹脂の流れによるワイヤ流れやインナ
リードばたつきを抑えることができ、その結果、インナ
リード１ｂの狭パッドピッチ化を図ることができるとと
もに、インナリード１ｂのばたつきによるワイヤ４の断
線を防止できる。
【０１２２】さらに、インナリード１ｂの端部を前記薄
板状の絶縁性部材と接合することにより、モールド樹脂
とインナリード１ｂとの熱膨張係数の差によって発生す
る半田リフロー時のインナリード１ｂの先端付近の伸縮
を抑えることができる。
【０１２３】これにより、ワイヤ４のインナリード１ｂ
との接合部で発生する断線を防止でき、その結果、ＱＦ
Ｐ１１の信頼性を向上できる。
【０１２４】また、ＱＦＰ１１は、インナリード１ｂを
前記薄板状の絶縁性部材（ガラス入りエポキシ基板５
ｄ、アルミナ粒子５ｊ入りのガラス入りエポキシ基板５
ｄまたはテープ基板５など）に固定する構造であるた
め、銅板などの金属の薄板にインナリード１ｂを固定す
る場合と比べて、前記薄板状の絶縁性部材が取り付けら
れたマトリクスフレーム１（図４参照）や単列リードフ
レーム１ｇ（図１５参照）を軽くかつ低コストにするこ
とができる。
【０１２５】さらに、前記銅板が厚さ約１２０μｍであ
り、その際の半導体装置の厚さが２.8〜３ｍｍ程度であ
るのに対して、本実施の形態２のように、前記薄板状の
絶縁性部材は５０μｍ程度の厚さで形成できるため、こ
れを用いて組み立てるＱＦＰ１１を１〜１.2ｍｍ程度の
厚さとすることができる。
【０１２６】したがって、本実施の形態２によれば、軽
く薄形で、かつ多ピンのＱＦＰ１１を実現できる。
【０１２７】なお、本実施の形態２のＱＦＰ１１の製造
方法は、実施の形態１で説明したＱＦＰ６の製造方法と
同様であるため、その重複説明は省略する。
【０１２８】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１２９】例えば、前記実施の形態２では、半導体装
置としてＱＦＰ１１を取り上げて説明したが、実施の形
態２の半導体装置としては、ＱＦＰ１１以外のアウタリ
ード１ｃが２方向に突出するものであってもよい。
【０１３０】また、本発明の半導体装置およびその製造
方法は、前記実施の形態１と前記実施の形態２とを組み
合わせた内容のものであってもよい。
【０１３１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１３２】（１）．インナリードを絶縁性部材に接合
し、かつ半導体チップの主面の短辺長さが、先端が半導
体装置の中心線から最も遠い箇所に配置されたインナリ
ードの前記先端から半導体チップまでの距離の２倍以下
であることにより、インナリードを絶縁性部材に固定し
てモールド樹脂の流れによるワイヤ流れやインナリード
ばたつきを抑える効果を確実に作用させることができ
る。その結果、インナリードを絶縁性部材に接合する構
造の半導体装置の信頼性を向上できる。
【０１３３】（２）．インナリードを絶縁性部材に接合
し、かつ半導体チップの主面の短辺長さが、先端が半導
体装置の中心線から最も遠い箇所に配置されたインナリ
ードの前記先端から半導体チップまでの距離の２倍以下
であることにより、チップサイズが小さくなっても絶縁
性部材に半導体チップを搭載することができ、チップサ
イズごとにリードフレームを準備しなくてもよく、その
結果、リードフレームの標準化を図ることができる。
【０１３４】（３）．インナリードの端部を薄板状の絶
縁性部材と接合することにより、モールド樹脂の流れに
よるワイヤ流れやインナリードばたつきを抑えることが
でき、その結果、インナリードの狭パッドピッチ化を図
ることができるとともに、インナリードのばたつきによ
るワイヤの断線を防止できる。
【０１３５】（４）．インナリードの端部を薄板状の絶
縁性部材と接合することにより、モールド樹脂とインナ
リードとの熱膨張係数の差によって発生する半田リフロ
ー時のインナリードの先端の伸縮を抑えることができ
る。これにより、ワイヤのインナリードとの接合部で発
生する断線を防止でき、その結果、半導体装置の信頼性
を向上できる。
【０１３６】（５）．半導体チップの厚さが、絶縁性部
材と接着層とを合わせた厚さより厚いことにより、ダイ
ボンディング時の熱伝導を向上できる。
【０１３７】（６）．半導体チップの厚さが、絶縁性部
材と接着層とを合わせた厚さより厚いことにより、絶縁
性部材の厚さを薄くできるため、半導体装置の厚さを薄
く形成できる。これにより、材料費を低減でき、半導体
装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の実施の形態１の半導体
装置の構造の一例を示す図であり、（ａ）は断面図、
（ｂ）は平面図である。
【図２】図１に示す半導体装置における半導体チップと
インナリードとの距離の一例を示す部分平面図である。
【図３】図１に示す半導体装置における半導体チップの
パッドピッチおよびインナリードのリード間ピッチの一
例を示す拡大部分平面図である。
【図４】図１に示す半導体装置の組み立てに用いられる
マトリクスフレームの構造の一例を一部破断して示す部
分平面図である。
【図５】図４に示すＡ−Ａ線に沿う断面の構造を示す拡
大部分断面図である。
【図６】図４に示すマトリクスフレームを用いた半導体
装置の組み立てにおけるダイボンディング後の構造の一
例を一部破断して示す部分平面図である。
【図７】図６に示すＢ−Ｂ線に沿う断面の構造を示す拡
大部分断面図である。
【図８】図７に対する変形例のダイボンディング後の構
造を示す拡大部分断面図である。
【図９】図４に示すマトリクスフレームを用いた半導体
装置の組み立てにおけるワイヤボンディング後の構造の
一例を一部破断して示す部分平面図である。
【図１０】図９に示すＣ−Ｃ線に沿う断面の構造を示す
拡大部分断面図である。
【図１１】図１０に対する変形例のワイヤボンディング
後の構造を示す拡大部分断面図である。
【図１２】図４に示すマトリクスフレームを用いた半導
体装置の組み立てにおける樹脂封止後の構造の一例を一
部破断して示す部分平面図である。
【図１３】図１２に示すＤ−Ｄ線に沿う断面の構造を示
す拡大部分断面図である。
【図１４】図１に示す半導体装置の組み立てに用いられ
る単列リードフレームのフレーム本体の構造の一例を示
す部分平面図である。
【図１５】図１４にフレーム本体に絶縁性部材が取り付
けられた単列リードフレームの構造を示す拡大部分平面
図である。
【図１６】図１５に示す単列リードフレームを用いた半
導体装置の組み立てにおけるワイヤボンディング後の構
造の一例を示す拡大部分平面図である。
【図１７】図１５に示す単列リードフレームを用いた半
導体装置の組み立てにおける樹脂封止後の構造の一例を
示す拡大部分平面図である。
【図１８】図１５に示す単列リードフレームを用いた半
導体装置の組み立てにおける切断成型後の構造の一例を
示す側面図である。
【図１９】図１に示す半導体装置と他の半導体装置の実
装状態の一例を示す拡大部分平面図である。
【図２０】図５に対する変形例の構造を示す拡大部分断
面図である。
【図２１】本発明の実施の形態１の変形例の半導体装置
の構造を示す断面図である。
【図２２】図２１に示す変形例の半導体装置の詳細構造
を示す断面図である。
【図２３】図２１に示す変形例の半導体装置の詳細構造
を示す断面図である。
【図２４】図２１に示す変形例の半導体装置の詳細構造
を示す断面図である。
【図２５】（ａ),（ｂ）は本発明の実施の形態１の変形
例の半導体装置であるＱＦＮの構造を示す図であり、
（ａ）は断面図、（ｂ）は底面図である。
【図２６】本発明の実施の形態２の半導体装置の構造の
一例を示す断面図である。
【図２７】図２６に示す半導体装置の組み立てに用いら
れるリードフレームの構造の一例を示す部分断面図であ
る。
【図２８】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す部分断面図である。
【図２９】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す部分断面図である。
【図３０】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す部分断面図である。
【図３１】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す部分断面図である。
【図３２】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す部分断面図である。
【図３３】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す部分断面図である。
【図３４】本発明の実施の形態２のリードフレームの絶
縁性部材に半導体チップを搭載した際の半導体チップ
と、絶縁性部材および接着層との厚さの関係の一例を示
す部分断面図である。
【図３５】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す拡大部分平面図である。
【図３６】本発明の実施の形態２の変形例のリードフレ
ームの構造を示す拡大部分平面図である。
【符号の説明】
１ マトリクスフレーム（リードフレーム） １ａ フレーム本体 １ｂ インナリード １ｃ アウタリード １ｄ ガイド用長孔 １ｅ 位置決め孔 １ｆ 枠部 １ｇ 単列リードフレーム（リードフレーム） １ｈ パッケージ領域 １ｉ ダムバー ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 裏面 ２ｃ 主面 ３ 封止部 ３ａ 裏面 ４ ワイヤ ５ テープ基板（絶縁性部材） ５ａ テープ基材 ５ｂ 接着層 ５ｃ チップ支持面 ５ｄ ガラス入りエポキシ基板（絶縁性部材） ５ｅ セラミック基板（絶縁性部材） ５ｆ 金属板 ５ｇ 硬質接着層 ５ｈ 軟質接着層 ５ｉ 両面接着テープ ５ｊ アルミナ粒子 ５ｋ 貫通孔 ５ｌ リード接合部 ６ ＱＦＰ（半導体装置） ６ａ 中心線 ７ 実装基板 ８ 樹脂ペースト ９ ＳＯＰ １０ ＱＦＮ（半導体装置） １１ ＱＦＰ（半導体装置）

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの周囲に延在する複数のイ
    ンナリードと、 前記半導体チップを支持し、それぞれの前記インナリー
    ドの端部と接合された薄板状の絶縁性部材と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとを接続するボンディング用のワイヤと、 前記半導体チップと前記ワイヤと前記絶縁性部材とを樹
    脂封止して形成された封止部と、 前記インナリードに連なり、前記封止部から露出する複
    数のアウタリードとを有し、 前記半導体チップの四角形の主面の短辺の長さが、先端
    が半導体装置の平面方向の中心線から最も遠い箇所に配
    置されたインナリードの前記先端から前記半導体チップ
    までの距離の２倍以下であることを特徴とする半導体装
    置。
  2. 【請求項２】 半導体チップの周囲に延在する複数のイ
    ンナリードと、 前記半導体チップを支持し、それぞれの前記インナリー
    ドの端部と接合された薄板状の絶縁性部材と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとを接続するボンディング用のワイヤと、 前記半導体チップと前記ワイヤと前記絶縁性部材とを樹
    脂封止して形成された封止部と、 前記インナリードに連なり、前記封止部から露出する複
    数のアウタリードとを有し、 前記半導体チップの四角形の主面の短辺の長さが、先端
    が半導体装置の平面方向の中心線から最も遠い箇所に配
    置されたインナリードの前記先端から前記半導体チップ
    までの距離以上で、かつこの距離の２倍以下であること
    を特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記半導体チップの前記表面電極の設置ピッチ
    が、隣接する前記インナリード間の先端のピッチの最小
    値の１／２以下であることを特徴とする半導体装置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    であって、前記半導体装置は、その封止部の平面サイズ
    が２０ｍｍ×２０ｍｍ以上であり、かつ前記アウタリー
    ドの数が１７６本以上であることを特徴とする半導体装
    置。
  5. 【請求項５】 請求項１，２，３または４記載の半導体
    装置であって、前記絶縁性部材が、テープ基材と接着層
    とからなるテープ基板であり、前記テープ基材と前記イ
    ンナリードとが前記接着層によって接合されていること
    を特徴とする半導体装置。
  6. 【請求項６】 請求項１，２，３または４記載の半導体
    装置であって、前記絶縁性部材が、ガラス入りエポキシ
    基板であり、前記ガラス入りエポキシ基板と前記インナ
    リードとが接着層によって接合されていることを特徴と
    する半導体装置。
  7. 【請求項７】 請求項１，２，３または４記載の半導体
    装置であって、前記絶縁性部材が、セラミック基板であ
    り、前記セラミック基板と前記インナリードとが接着層
    によって接合されていることを特徴とする半導体装置。
  8. 【請求項８】 請求項１，２，３，４，５，６または７
    記載の半導体装置であって、前記絶縁性部材のインナリ
    ード配置側の面に前記半導体チップが搭載されているこ
    とを特徴とする半導体装置。
  9. 【請求項９】 請求項１，２，３，４，５，６，７また
    は８記載の半導体装置であって、前記絶縁性部材のイン
    ナリード配置側の面と反対側の面に金属板が取り付けら
    れていることを特徴とする半導体装置。
  10. 【請求項１０】 請求項１，２，３，４，５，６，７，
    ８または９記載の半導体装置であって、前記インナリー
    ドと前記絶縁性部材とが接着層によって接合され、前記
    半導体チップの厚さが、前記絶縁性部材と前記接着層と
    を合わせた厚さより厚いことを特徴とする半導体装置。
  11. 【請求項１１】 請求項１，２，３または４記載の半導
    体装置であって、前記絶縁性部材が、ガラス入りエポキ
    シ基板であり、前記ガラス入りエポキシ基板と前記イン
    ナリードとが、表裏両面に接着層が配置されたテープ基
    材を有する両面接着テープの前記接着層によって接合さ
    れていることを特徴とする半導体装置。
  12. 【請求項１２】 請求項１，２，３または４記載の半導
    体装置であって、前記絶縁性部材が、アルミナ粒子を含
    有するガラス入りエポキシ基板であり、前記ガラス入り
    エポキシ基板と前記インナリードとが接着層によって接
    合されていることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１，２，３，４，５，６，７，
    ８または９記載の半導体装置であって、前記絶縁性部材
    に貫通孔が形成され、前記貫通孔にモールド樹脂が埋め
    込まれていることを特徴とする半導体装置。
  14. 【請求項１４】 請求項１，２，３，４，５，６，７，
    ８または９記載の半導体装置であって、前記インナリー
    ドと前記絶縁性部材とが接着層によって接合され、前記
    接着層が、前記絶縁性部材のインナリード配置側の面の
    全面に亘って配置されていることを特徴とする半導体装
    置。
  15. 【請求項１５】 請求項１，２，３，４，５，６，７，
    ８または９記載の半導体装置であって、前記インナリー
    ドと前記絶縁性部材とが接着層によって接合され、前記
    接着層が、前記絶縁性部材のインナリード配置側の面の
    リード接合部のみに配置されていることを特徴とする半
    導体装置。
  16. 【請求項１６】 半導体チップの周囲に延在する複数の
    インナリードと、 前記半導体チップを支持し、それぞれの前記インナリー
    ドの端部と接合された薄板状の絶縁性部材と、 前記インナリードと前記絶縁性部材とを接合する接着層
    と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとを接続するボンディング用のワイヤと、 前記半導体チップと前記ワイヤと前記絶縁性部材とを樹
    脂封止して形成された封止部と、 前記インナリードに連なり、前記封止部から露出する複
    数のアウタリードとを有することを特徴とする半導体装
    置。
  17. 【請求項１７】 請求項１６記載の半導体装置であっ
    て、前記半導体チップの厚さが、前記絶縁性部材と前記
    接着層とを合わせた厚さより厚いことを特徴とする半導
    体装置。
  18. 【請求項１８】 請求項１６または１７記載の半導体装
    置であって、前記絶縁性部材が、テープ基材と接着層と
    からなるテープ基板であり、前記テープ基材と前記イン
    ナリードとが前記接着層によって接合されていることを
    特徴とする半導体装置。
  19. 【請求項１９】 請求項１６または１７記載の半導体装
    置であって、前記絶縁性部材が、ガラス入りエポキシ基
    板であり、前記ガラス入りエポキシ基板と前記インナリ
    ードとが接着層によって接合されていることを特徴とす
    る半導体装置。
  20. 【請求項２０】 請求項１６または１７記載の半導体装
    置であって、前記絶縁性部材が、ガラス入りエポキシ基
    板であり、前記ガラス入りエポキシ基板と前記インナリ
    ードとが、表裏両面に接着層が配置されたテープ基材を
    有する両面接着テープの前記接着層によって接合されて
    いることを特徴とする半導体装置。
  21. 【請求項２１】 請求項１６または１７記載の半導体装
    置であって、前記絶縁性部材が、アルミナ粒子を含有す
    るガラス入りエポキシ基板であり、前記ガラス入りエポ
    キシ基板と前記インナリードとが接着層によって接合さ
    れていることを特徴とする半導体装置。
  22. 【請求項２２】 請求項１６，１７，１８，１９，２０
    または２１記載の半導体装置であって、前記絶縁性部材
    に貫通孔が形成され、前記貫通孔にモールド樹脂が埋め
    込まれていることを特徴とする半導体装置。
  23. 【請求項２３】 請求項１６，１７，１８，１９，２
    ０，２１または２２記載の半導体装置であって、前記接
    着層が、前記絶縁性部材のインナリード配置側の面の全
    面に亘って配置されていることを特徴とする半導体装
    置。
  24. 【請求項２４】 請求項１６，１７，１８，１９，２
    ０，２１または２２記載の半導体装置であって、前記接
    着層が、前記絶縁性部材のインナリード配置側の面のリ
    ード接合部のみに配置されていることを特徴とする半導
    体装置。
  25. 【請求項２５】 樹脂封止形の半導体装置の製造方法で
    あって、 複数のインナリードと、それぞれの前記インナリードの
    端部と接合するとともに半導体チップを支持可能な薄板
    状の絶縁性部材と、前記インナリードと連なる複数のア
    ウタリードとからなる複数のパッケージ領域が１列に連
    なって形成された多連のリードフレームを準備する工程
    と、 前記パッケージ領域において前記絶縁性部材に前記半導
    体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとをワイヤによって接続する工程と、 前記半導体チップと前記ワイヤと前記絶縁性部材とを樹
    脂封止して封止部を形成する工程と、 前記封止部から露出した複数のアウタリードを前記リー
    ドフレームの枠部から分離する工程とを有することを特
    徴とする半導体装置の製造方法。
  26. 【請求項２６】 樹脂封止形の半導体装置の製造方法で
    あって、 複数のインナリードと、それぞれの前記インナリードの
    端部と接合するとともに半導体チップを支持可能な薄板
    状の絶縁性部材と、前記インナリードと連なる複数のア
    ウタリードとからなる複数のパッケージ領域がマトリク
    ス配置で形成されたマトリクスフレームを準備する工程
    と、 前記パッケージ領域において前記絶縁性部材に前記半導
    体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとをワイヤによって接続する工程と、 前記半導体チップと前記ワイヤと前記絶縁性部材とを樹
    脂封止して封止部を形成する工程と、 前記封止部から露出した複数のアウタリードを前記マト
    リクスフレームの枠部から分離する工程とを有すること
    を特徴とする半導体装置の製造方法。
  27. 【請求項２７】 請求項２５または２６記載の半導体装
    置の製造方法であって、前記絶縁性部材に前記半導体チ
    ップを搭載する際に、前記絶縁性部材のインナリード配
    置側の面に前記半導体チップを搭載することを特徴とす
    る半導体装置の製造方法。
  28. 【請求項２８】 請求項２５，２６または２７記載の半
    導体装置の製造方法であって、前記絶縁性部材に前記半
    導体チップを搭載する際に、前記半導体チップの四角形
    の主面の短辺の長さが、先端が半導体装置の平面方向の
    中心線から最も遠い箇所に配置されたインナリードの前
    記先端から前記半導体チップまでの距離の２倍以下とな
    るように前記半導体チップを配置して搭載することを特
    徴とする半導体装置の製造方法。
  29. 【請求項２９】 請求項２５，２６，２７または２８記
    載の半導体装置の製造方法であって、前記絶縁性部材の
    インナリード配置側の面の全面に亘って配置された接着
    層によって前記インナリードと前記絶縁性部材とが接合
    された前記リードフレームまたは前記マトリクスフレー
    ムを用いて組み立てることを特徴とする半導体装置の製
    造方法。
  30. 【請求項３０】 請求項２５，２６，２７または２８記
    載の半導体装置の製造方法であって、前記絶縁性部材の
    インナリード配置側の面のリード接合部のみに配置され
    た接着層によって前記インナリードと前記絶縁性部材と
    が接合された前記リードフレームまたは前記マトリクス
    フレームを用いて組み立てることを特徴とする半導体装
    置の製造方法。
JP2000320794A 2000-10-20 2000-10-20 半導体装置およびその製造方法 Withdrawn JP2002134674A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000320794A JP2002134674A (ja) 2000-10-20 2000-10-20 半導体装置およびその製造方法
TW090125297A TWI292213B (ja) 2000-10-20 2001-10-12
TW096136616A TWI301652B (en) 2000-10-20 2001-10-12 Semiconductor device and its manufacturing method
US09/978,708 US6661081B2 (en) 2000-10-20 2001-10-18 Semiconductor device and its manufacturing method
KR1020010064221A KR100764405B1 (ko) 2000-10-20 2001-10-18 반도체 장치
US10/644,846 US20040051167A1 (en) 2000-10-20 2003-08-21 Semiconductor device and its manufacturing method
US10/644,919 US6962836B2 (en) 2000-10-20 2003-08-21 Method of manufacturing a semiconductor device having leads stabilized during die mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000320794A JP2002134674A (ja) 2000-10-20 2000-10-20 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003081023A Division JP4153813B2 (ja) 2003-03-24 2003-03-24 半導体装置及びその製造方法
JP2003169265A Division JP2003338601A (ja) 2003-06-13 2003-06-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2002134674A true JP2002134674A (ja) 2002-05-10

Family

ID=18799021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000320794A Withdrawn JP2002134674A (ja) 2000-10-20 2000-10-20 半導体装置およびその製造方法

Country Status (4)

Country Link
US (3) US6661081B2 (ja)
JP (1) JP2002134674A (ja)
KR (1) KR100764405B1 (ja)
TW (2) TWI292213B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4149439B2 (ja) * 2002-07-01 2008-09-10 株式会社ルネサステクノロジ 半導体装置
KR101036987B1 (ko) * 2003-08-29 2011-05-25 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
US8648458B2 (en) * 2009-12-18 2014-02-11 Nxp B.V. Leadframe circuit and method therefor
US10267506B2 (en) 2010-11-22 2019-04-23 Cree, Inc. Solid state lighting apparatuses with non-uniformly spaced emitters for improved heat distribution, system having the same, and methods having the same
WO2012109225A1 (en) 2011-02-07 2012-08-16 Cree, Inc. Components and methods for light emitting diode (led) lighting
US9431582B2 (en) * 2012-01-06 2016-08-30 Luminus Devices, Inc. Packaging method and system for LEDs
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US9786825B2 (en) 2012-02-07 2017-10-10 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components, and methods
US9806246B2 (en) 2012-02-07 2017-10-31 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components, and methods
US8895998B2 (en) 2012-03-30 2014-11-25 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components and methods
US9538590B2 (en) 2012-03-30 2017-01-03 Cree, Inc. Solid state lighting apparatuses, systems, and related methods
USD738542S1 (en) 2013-04-19 2015-09-08 Cree, Inc. Light emitting unit
US9826581B2 (en) 2014-12-05 2017-11-21 Cree, Inc. Voltage configurable solid state lighting apparatuses, systems, and related methods
US10748830B2 (en) * 2016-09-20 2020-08-18 Mitsubishi Electric Corporation Semiconductor device
USD823492S1 (en) 2016-10-04 2018-07-17 Cree, Inc. Light emitting device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217995A (ja) * 1989-02-18 1990-08-30 Kubota Ltd 自動販売機
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH0536862A (ja) 1991-07-31 1993-02-12 Nec Ic Microcomput Syst Ltd 半導体装置
JPH05160304A (ja) 1991-12-06 1993-06-25 Toshiba Corp 半導体装置
JP3080333B2 (ja) 1992-02-25 2000-08-28 日立電線株式会社 半導体装置
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
JPH06291217A (ja) 1993-03-30 1994-10-18 Hitachi Cable Ltd 熱放散型リードフレーム
JP3049466B2 (ja) 1993-11-30 2000-06-05 株式会社三井ハイテック 半導体装置用リ−ドフレ−ム
JPH08116012A (ja) 1994-10-18 1996-05-07 Dainippon Printing Co Ltd 放熱板とそれを用いたリードフレーム部材及び樹脂封止型半導体装置、および放熱板の製造方法
US5650663A (en) 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JPH11289040A (ja) 1998-02-09 1999-10-19 Shinko Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
US6404067B1 (en) * 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
JP2000252404A (ja) 1999-02-25 2000-09-14 Toshiba Microelectronics Corp 半導体パッケージ及びその製造方法
WO2009002600A1 (en) 2007-06-27 2008-12-31 Tabula, Inc. Restructuring data from a trace buffer of a configurable ic

Also Published As

Publication number Publication date
TW200811973A (en) 2008-03-01
US6962836B2 (en) 2005-11-08
US20040051167A1 (en) 2004-03-18
US20040089923A1 (en) 2004-05-13
US6661081B2 (en) 2003-12-09
KR20020031050A (ko) 2002-04-26
US20020047189A1 (en) 2002-04-25
KR100764405B1 (ko) 2007-10-05
TWI301652B (en) 2008-10-01
TWI292213B (ja) 2008-01-01

Similar Documents

Publication Publication Date Title
JP4388586B2 (ja) 半導体装置
JP5149854B2 (ja) 半導体装置
JP2002299540A (ja) 半導体装置およびその製造方法
JP2002134674A (ja) 半導体装置およびその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH0719876B2 (ja) 半導体装置
JP4153813B2 (ja) 半導体装置及びその製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP2003338601A (ja) 半導体装置
JP5385438B2 (ja) 半導体装置
JPH11354673A (ja) 半導体装置
JP3419922B2 (ja) 半導体装置
JP2006216993A (ja) 樹脂封止型半導体装置
JPH1126643A (ja) 半導体装置
JPH06268142A (ja) 半導体装置
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JP2004200719A (ja) 半導体装置
JPH09107047A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2003133502A (ja) 半導体装置およびその製造方法ならびに電子装置
KR19980083260A (ko) 반도체 패키지의 구조 및 제조 방법
JPH0883870A (ja) 樹脂封止型半導体装置
JP2000150723A (ja) 半導体装置およびその製造方法
JPH04245670A (ja) リードフレーム及びそれを使用した半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040220

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040909