KR20000014539U - 반도체 패키지 - Google Patents

Abstract

본 고안은 반도체 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모하는 한편 방열성능을 향상시킬 수 있도록 한 것이다.

이를 위해, 본 고안은 외측이 내측에 비해 낮으며 외측단에 각각 이중 다운-셋된 부위가 구비되는 리드(3)와, 상기 리드(3) 내측에 위치하는 다이패드(11)와, 상기 다이패드(11) 하부면에 부착되며 가장자리에 본딩패드가 형성되는 반도체칩(2)과, 상기 반도체칩(2)의 본딩패드와 리드(3) 사이를 전기적으로 연결하는 골드와이어(4)와, 상기 리드(3)의 각 선단부가 삽입되어 솔더링되는 부착홈(800)이 형성되는 인쇄회로기판(8)과, 상기 리드 사이의 공간을 채워 반도체칩(2)이 외부와 절연되도록 하는 실링부재(12)가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.

Description

반도체 패키지

본 고안은 반도체 패키지에 관한 것으로서, 반도체 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모하는 한편 방열성능을 향상시킬 수 있도록 한 것이다.

일반적으로, 도 1에 나타낸 바와 같은 종래 반도체 패키지의 제조 공정은 다음과 같다.

즉, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 분리된 단위 칩을 리드 프레임(Lead Frame)의 다이패드(11)(Die pad)에 안착시키는 칩 본딩(Chip Bonding), 칩 상면의 외부전원접속단자인 본딩 패드(Bonding pad)와 리드 프레임의 리드부(Lead portion)를 전도성 연결부재인 골드와이어(4)로 연결하여 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.

그 후, 칩 및 본딩된 와이어를 감싸 보호하기 위한 몰드바디(1)를 형성하는 몰딩(Molding) 공정을 수행하게 된다.

한편, 몰딩을 수행한 후에는 리드 프레임의 써포트 바(Support Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 및, 아우터리드(3)(Outer Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.

상기와 같이 트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Soldering)을 실시하므로써 도 1에 나타낸 바와 같은 구조의 반도체 패키지를 얻을 수 있다.

이 때, 상기한 솔더링 공정은 공정 특성을 고려하여 트리밍 전에 실시될 수도 있다.

한편, 도 2에 나타낸 반도체 패키지는 칩 상면에 인너리드(3)가 위치하는 LOC 타입의 패키지로서, 칩의 상면에 인너리드(3)가 위치하고, 상기 인너리드(3)와 칩 사이에는 절연성의 접착테이프(5)가 개재된다.

그러나, 이와 같은 종래의 반도체 패키지는 몰딩 공정이 수반되어야 하므로, 리드프레임의 구조가 복잡하고 몰딩에 따른 원재료 및 장비투자비가 많이 소요되는 문제점이 있었다.

즉, 몰딩을 위해 플로우 캐비티 및 게이트 등을 고려하여 리드 프레임의 구조가 복잡해지고, 몰딩시에는 몰딩콤파운드등의 원재료 및 금형 장비에 많은 비용이 소요되며, 몰딩 후에는 트림 공정으로 인해 공정이 복잡해지고 장비 투자비가 많이 소요되는 등의 문제점이 있었다.

본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모하는 한편 방열성능을 향상시킬 수 있도록 한 새로운 구조의 반도체 패키지를 제공하는데 그 목적이 있다.

도 1은 종래의 반도체 패키지의 일예를 나타낸 종단면도

도 2는 종래 반도체 패키지의 다른 예를 나타낸 종단면도

도 3은 본 고안에 따른 반도체 패키지의 일예를 나타낸 종단면도

도 4a는 본 고안의 반도체 패키지의 제2실시예를 나타낸 것으로서 기판에 실장된 상태를 나타낸 종단면도

도 4b는 도 4a의 상태에서 실링캡을 씌운 후의 상태를 나타낸 종단면도

* 도면의 주요부분에 대한 부호의 설명 *

1:몰드바디 2:반도체칩

3:리드 4:골드와이어

5:절연성 접착테이프 6:에폭시 수지

7:솔더 페이스트 8:인쇄회로기판

800:부착홈 9:실링캡

10:댐 11:다이패드

12:실링부재

상기한 목적을 달성하기 위해, 본 고안은 외측이 내측에 비해 낮으며 외측단에 각각 이중 다운-셋된 부위가 구비되는 리드와, 상기 리드 내측에 위치하는 다이패드와, 상기 다이패드 하부면에 부착되며 가장자리에 본딩패드가 형성되는 반도체칩과, 상기 반도체칩의 본딩패드와 리드 사이를 전기적으로 연결하는 골드와이어와, 상기 리드의 각 선단부가 삽입되어 솔더링되는 부착홈이 형성되는 인쇄회로기판과, 상기 리드 사이의 공간을 채워 반도체칩이 외부와 절연되도록 하는 실링부재가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.

한편, 상기한 목적을 달성하기 위한 본 고안의 다른 형태에 따르면, 본 고안은 외측단이 내측단에 비해 낮으며 외측단에 이중 다운-셋된 부위가 각각 구비되는 좌·우 양측의 리드와, 상기 리드의 내측단 상면에 위치하며 중앙부에 본딩패드가 형성되는 반도체칩과, 상기 반도체칩과 리드 사이에 개재되는 절연성 접착테이프와, 상기 반도체칩의 본딩패드와 리드를 전기적으로 연결하는 골드와이어와, 상기 리드 및 칩을 커버하는 실링캡과, 상기 실링캡과 리드가 맞닿는 부분의 실링캡 외측에 실링캡의 위치이탈을 방지하는 댐이 구비됨을 특징으로 하는 반도체 패키지가 제공된다.

이하, 본 고안의 실시예들을 첨부도면 도 3 내지 도 4b를 참조하여 상세히 설명하면 다음과 같다.

도 3은 본 고안에 따른 반도체 패키지의 일예를 나타낸 종단면도로서, 본 고안의 제1실시예에서는 외측이 내측에 비해 낮으며 외측단에 각각 이중 다운-셋(down-set)된 부위가 구비되는 리드(lead)(3)와, 상기 리드(3) 내측에 위치하는 다이패드(11)와, 상기 다이패드(11)의 하부면에 부착되며 가장자리에 본딩패드가 형성되는 반도체칩(2)과, 상기 반도체칩(2)의 본딩패드와 리드(3) 사이를 전기적으로 연결하는 골드와이어(4)와, 상기 리드(3) 사이의 공간을 채워 반도체칩(2)이 외부와 절연되도록 하는 실링부재(12)(sealing body)가 구비되어 구성된다.

한편, 상기 제1실시예의 반도체 패키지가 실장되는 인쇄회로기판(8) 상에는 상기 리드(3)의 각 선단부가 삽입되어 솔더링되는 부착홈(800)이 형성되어 구성된다.

이와 같이 구성된 제1실시예에 따른 반도체 패키지의 제조 과정은 다음과 같다.

먼저, 리드(3) 내측의 다이패드(11) 하부면에 에폭시 수지(6)를 도포한 후 반도체칩(2)을 부착한다.

이어, 반도체칩(2)의 가장자리에 형성된 본딩패드와 리드(3) 사이를 골드와이어(4)를 이용하여 전기적으로 연결한다.

이 때, 상기 리드(3)의 외측에는 이중 다운-셋된 영역이 구비된다.

그 후, 상기 인쇄회로기판(8)의 부착홈(800)에 솔더 페이스트(7)를 도포한 다음, 상기 리드(3)의 각 선단부를 상기 부착홈(800)내에 삽입하여 솔더링하므로써 반도체 패키지의 실장을 완료하게 된다.

이와 같이 된 상태에서, 본 고안의 제1실시예에 따른 반도체 패키지는 리드와 리드 사이의 개방된 영역을 폐쇄할 수 있도록 액상 수지를 도포하는 폿팅(potting)공정을 실시하여 반도체칩이 외부와 절연되도록 실링부재(12)를 형성한다.

따라서, 본 고안의 제1실시예에 따른 반도체 패키지는 경박단소화 할 수 있을 뿐만 아니라, 실장후 회로 동작시 발생하는 열에 대한 방열성능을 향상시킬 수 있게 된다.

한편, 도 4a는 본 고안의 반도체 패키지의 제2실시예를 나타낸 것으로서 기판에 실장된 상태를 나타낸 종단면도이고, 도 4b는 도 4a의 상태에서 실링캡을 씌운 후의 상태를 나타낸 종단면도로서, 본 고안의 제2실시에서는 외측단이 내측단에 비해 낮으며 외측단에 이중 다운-셋된 부위가 각각 구비되는 좌·우 양측의 리드(3)와, 상기 리드(3)의 내측단 상면에 위치하며 중앙부에 본딩패드가 형성되는 반도체칩(2)과, 상기 반도체칩(2)과 리드(3) 사이에 개재되는 절연성 접착테이프(5)와, 상기 반도체칩(2)의 본딩패드와 리드(3)를 전기적으로 연결하는 골드와이어(4)와, 상기 리드(3) 및 칩을 커버하는 실링캡(9)과, 상기 실링캡(9)과 리드(3)가 맞닿는 부분의 실링캡(9) 외측에 실링캡(9)의 위치이탈을 방지하는 댐(10)(dam)이 구비되어 구성된다.

한편, 이때에도 상기 제2실시예에 따른 반도체 패키지가 실장되는 인쇄회로기판(8) 상에는 상기 리드(3)의 각 선단부가 삽입되어 솔더링되는 부착홈(800)이 형성되어 구성된다.

이와 같이 구성된 본 고안의 제2실시예에 따른 반도체 패키지의 제조 과정은 다음과 같다.

먼저, 외측단이 내측단에 비해 낮으며 외측단에 이중 다운-셋된 부위가 각각 구비되는 좌·우 양측의 리드(3)를 준비한 다음, 상기 리드(3)의 내측단 상면에 절연성 접착테이프(5)를 부착한다.

이어, 상기 반도체칩(2) 중앙부에 형성된 본딩패드와 양측 리드(3)를 골드와이어(4)를 이용하여 전기적으로 연결한다.

그 후, 상기 인쇄회로기판(8) 상에 형성된 부착홈(800) 내에 솔더 페이스트(7)를 도포한 다음, 상기 리드(3)의 각 선단부를 상기 부착홈(800)내에 삽입하여 솔더링하므로써 모듈 패키지의 장착을 완료하게 된다.

이와 같이 된 상태에서, 상기 리드(3) 상부에는 리드를 커버하며 실장후 회로 동작시 발생하는 열을 외부로 방출하는 작용을 겸하는 실링캡(9)을 씌우고, 상기 상기 실링캡(9)과 리드(3)가 맞닿는 부분의 실링캡(9) 외측에 댐(10)을 형성하여 실링캡(9)의 위치이탈을 방지하게 된다.

한편, 상기 실링캡(9) 및 댐(10)은 인쇄회로기판(8)에 실장전에 미리 리드(3) 상에 형성되어도 무방함은 물론이다.

이상에서와 같이, 본 고안은 반도체 패키지의 구조를 단순화하므로써 몰딩 공정을 생략하여 원가 절감을 도모할 수 있게 된다.

즉, 본 고안의 반도체 패키지는 몰딩 공정을 하지 않아도 회로기판(8)에의 실장이 가능한 구조이므로 몰딩 공정 삭제를 통한 장비 투자비 및 원재료 절감이 가능하게 되고, 패키지 제조 공정을 단순화할 수 있게 되며, 아우터리드(3)를 인사이드화 하므로써 패키지를 경박단소화 할 수 있게 된다.

또한, 본 고안의 반도체 패키지는 방열성능을 향상시킬 수 있게 된다.

Claims (4)

1. 외측이 내측에 비해 낮으며 외측단에 각각 이중 다운-셋된 부위가 구비되는 리드와,

   상기 리드 내측에 위치하는 반도체칩 부착부인 다이패드와,

   상기 다이패드 하부면에 부착되며 가장자리에 본딩패드가 형성되는 반도체칩과,

   상기 반도체칩의 본딩패드와 리드 사이를 전기적으로 연결하는 골드와이어와,

   상기 리드의 각 선단부가 삽입되어 솔더링되는 부착홈이 형성되는 인쇄회로기판과,

   상기 리드 사이의 공간을 채워 반도체칩이 외부와 절연되도록 하는 실링부재가 구비됨을 특징으로 하는 반도체 패키지.
2. 제 1 항에 있어서,

   상기 반도체 패키지가 실장되는 인쇄회로기판 상에는,

   상기 패키지의 각 리드 선단부가 부착되도록 솔더 페이스트가 도포되는 부착홈이 구비됨을 특징으로 하는 반도체 패키지.
3. 외측단이 내측단에 비해 낮으며 외측단에 이중 다운-셋된 부위가 각각 구비되는 좌·우 양측의 리드와,

   상기 리드의 내측단 상면에 위치하며 중앙부에 본딩패드가 형성되는 반도체칩과,

   상기 반도체칩과 리드 사이에 개재되는 절연성 접착테이프와,

   상기 반도체칩의 본딩패드와 리드를 전기적으로 연결하는 골드와이어와,

   상기 리드 및 칩을 커버하는 실링캡과,

   상기 실링캡과 리드가 맞닿는 부분의 실링캡 외측에 실링캡의 위치이탈을 방지하는 댐이 구비됨을 특징으로 하는 반도체 패키지.
4. 제 3 항에 있어서,

   상기 반도체 패키지가 실장되는 인쇄회로기판 상에는,

   상기 패키지의 각 리드 선단부가 부착되도록 솔더 페이스트가 도포되는 부착홈이 구비됨을 특징으로 하는 반도체 패키지.