JPS6086851A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6086851A JPS6086851A JP19573183A JP19573183A JPS6086851A JP S6086851 A JPS6086851 A JP S6086851A JP 19573183 A JP19573183 A JP 19573183A JP 19573183 A JP19573183 A JP 19573183A JP S6086851 A JPS6086851 A JP S6086851A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- chip
- sealed resin
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は樹脂封止全行った半導体装置に関するものであ
る。
る。
（従来技術）
従来知られている樹脂封止を行ったチップ型半導体装置
は第１図に示すように、同一平面にＩＪ−ド３とアイラ
ンド２とが配置、さｎ１アイランド２にＩＣチップ１を
取り付はポンディングワイヤー４で配線後、樹脂５で封
止し、樹脂５から導出したリード３を樹脂５の屈面に折
９曲げたものか又は第２図に示す様に、リード３とアイ
ランド２とが樹脂５の底面に露出するように樹脂５でＩ
Ｃチップ１とボンディングワイ・ヤー４とを封止した構
造であった。しかしながら第１図の構造では＋７−ド３
を折り曲げ整形するためリード３やリード３と接する樹
脂５にクラックが入り易く、かつ高さのバラツキが避け
られなかった。また第２図の構造ではＩＣチップ１等の
半導体素子を塔載してｌ、ｑるアイランド２が外部に露
出しているため、水分の半導体素子への侵入が容易とな
す１ＩＩＦｌ湿性に劣ることが考えられる。
は第１図に示すように、同一平面にＩＪ−ド３とアイラ
ンド２とが配置、さｎ１アイランド２にＩＣチップ１を
取り付はポンディングワイヤー４で配線後、樹脂５で封
止し、樹脂５から導出したリード３を樹脂５の屈面に折
９曲げたものか又は第２図に示す様に、リード３とアイ
ランド２とが樹脂５の底面に露出するように樹脂５でＩ
Ｃチップ１とボンディングワイ・ヤー４とを封止した構
造であった。しかしながら第１図の構造では＋７−ド３
を折り曲げ整形するためリード３やリード３と接する樹
脂５にクラックが入り易く、かつ高さのバラツキが避け
られなかった。また第２図の構造ではＩＣチップ１等の
半導体素子を塔載してｌ、ｑるアイランド２が外部に露
出しているため、水分の半導体素子への侵入が容易とな
す１ＩＩＦｌ湿性に劣ることが考えられる。
（発明の目的）
本発明はこのような欠点をなくし、信頼性が高く外形々
状の均一な半導体装置全提供することにある。
状の均一な半導体装置全提供することにある。
（発明の構成）
本発明によれげ、半導体素子を塔載したアイランド部は
封止樹脂の中央部に位置し、リード部は封止樹脂の底面
に露出した樹脂封止型の半導体装置を得る。
封止樹脂の中央部に位置し、リード部は封止樹脂の底面
に露出した樹脂封止型の半導体装置を得る。
（発明の実施例）
次に図面を用いて本発明を説明する。本例柱８ビンＩＣ
に関するものである。
に関するものである。
第３図は本発明の一実施例としての８ピン集積回路の断
面図である。かかる構造では外部リード３が封止樹脂５
の底面３と同一平面を形成して露出しており、外部リー
ド３が封止樹脂５の外部で折り曲げられていることもな
いため、外部リード３や封止樹脂５にり２ツクが発生す
ることもなく、外形々状も樹脂封止する金型で決まるの
で均一に得ることができる。さらに、ＩＣチップ１とア
イランド部２は樹脂５のほぼ中央に位置しているため水
分の侵入は容易ではなく耐湿性が向、ヒする。
面図である。かかる構造では外部リード３が封止樹脂５
の底面３と同一平面を形成して露出しており、外部リー
ド３が封止樹脂５の外部で折り曲げられていることもな
いため、外部リード３や封止樹脂５にり２ツクが発生す
ることもなく、外形々状も樹脂封止する金型で決まるの
で均一に得ることができる。さらに、ＩＣチップ１とア
イランド部２は樹脂５のほぼ中央に位置しているため水
分の侵入は容易ではなく耐湿性が向、ヒする。
本実施例の半導体装置は以下の様な方法で製造できる。
第４図、第５図に示すアイランド部２がリード部３より
も上部に位置するように形成されたリードフレームのア
イランド部２にＩＣチップ１を半田又はペースト等を用
いて取り付けた後Ａｕ又は紅ワイヤーを用いて外部リー
ド３と接続する。しかる後、リード部２の下面に樹脂５
が被ふくしない様に、かつＩＣチップ１及びアイランド
部２を樹脂５の中央におおう様に樹脂封止を行い、外部
のリード２に外装メッキを施した後、切断機により半導
体装置間のリードフレームを切断して、個々の半導体装
置に分離する。このようにして、３１８３図に示す本発
明の一実施例による半導体装置が製造できる。
も上部に位置するように形成されたリードフレームのア
イランド部２にＩＣチップ１を半田又はペースト等を用
いて取り付けた後Ａｕ又は紅ワイヤーを用いて外部リー
ド３と接続する。しかる後、リード部２の下面に樹脂５
が被ふくしない様に、かつＩＣチップ１及びアイランド
部２を樹脂５の中央におおう様に樹脂封止を行い、外部
のリード２に外装メッキを施した後、切断機により半導
体装置間のリードフレームを切断して、個々の半導体装
置に分離する。このようにして、３１８３図に示す本発
明の一実施例による半導体装置が製造できる。
以上に、８ピンの集積回路装置のみを説明したが８ビン
以外の集積回路装置や単体のトランジスタにも適用可能
なことは明らかである。
以外の集積回路装置や単体のトランジスタにも適用可能
なことは明らかである。
′＃＆１図および第２図はそれぞれ従来のチップ型半導
体装置を示す断面図、第３図は本発明の一実施例による
チップ型半導体装置の断面図、８４図は本発明の一実施
例に用いるリードフレームの平面図、第５図は第４図に
示すリードフレームの断面図である。 １・・・・・・ＩＣチップ、２・・・・・・アイランド
部、３・・・・・・外部リード、４・・・・・・ボンデ
ィングワイヤー、５・・・・・・樹脂。
体装置を示す断面図、第３図は本発明の一実施例による
チップ型半導体装置の断面図、８４図は本発明の一実施
例に用いるリードフレームの平面図、第５図は第４図に
示すリードフレームの断面図である。 １・・・・・・ＩＣチップ、２・・・・・・アイランド
部、３・・・・・・外部リード、４・・・・・・ボンデ
ィングワイヤー、５・・・・・・樹脂。
Claims (1)
- 封止樹脂の底面に外部リード下面が露出し、半導体素子
及び半導体素子を塔載するアイランドは封止樹脂のほぼ
中央部に封止さ扛てなることを特徴とする樹脂封止型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19573183A JPS6086851A (ja) | 1983-10-19 | 1983-10-19 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19573183A JPS6086851A (ja) | 1983-10-19 | 1983-10-19 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086851A true JPS6086851A (ja) | 1985-05-16 |
Family
ID=16346022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19573183A Pending JPS6086851A (ja) | 1983-10-19 | 1983-10-19 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086851A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884124A (en) * | 1986-08-19 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
| WO1999000826A3 (en) * | 1997-06-27 | 1999-05-27 | Matsushita Electronics Corp | Resin molded type semiconductor device and a method of manufacturing the same |
| EP0977251A1 (en) * | 1997-02-10 | 2000-02-02 | Matsushita Electronics Corporation | Resin sealed semiconductor device and method for manufacturing the same |
| EP0999586A2 (en) * | 1998-11-05 | 2000-05-10 | Sony Corporation | Semiconductor device and method of producing same |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| EP1020913A2 (en) * | 1999-01-12 | 2000-07-19 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
| US6861735B2 (en) | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
-
1983
- 1983-10-19 JP JP19573183A patent/JPS6086851A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884124A (en) * | 1986-08-19 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| EP0977251A4 (en) * | 1997-02-10 | 2005-09-28 | Matsushita Electric Ind Co Ltd | RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE |
| EP0977251A1 (en) * | 1997-02-10 | 2000-02-02 | Matsushita Electronics Corporation | Resin sealed semiconductor device and method for manufacturing the same |
| KR100397539B1 (ko) * | 1997-06-27 | 2003-09-13 | 마츠시타 덴끼 산교 가부시키가이샤 | 수지밀봉형 반도체 장치 및 그 제조방법 |
| US6861735B2 (en) | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
| US6900524B1 (en) | 1997-06-27 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Resin molded semiconductor device on a lead frame and method of manufacturing the same |
| WO1999000826A3 (en) * | 1997-06-27 | 1999-05-27 | Matsushita Electronics Corp | Resin molded type semiconductor device and a method of manufacturing the same |
| CN100423253C (zh) * | 1997-06-27 | 2008-10-01 | 松下电器产业株式会社 | 树脂密封型半导体装置及其制造方法 |
| US7538416B2 (en) | 1997-06-27 | 2009-05-26 | Panasonic Corporation | Resin molded type semiconductor device and a method of manufacturing the same |
| EP0999586A3 (en) * | 1998-11-05 | 2002-06-05 | Sony Corporation | Semiconductor device and method of producing same |
| EP0999586A2 (en) * | 1998-11-05 | 2000-05-10 | Sony Corporation | Semiconductor device and method of producing same |
| EP1020913A2 (en) * | 1999-01-12 | 2000-07-19 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
| EP1020913A3 (en) * | 1999-01-12 | 2003-05-14 | Sony Corporation | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US7042068B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| US6437429B1 (en) | Semiconductor package with metal pads | |
| JPS60167454A (ja) | 半導体装置 | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH01187841A (ja) | 半導体装置 | |
| JPS611042A (ja) | 半導体装置 | |
| JPH0410699Y2 (ja) | ||
| JPS61241954A (ja) | 半導体装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH11330343A (ja) | 樹脂封止型半導体装置 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| KR940008291Y1 (ko) | 플라스틱 반도체 패키지 | |
| KR200164522Y1 (ko) | Ic 카드 패키지 | |
| JPH09223767A (ja) | リードフレーム | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPS6345842A (ja) | プラスチツク・パツケ−ジ | |
| JPS61253840A (ja) | 半導体装置 | |
| JPH06132475A (ja) | 半導体パッケージ | |
| JPH04318959A (ja) | 半導体装置 |