KR100237912B1 - 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 - Google Patents

패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100237912B1
KR100237912B1 KR1019950039251A KR19950039251A KR100237912B1 KR 100237912 B1 KR100237912 B1 KR 100237912B1 KR 1019950039251 A KR1019950039251 A KR 1019950039251A KR 19950039251 A KR19950039251 A KR 19950039251A KR 100237912 B1 KR100237912 B1 KR 100237912B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor package
circuit board
semiconductor element
package
Prior art date
Application number
KR1019950039251A
Other languages
English (en)
Other versions
KR960019675A (ko
Inventor
테쓰로우 와시다
카스노리 오치
야스히로 무라사와
Original Assignee
기타오카 다카시
미쓰비시덴키 가부시키가이샤
다니구찌 이찌로오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기타오카 다카시, 미쓰비시덴키 가부시키가이샤, 다니구찌 이찌로오 filed Critical 기타오카 다카시
Publication of KR960019675A publication Critical patent/KR960019675A/ko
Application granted granted Critical
Publication of KR100237912B1 publication Critical patent/KR100237912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 장치는 반도체 소자의 일부를 노출시켜서 노출면을 형성하는 개구부를 가진 패키지 반도체와, 회로기판상에 패키지 반도체의 실장위치에 대응하는 위치에 설치된 더미랜드와, 노출면과 더미랜드사이에 설치되고 양부재를 서로 단단히 고착시키는 접합재료를 구비한다.
이에 의해, 탑재된 패키지 반도체의 리드의 손상등을 방지하고 신뢰성을 향상시킬 수 있다.
또한, 제조 공정에서 추가적인 스텝을 필요로 하지 않는다.

Description

패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
제1도는 본 발명의 수지 밀봉형 반도체 장치의 실시예를 나타낸 정면도.
제2도는 제1도의 II-II선에 따른 단면도.
제3도는 본 발명의 수지 밀봉형 반도체 장치의 다른 실시예의 정면도.
제4도는 제3도의 IV-IV선에 따른 단면도.
제5도는 본 발명의 수지 밀봉형 반도체 장치의 다른 실시예의 정면도.
제6도는 본 발명의 수지 밀봉형 반도체 장치의 다른 실시예의 단면도.
제7도는 본 발명의 수지 밀봉형 반도체 장치의 다른 실시예의 단면도.
제8도는 종래기술의 수지 밀봉형 반도체 장치의 단면도.
제9도는 종래기술의 다른 수지 밀봉형 반도체 장치의 단면도.
[발명의 분야]
본 발명은 반도체 패키지, 회로기판상에 패키지 반도체를 탑재한 반도체 장치 및 그 반도체 장치의 제조방법에 관한 것이다.
[종래의 기술]
제8도는 종래의 수지 밀봉형 반도체 장치의 일예를 나타낸 단면도이고, 반도체 소자(9) 및 리드(5)는 와이어(7)를 통하여 전기적으로 접속된다. 반도체 소자(9), 리드(5) 및 와이어(7)는 밀봉수지(6)로 밀봉된다. 밀봉수지(6)로 밀봉된 리드(5)부분은 내부리드(5a)가 되고, 밀봉수지(6)의 외부로 돌출한 부분은 외부리드(5b)를 형성하고, 외부리드(5b)의 선단부(5c)는 걸윙(gull wing)형태로 형성된다.
상기 모든 것이 수지 밀봉형 반도체 패키지(40)를 구성한다.
외부리드(5b)의 선단부(5c)는 회로기판(1)의 랜드(land)(2)에 땜납(3)으로 납땜되고, 수지 밀봉형 반도체 패키지(40) 및 회로기판(1)은 수지 밀봉형 반도체 장치를 구성한다.
최근에, 얇은 수지 밀봉형 반도체 패키지(40)로의 변경에 의해, 각 밀봉수지(6) 및 리드(5)의 두께는 수지 밀봉형 반도체 장치의 패키지의 리드(5)의 강도가 증가함에 따라 크게 감소되었고, 그에 의해 리드(5)의 납땜부 및 리드(5)는 수지 밀봉형 반도체 장치에 가해지는 열적 또는 기계적 스트레스에 의해 손상된다.
상기 문제를 해결하기 위해, 제9도에 나타낸 바와 같이 일본특허공개 No.5-243722예에서와 같이, 수지 밀봉형 반도체 패키지(40)의 수지밀봉부(6)를 접착제(8)를 이용하여 회로기판(1)상에 고착시키는 방법이 제안되었다.
수지 밀봉형 반도체 장치에 가해진 열적 또는 기계적 스트레스에 의해 리드(5)의 변형 및 파손 등의 손상 및 리드(5)의 납땜부의 손상은 이 방법을 사용하는 것에 의해 나타날 수 있다.
그러나, 이 방법은 회로기판(1)상에 접착제(8)를 고착하는 스텝 또는 밀봉수지(6) 및 회로기판(1)사이의 접착제(8)를 주입하는 스텝이 수지 밀봉형 반도체 장치의 제조 공정에 추가되어야 하는 문제점을 가지고 있다.
[발명의 요약]
상기 문제점은 본 발명에 의해 해결되었다.
본 발명의 목적은 수지 밀봉형 반도체 패키지를 설치하는 수지 밀봉형 반도체 장치는 수지 밀봉형 반도체 패키지의 리드의 파손 및 손상등을 방지하고, 수지 밀봉형 반도체 장치의 신뢰성을 향상시키는데 있다.
본 발명의 다른 목적은 제조 공정에 요구된 추가 스텝이 없는 수지 밀봉형 반도체 장치의 제조방법을 제공하는데 있다.
본 발명의 실시예에서, 수지 밀봉형 반도체 패키지는 반도체 소자와, 반도체 소자에 전기적으로 접속된 리드와, 반도체 소자 및 리드를 밀봉하며 반도체 소자의 회로가 형성되지 않은 면의 적어도 일부를 노출시켜서 형성된 노출 표면을 형성하는 개구부를 가지는 밀봉수지를 구비한다.
이 수지 밀봉형 반도체 패키지에 수지를 사용하므로써, 반도체 소자의 회로가 형성되지 않은 면은 노출되고 밀봉되지 않는다.
얇은 수지 밀봉형 반도체 패키지는 이 구조로 제조될 수 있다.
더욱이, 패키지의 열분산이 더욱 효과적으로 수행될 수 있다.
본 발명의 다른 실시예에서, 수지 밀봉형 반도체 장치는 반도체 소자, 반도체 소자에 전기적으로 접속된 리드, 반도체 소자와 리드를 밀봉하는 밀봉수지, 및 회로가 형성되지 않은 반도체 소자의 적어도 일부표면을 노출시켜서 형성된 노출면을 형성하는 개구부를 가지는 밀봉수지를 구비한 수지 밀봉형 반도체 패키지와, 그 노출면측에 수지 밀봉형 반도체 패키지를 실장하는 회로기판과, 회로기판에서 리드의 선단부와 대응하는 위치에 설치된 랜드(land)와, 회로기판에서 수지 밀봉형 반도체 패키지의 실장위치에 대응하는 위치에 설치된 더미랜드(dummy land)와, 리드의 선단부와 상기 랜드사이에 배치되고 양자를 전기적으로 접속하는 제1접합재료와, 상기 수지 밀봉형 반도체 패키지의 노출면과 더미랜드 사이에 배치되어 양 부재를 서로 단단히 고착하도록 제1접착재료와 동일한 재료의 제2접착재료를 구비한다. 수지 밀봉형 반도체 장치에 있어서, 반도체 장치는 회로기판에 위치된 더미랜드에 단단히 고착된다.
반도체로부터 발생된 열은 반도체 소자의 노출면에 도포된 접착재료를 통해 발산된다.
이 실시예에 있어서, 열적, 기계적 스트레스에 대하여 우수한 내구성을 가지는 장치등은 수지 밀봉형 반도체 패키지의 파손 및 손상을 방지할 수 있다. 또한, 반도체 소자의 열 발산 특성이 향상되고, 장치의 신뢰성은 향상된다. 더욱이, 본 발명의 실시예에 있어서, 수지 밀봉형 반도체 장치의 노출면은 수지 밀봉형 반도체 패키지의 수지의 주 면중의 하나에 함몰되어 형성된 홀의 저면에 형성되고, 그의 노출면과 상기 더미사이에 주입되어 양자를 서로 단단히 고착하도록 상기 홀내에 제2접합재료가 로딩(loading)된다.
이 수지 밀봉형 반도체 장치에 있어서, 반도체 패키지는 수지의 주 면상에 형성된 홀내에 적재된 접합재료를 가지는 회로 기판상에 위치된 더미랜드에 단단히 고착된다.
이 실시예에서, 수지 밀봉형 반도체 패키지는 회로 기판상에 설치된 더미 랜드에 더욱 단단히 접착되어, 열적 및 기계적 스트레스에 대한 내구성은 향상된다.
더욱이, 본 발명의 실시예에 의한 수지 밀봉형 반도체 장치의 제조방법은 반도체 소자, 반도체 소자에 전기적으로 접속된 리드, 반도체 소자 및 상기 리드를 밀봉하고 회로가 형성되지 않은 반도체 소자의 적어도 일부표면을 노출시켜서 노출면을 형성하는 개구부를 가지는 밀봉수지를 구비한 수지 밀봉형 반도체 패키지를 제공하는 스텝과, 회로기판상에 외부리드의 선단부와 대응하는 위치에 랜드를 형성하는 스텝과, 회로기판상에 수지 밀봉형 반도체 패키지의 실장위치에 대응하는 위치에 더미랜드를 형성하는 스텝과, 회로기판의 더미랜드 및 랜드상에 땜납을 도포하는 납땜 스텝과, 회로기판 상에 수지 밀봉형 반도체 패키지를 탑재하는 부품 탑재 스텝과, 상기 납땜을 가열하고 냉각하여 회로기판에 수지 밀봉형 반도체 패키지를 고착하는 땜납 리플로우(reflow)스텝을 구비한다.
수지 밀봉형 반도체 장치를 제조하는 이 방법에 있어서, 종래의 방법과 비교하여 새로운 재료가 필요 없고, 또한, 본 발명의 납땜 공정에서, 종래의 랜드 및 더미 랜드 각각에 땜납이 동시에 도포된다.
이 실시예에 있어서, 열적, 기계적 스트레스에 대한 우수한 내구성이 있는 수지 밀봉형 반도체 장치는 제조공정에 새로운 스텝의 추가없이 제조될 수 있다.
[실시예 1]
제1도는 본 발명의 수지 밀봉형 반도체 장치의 실시예의 정면도이고, 제2도는 제1도의 II-II선에 따른 단면도이다.
이 도면에서, 제8도와 같이 동일한 특성을 나타내는 부분에는 종래 기술 부분에 설명된 부호와 동일한 부호로 나타내고, 그 설명은 생략한다.
본 발명의 수지 밀봉형 반도체 패키지(50)는 반도체 회로가 형성되어 있지 않는 패키지의 이면을 노출시켜서 형성된 노출면(11)을 형성하는 개구부(16)를 갖는다.
패키지(50)는 밀봉 스텝에서, 예컨대, 반도체 소자(9)의 노출면(11)에 밀착해 들어가는 몰드(mold)를 만들어서 반도체 소자(9)의 이면에 밀봉 주입을 방지하도록 제작 된다.
회로 기판(1)상에는, 수지 밀봉형 반도체 패키지(50)의 실장위치에서 노출면(11)하부에 더미랜드(10)가 설치된다.
더미랜드(10)의 크기 및 형태는 반도체 소자(9)의 노출면(11)과 거의 같다.
수지 밀봉형 반도체 패키지(50)의 노출면(11)과 더미랜드(10)는 그 사이에 땜납(3a)(제2접합재료)이 도포되므로써 서로 단단히 고착된다.
상기 땜납(3a)의 면적이 적절하게 선택되더라도, 땜납(3a)으로 반도체 소자(9)의 전 노출면(11)상에 바람직하게 도포된다.
상기 공정에 의한 수지 밀봉형 반도체 장치에서, 수지 밀봉형 반도체 패키지(50)의 이면이 회로기판(1)상에 설치된 더미랜드(10)에 단단히 고착되므로써, 열적 또는 기계적 스트레스가 수지 밀봉형 반도체 장치에 가해질 때, 수지 밀봉형 반도체 패키지(50)의 리드(5)의 파손 또는 손상이 방지될 수 있어 장치의 신뢰성이 향상될 수 있다.
이 실시예의 구조에 따르면, 수지 밀봉형 반도체 장치에서 새로운 재료는 필요하지 않고, 통상적으로 랜드(2)상에 땜납(3)(제1접합재료)이 도포되거나 프린트되고 동시에 땜납(3a)이 더미랜드(10)에 설치될 수 있다.
그 후, 수지 밀봉형 반도체 패키지를 포함한 탑재부품의 부품탑재 스텝이 수행되고, 그 후 이것은 리플로우 스텝에 따라 도포 또는 프린트된 땜납을 용융 및 냉각하므로써 탑재부품이 고착된다.
리플로우 스텝에서, 더미랜드상의 땜납 또한 용융되어, 수지 밀봉형 반도체 패키지(50)의 탑재 공정에 있어서, 추가 스텝이 필요없게 된다.
더미랜드(10)상에 도포 또는 프린트된 땜납(3)의 두께는 제2도에서 과장되어 실제두께보다 더 두껍게 나타난다.
실제로는 회로기판(1)으로 부터의 수지 밀봉형 반도체 패키지(50)의 이면의 반도체 소자(9)의 노출면(11)과 외부리드(5b)의 선단부(5c)의 높이는 거의 같기 때문에, 땜납(3a)의 두께는 도포되거나 프린트된 땜납(3)의 두께와 동일하게 될 것이다.
본 실시예에서는, 수지 밀봉형 반도체 패키지(50)가 설명되었으며, 이때 다이 패드가 없는 반도체 소자(9)가 밀봉된다.
본 실시예는 최근의 수지 밀봉형 반도체 패키지의 동향으로, 더 얇은 수지 밀봉형 반도체 패키지를 제작하기 위해 생략된 반도체 소자의 받침대(pedestal)로 최근의 다이패드가 본 실시예에 나타난다.
[실시예 2]
제6도는 다이패드(12)를 가지는 구조의 수지 밀봉형 반도체 패키지를 나타낸다.
이 구조를 가지는 수지 밀봉형 반도체 패키지로 부터 실시예 1과 유사한 효과를 얻을 수 있다.
[실시예 3]
제3도는 본 발명의 수지 밀봉형 반도체 장치의 다른 실시예의 정면도 이고, 제4도는 제3도의 IV-IV선에 따른 단면도이다.
회로기판(1)상에 탑재된 수지 밀봉형 반도체 패키지(60)에서, 반도체 소자(9)는 종래의 밀봉수지(6)의 중심부에 배치되고, 밀봉수지는 반도체 소자(9)의 적절한 부분에 함몰되어 형성된 홀(15)에 설치되고, 회로가 형성되지 않은 면을 노출시켜서 형성된 노출면(13)을 형성하는 개구부(17)가 홀(15)의 저면에 설치된다.
땜납(3b)(제2접합재료)은 함물되어 형성된 홀(15)과 더미랜드(10)사이에 설치되고, 땜납(3b)은 함몰되어 형성된 홀(15)에 주입되어 실시예 1에 비하여 양자를 서로 더욱 단단하게 고착시킨다.
수지 밀봉형 반도체 패키지(60)는 반도체 소자의 이면상에 수지(6)가 함몰되어 형성된 홀(15)을 형성하기 위해 몰드를 사용하므로써 제작될 수 있다.
선택적으로, 반도체 소자가 완전히 밀봉되도록 통상적인 수지 밀봉형 반도체 패키지가 제작된 후, 제5도에 나타낸 바와 같이, 개구부를 가지는 수지 밀봉형 반도체 패키지(70)는 이면에 반도체 소자(9)의 노출면을 형성하고, 수지 밀봉형 반도체 패키지의 이면의 밀봉수지(6)를 파일 또는 절단기를 사용해서 원형으로 절단하므로서 제작될 수 있다.
본 실시예에서는 실시예 2와 같이, 수지 밀봉형 반도체 패키지의 제조공정에서 추가 스텝이 필요없다.
또한, 회로기판(1)과 수지 밀봉형 반도체 패키지(60) 또는 회로기판(1)과 수지 밀봉형 반도체 패키지(70)사이의 접합강도가 향상된다.
[실시예 4]
제7도는 다이패드(14)를 가지는 수지 밀봉형 반도체 패키지를 나타낸다.
이 패키지는 실시예 3과 유사한 효과를 갖는다.
본 발명의 바람직한 실시예는 위에서 설명되었다.
패키지는 수지뿐만 아니라 적어도 유리, 세라믹 및 금속중의 어느 하나를 구비한다.

Claims (4)

  1. 반도체 소자, 상기 반도체 소자에 전기적으로 접속된 리드, 및 상기 반도체 소자 리드를 밀봉하는 봉지수지로서, 일주면에서 단면 오목형상으로 함몰되어 구성된 구멍의 저면에, 상기 반도체 소자의 회로가 형성되지 않은 면의 적어도 일부를 노출시켜 노출면을 형성하는 개구를 가지는 봉지 수지를 구비한 수지 봉지형 반도체 패키지와, 상기 수지봉지형 반도체 패키지를 상기 노출면을 회로기판 측으로하여 실장하기 위한 회로기판과, 상기 회로기판상에서 상기 리드의 선단부와 대응하는 위치에 설치된 랜드와, 상기 회로기판상에 상기 수지봉지형 반도체 패키지의 실장위치와 대응하는 위치에 설치된 더미 랜드와, 상기 리드의 선단부와 상기 랜드의 사이에 설치되어 양 부재를 전기적으로 접속하는 제1접합재료와, 상기 수지봉지형 반도체 패키지의 노출면과 상기 더미랜드 사이에서 상기 구멍에 상기 구멍의 저면 및 내측면에 밀착하도록 밀려 들어가 설치되어 상기 양 부재를 서로 단단히 고착시키는 제1접합재료와 동일한 재료의 제2접합재료를 구비한 수지봉지형 반도체 장치.
  2. 제1항에 있어서, 상기 패키지는 수지, 유리, 세라믹 및 금속으로 이루어진 군으로부터 선택된 재료중 적어도 하나를 구비한 반도체 장치.
  3. 반도체 소자, 상기 반도체 소자에 전기적으로 접속된 리드, 상기 반도체 소자와 상기 리드를 밀봉하고 회로가 형성되지 않은 반도체 소자의 적어도 일부표면을 노출시켜서 노출면을 형성하는 개구부를 가지는 패키지를 구비한 반도체 패키지를 제공하는 스텝과, 회로기판상에서 외부리드의 선단부와 대응하는 위치에 랜드를 형성하는 스텝과, 상기 회로기판상에서 상기 반도체 패키지의 실장위치에 대응하는 위치에 더미랜드를 형성하는 스텝과, 상기 회로기판의 상기 랜드 및 상기 더미랜드상에 땜납을 도포하는 땜납 공급 스텝과, 상기 회로기판상에 상기 반도체 패키지를 탑재하는 부품 탑재 스텝과, 상기 납땜을 가열하고 냉각하여 상기 회로기판상에 상기 반도체 패키지를 고착하는 땜납 리플로우 스텝을 구비한 수지봉지형 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 노출면은 상기 봉지수지가 수지봉지형 반도체 패키지의 일주면에서 단면이 오목한 형상으로 함몰되어 구성된 구멍의 저면에 형성되어 있고, 상기 리플로우 공정에서는 상기 납땜은 그 구멍에, 구멍의 저면 및 내측면에 밀착하도록 밀려 들어가 상기 노출면과 상기 더미랜드와의 사이에 배치되어, 양자를 서로 강하게 고착하는 것을 특징으로 하는 수지봉지형 반도체 장치의 제조방법.
KR1019950039251A 1994-11-01 1995-11-01 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 KR100237912B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6269045A JPH08130267A (ja) 1994-11-01 1994-11-01 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP94-269045 1994-11-01

Publications (2)

Publication Number Publication Date
KR960019675A KR960019675A (ko) 1996-06-17
KR100237912B1 true KR100237912B1 (ko) 2000-01-15

Family

ID=17466913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039251A KR100237912B1 (ko) 1994-11-01 1995-11-01 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
EP (1) EP0711104B1 (ko)
JP (1) JPH08130267A (ko)
KR (1) KR100237912B1 (ko)
DE (1) DE69511992T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
KR100867637B1 (ko) 2006-11-10 2008-11-10 삼성전자주식회사 반도체 장치 및 이의 제조 방법
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
EP3470366B1 (en) * 2017-10-12 2020-07-08 Murata Manufacturing Co., Ltd. Reducing vibration of a mems installation on a printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169450A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体装置
US4866506A (en) * 1984-04-02 1989-09-12 Oki Electric Industry Co., Ltd. Plastic-sealed IC device of heat-resistant construction

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2488445A1 (fr) * 1980-08-06 1982-02-12 Efcis Boitier plastique pour circuits integres
KR930009031A (ko) * 1991-10-18 1993-05-22 김광호 반도체 패키지
US5177669A (en) * 1992-03-02 1993-01-05 Motorola, Inc. Molded ring integrated circuit package
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866506A (en) * 1984-04-02 1989-09-12 Oki Electric Industry Co., Ltd. Plastic-sealed IC device of heat-resistant construction
JPS62169450A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
EP0711104B1 (en) 1999-09-08
EP0711104A1 (en) 1996-05-08
KR960019675A (ko) 1996-06-17
DE69511992T2 (de) 2000-04-20
DE69511992D1 (de) 1999-10-14
JPH08130267A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
KR0134902B1 (ko) 칩 캐리어 패키지 및 집적 회로 패키지
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP2875139B2 (ja) 半導体装置の製造方法
US6028356A (en) Plastic-packaged semiconductor integrated circuit
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH0750359A (ja) 支持体から離脱可能なリードを有する半導体パッケージ
JP3839178B2 (ja) 半導体装置
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JP3606078B2 (ja) 半導体装置およびその製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP3281859B2 (ja) 混成集積回路装置の製造方法
JPH11150213A (ja) 半導体装置
JPH09306934A (ja) チップ型半導体装置の製造方法
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
US20040021219A1 (en) Method of mounting integrated circuit die in a package using a solder preform having isolatable portions
JP2000124401A (ja) 半導体装置
JP3337526B2 (ja) パッケージ型半導体部品の構造
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0794674A (ja) 半導体装置およびその製造方法
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
JP3711669B2 (ja) 電子部品搭載用基板
JPH09181223A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee