JP4153813B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4153813B2 JP4153813B2 JP2003081023A JP2003081023A JP4153813B2 JP 4153813 B2 JP4153813 B2 JP 4153813B2 JP 2003081023 A JP2003081023 A JP 2003081023A JP 2003081023 A JP2003081023 A JP 2003081023A JP 4153813 B2 JP4153813 B2 JP 4153813B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- support substrate
- insulating member
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、狭パッドピッチで小さな半導体チップを搭載する半導体装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
インナリードを接着剤などを介して金属板やセラミック板に固定する技術として、特開平８−１１６０１２号公報、特開平５−１６０３０４号公報、特開平５−３６８６２号公報、特開平１１−２８９０４０号公報、特表平１１−５１４１４９号公報、特開平７−１５３８９０号公報、特開平６−２９１２１７号公報および特開平５−２３５２４６号公報にその記載がある。
【０００３】
まず、特開平８−１１６０１２号公報には、放熱板としてアルミ板を用い、かつこのアルミ板の表面に絶縁層を設けることによりアルミ板に接着剤を介してインナリードを固定する樹脂封止型半導体装置が記載されており、この半導体装置において、放熱性向上、材料費の削減および製造時間の短縮化を図ることを目的としている。
【０００４】
特開平５−１６０３０４号公報には、放熱板としてアルミニウム板を用い、熱特性の向上を目的として、接着剤を介してリードをアルミニウム板に接着した構造の半導体装置が記載されている。
【０００５】
特開平５−３６８６２号公報には、インナリードにセラミック板を接着する構造の半導体装置が記載されており、半導体チップからの熱をセラミック板およびインナリードを介して外部に放出して半導体装置の放熱性の向上を目的としている。
【０００６】
特開平１１−２８９０４０号公報には、放熱板の一方の面に電気的絶縁層および接着剤層を介してインナリードが接合されたリードフレームとこれを用いた半導体装置が、品質向上および製造コスト低減を目的として記載されている。
【０００７】
特表平１１−５１４１４９号公報には、表面に電気絶縁性アノード処理コーティングが施されたヒートスラグに半導体チップとリードを固定する構造の電子パッケージが、熱特性の改善を目的として記載されている。
【０００８】
特開平７−１５３８９０号公報には、絶縁処理を施した金属板からなる放熱板に接着剤を介してインナリードを固定する半導体装置用リードフレームが記載されており、このリードフレームによって放熱性向上、信号処理の高速化および半導体装置の長寿命化を図ることを目的としている。
【０００９】
特開平６−２９１２１７号公報には、放熱板としてセラミック板を用い、かつこのセラミック板に接着剤を介してインナリードを固定する熱放散型リードフレームが記載されており、このリードフレームをパッケージ構造とした際に、熱による残留応力を抑えるとともに製作段階でのフレーム形状の変形を防止することを目的としている。
【００１０】
特開平５−２３５２４６号公報には、絶縁テープの一方の面に半導体チップの主面を接着剤を介して固定し、かつ他方の面に接着剤を介してインナリードを固定し、絶縁テープの孔に半導体チップの表面電極を露出させてインナリードと表面電極とを前記孔を介してワイヤによって接続する構造の半導体装置が記載されており、チップの設計自由度を大きくするとともに信号伝達の高速化を目的としている。
【００１１】
【発明が解決しようとする課題】
ところが、特開平５−２３５２４６号公報を除く前記７つの公報に記載された技術は、金属板やセラミック板を用いて放熱性を向上させることが目的であり、接着剤を介してインナリードを金属板やセラミック板に固定するという技術を多ピン、かつ狭パッドピッチの半導体装置に用いるという思想は記載されていない。
【００１２】
また、特開平５−２３５２４６号公報には、インナリードを絶縁テープに固定する技術が記載されているが、ここに記載された構造（絶縁テープの一方の面に半導体チップの主面を固定し、かつ他方の面にインナリードを固定し、絶縁テープの孔に半導体チップのパッドを露出させてインナリードとパッドとを前記孔を介してワイヤによって接続する構造）では、半導体チップが小さく、かつ多ピンになると、チップ上のテープ領域が少なくなり、絶縁テープにおいて孔を形成する領域がなくなるという問題が起こる。
【００１３】
したがって、特開平５−２３５２４６号公報に記載された構造で小チップかつ多ピン構造の実現は困難であることが問題となる。
【００１４】
さらに、特開平５−２３５２４６号公報に記載された構造では、絶縁テープに孔を形成しなければならないため、チップサイズに合わせた大きさの絶縁テープが必要になるとともに、この絶縁テープが貼り付けられたリードフレームを準備しなければならず、リードフレームの標準化を図れないことが問題となる。
【００１５】
本発明の目的は、狭パッドピッチ化および信頼性向上を図る半導体装置及びその製造方法を提供することにある。
【００１６】
さらに、本発明のその他の目的は、リードフレームの標準化を可能にする半導体装置及びその製造方法を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１９】
すなわち、本発明は、（ａ）平面形状が、一対の第１辺、及び前記第１辺の長さ以上の長さである一対の第２辺を有する四角形から成り、前記四角形の前記第１辺及び前記第２辺のそれぞれに沿って複数のパッドが第１のピッチ（Ｐ）で形成された主面と、前記主面と対向する裏面とを有する半導体チップを準備する工程、（ｂ）前記半導体チップの裏面を中央部で支持し、前記中央部を囲む周辺部に絶縁性部材を有する支持基板と、先端部、及び前記先端部と対をなす他端部をそれぞれ有し、前記第１のピッチ（Ｐ）の２倍以上の第２のピッチ（Ｌ）で配置され、前記絶縁性部材を介して前記先端部が前記支持基板にそれぞれ固定された複数のリードとから成るパッケージ領域を有するリードフレームを準備する工程、（ｃ）前記半導体チップの前記第１辺の長さ（Ａ）と、前記複数のリードのうち、前記半導体チップの中心部から最も遠い箇所に配置されたリードの先端部から、この先端部と対向する前記半導体チップの辺までの距離（Ｂ）との関係が、（Ｂ）≦（Ａ）≦２×（Ｂ）となるように、前記支持基板上に前記半導体チップを搭載する工程、（ｄ）前記半導体チップの前記複数のパッドと前記複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程、（ｅ）前記支持基板、前記絶縁性部材、前記複数のリードのそれぞれの先端部、前記半導体チップ、及び前記複数のワイヤを樹脂封止して封止部を形成する工程、（ｆ）前記封止部から露出した前記複数のリードの他端部を前記リードフレームから分離する工程、を含むものである。
【００２０】
また、本発明は、平面形状が、一対の第１辺、及び前記第１辺の長さ以上の長さである一対の第２辺を有する四角形から成り、前記四角形の前記第１辺及び前記第２辺のそれぞれに沿って複数のパッドが第１のピッチ（Ｐ）で形成された主面と、前記主面と対向する裏面とを有する半導体チップと、前記半導体チップの裏面を中央部で支持し、前記中央部を囲む周辺部に絶縁性部材を有する支持基板と、先端部、及び前記先端部と対をなす他端部をそれぞれ有し、前記第１のピッチ（Ｐ）の２倍以上の第２のピッチ（Ｌ）で配置され、前記絶縁性部材を介して前記先端部が前記支持基板にそれぞれ固定された複数のリードと、前記半導体チップの複数のパッドと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、前記支持基板、前記絶縁性部材、前記複数のリードのそれぞれの先端部、前記半導体チップ、及び前記複数のワイヤを樹脂封止する封止部と、を含み、前記半導体チップは、前記半導体チップの前記第１辺の長さ（Ａ）と、前記複数のリードのうち、前記半導体チップの中心部から最も遠い箇所に配置されたリードの先端部から、この先端部と対向する前記半導体チップの辺までの距離（Ｂ）との関係が、（Ｂ）≦（Ａ）≦２×（Ｂ）となるように、前記支持基板上に配置されているものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２４】
さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００２５】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値および範囲についても同様である。
【００２６】
また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す図であり、（ａ）は断面図、（ｂ）は平面図、図２は図１に示す半導体装置における半導体チップとインナリードとの距離の一例を示す部分平面図、図３は図１に示す半導体装置における半導体チップのパッドピッチおよびインナリードのリード間ピッチの一例を示す拡大部分平面図、図４は図１に示す半導体装置の組み立てに用いられるマトリクスフレームの構造の一例を一部破断して示す部分平面図、図５は図４に示すＡ−Ａ線に沿う断面の構造を示す拡大部分断面図、図６は図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるダイボンディング後の構造の一例を一部破断して示す部分平面図、図７は図６に示すＢ−Ｂ線に沿う断面の構造を示す拡大部分断面図、図８は図７に対する変形例のダイボンディング後の構造を示す拡大部分断面図、図９は図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を一部破断して示す部分平面図、図１０は図９に示すＣ−Ｃ線に沿う断面の構造を示す拡大部分断面図、図１１は図１０に対する変形例のワイヤボンディング後の構造を示す拡大部分断面図、図１２は図４に示すマトリクスフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を一部破断して示す部分平面図、図１３は図１２に示すＤ−Ｄ線に沿う断面の構造を示す拡大部分断面図、図１４は図１に示す半導体装置の組み立てに用いられる単列リードフレームのフレーム本体の構造の一例を示す部分平面図、図１５は図１４にフレーム本体に絶縁性部材が取り付けられた単列リードフレームの構造を示す拡大部分平面図、図１６は図１５に示す単列リードフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す拡大部分平面図、図１７は図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を示す拡大部分平面図、図１８は図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける切断成型後の構造の一例を示す側面図、図１９は図１に示す半導体装置と他の半導体装置の実装状態の一例を示す拡大部分平面図、図２０は図５に対する変形例の構造を示す拡大部分断面図、図２１は本発明の実施の形態１の変形例の半導体装置の構造を示す断面図、図２２は図２１に示す変形例の半導体装置の詳細構造を示す断面図、図２３は図２１に示す変形例の半導体装置の詳細構造を示す断面図、図２４は図２１に示す変形例の半導体装置の詳細構造を示す断面図、図２５は本発明の実施の形態１の変形例の半導体装置であるＱＦＮの構造を示す図であり、（ａ）は断面図、（ｂ）は底面図である。
【００２８】
本実施の形態１の半導体装置は、樹脂封止形で、かつ面実装形のものであるとともに、大きさが比較的小さくかつ狭パッドピッチ（例えば、パッドピッチが８０μｍ以下）の半導体チップ２が組み込まれたものであり、本実施の形態１ではこの半導体装置の一例として、図１に示すＱＦＰ（Quad Flat Package)６を取り上げて説明する。
【００２９】
さらに、本実施の形態１のＱＦＰ６は、多ピンのものである。
【００３０】
ＱＦＰ６の基本構成について説明すると、図１（ａ),（ｂ）に示すように、半導体チップ２の周囲に延在する複数のインナリード１ｂと、半導体チップ２を支持し、かつそれぞれのインナリード１ｂの端部と接合された薄板状の絶縁性部材と、半導体チップ２の主面２ｃに形成された表面電極であるパッド２ａとこれに対応するインナリード１ｂとを電気的に接続するボンディング用のワイヤ４と、半導体チップ２とワイヤ４と前記絶縁性部材とを樹脂封止して形成された封止部３と、インナリード１ｂに連なり、かつ封止部３から４方向の外部に突出した外部端子である複数のアウタリード１ｃとからなり、このアウタリード１ｃが、ガルウィング状に曲げ加工されている。
【００３１】
なお、ＱＦＰ６は、前記絶縁性部材が、例えば、絶縁性のエポキシ系などのテープ基材５ａと熱可塑性樹脂などの絶縁性の接着層５ｂとからなるテープ基板５であり、そのチップ支持面５ｃで半導体チップ２を支持しており、それぞれのインナリード１ｂの端部が接着層５ｂによって絶縁性部材５に固定されているため、モールド（樹脂封止）の際のモールド樹脂の流れによるワイヤ流れやインナリード１ｂのばたつきを抑える構造となっている。
【００３２】
そこで、本実施の形態１のＱＦＰ６の特徴は、薄板状のテープ基板５によるインナリード１ｂの固定に加えて、図２に示すように、半導体チップ２の四角形の主面２ｃの短辺の長さ（ａ）が、先端がＱＦＰ６の平面方向の中心線６ａ（Ｘ軸またはＹ軸の中心線６ａ）から最も遠い箇所に配置されたインナリード１ｂの前記先端から半導体チップ２までの距離（ｂ）の２倍以下となっている。
【００３３】
すなわち、半導体チップ２の短辺長（ａ）と、半導体チップ２からその先端箇所が最も離れたインナリード１ｂの半導体チップ２とのクリアランス（ｂ）との関係が、ａ≦２ｂとなっている。
【００３４】
さらに、好ましくは、ｂ≦ａ≦２ｂとなっている。
【００３５】
これにより、小さく、かつ狭パッドピッチの半導体チップ２を搭載する多ピンのＱＦＰ６において、ワイヤ流れやインナリード１ｂのばたつきを抑える効果を確実に作用させることができる。
【００３６】
その結果、ＱＦＰ６の信頼性を向上できる。
【００３７】
さらに、ＱＦＰ６では、半導体チップ２の大きさが小さくなっても、テープ基板５に半導体チップ２を搭載することができるため、チップサイズごとにマトリクスフレーム１（図４参照）や単列リードフレーム１ｇ（図１５参照）などのリードフレームを準備しなくてよく、その結果、リードフレームの標準化を図ることができる。
【００３８】
また、図３は、ＱＦＰ６において、これ搭載される狭パッドピッチの半導体チップ２のパッドピッチ（Ｐ）と、隣接する先端のリード間ピッチが最も小さい（狭い）インナリード１ｂの先端ピッチ（Ｌ）との関係を示したものであり、Ｐ≦Ｌ／２の関係となっている。
【００３９】
すなわち、半導体チップ２のパッドピッチが、隣接するインナリード１ｂ間の先端のピッチの最小値の１／２以下であることにより、狭パッドピッチの半導体チップ２を搭載したＱＦＰ６への有効性を高めることができる。
【００４０】
なお、半導体チップ２のパッドピッチ（Ｐ）は、例えば、６０μｍであり、インナリード１ｂの先端ピッチの最小値（Ｌ）は、例えば、１８０μｍであり、この場合、（Ｐ＝６０μｍ）≦（Ｌ＝１８０μｍ）／２となる。
【００４１】
また、本実施の形態１のＱＦＰ６は、狭パッドピッチで、かつ多ピンのものである。そこで、前記ＱＦＰ６への有効性が得られるのは、封止部３の平面方向の大きさが、例えば、２０ｍｍ×２０ｍｍ以上で、かつピン数（外部端子数）が１７６本以上である場合に、高い有効性が得られる。
【００４２】
ただし、前記パッドピッチ（Ｐ）、インナリード１ｂの先端ピッチの最小値（Ｌ）、封止部３の平面方向の大きさおよびピン数などについては、前記数値に限定されるものではない。
【００４３】
なお、半導体チップ２には、その主面２ｃに、所望の半導体集積回路が形成され、この主面２ｃに形成されたパッド２ａとこれに対応するインナリード１ｂとが、ワイヤ４によって接続され、さらに、インナリード１ｂと繋がったアウタリード１ｃがＱＦＰ６の外部端子として外部に出力される。
【００４４】
したがって、半導体チップ２とアウタリード１ｃとの信号の伝達は、ワイヤ４とインナリード１ｂを介して行われる。
【００４５】
また、ワイヤ４は、例えば、金線である。
【００４６】
さらに、インナリード１ｂおよびアウタリード１ｃは、例えば、鉄−Ｎｉ合金または銅合金などである。
【００４７】
また、封止部３は、例えば、エポキシ系の熱硬化性樹脂などを用いてモールド（樹脂封止）を行い、その後、これを熱硬化させて形成したものである。
【００４８】
次に、本実施の形態１のＱＦＰ６の製造方法について説明する。
【００４９】
なお、ＱＦＰ６の製造方法に用いられるリードフレームとして、まず、図４に示すマトリクスフレーム１を用いる場合を説明する。
【００５０】
最初に、複数のインナリード１ｂと、それぞれのインナリード１ｂの端部と接合するとともに半導体チップ２を支持可能な薄板状のテープ基板５（絶縁性部材）と、インナリード１ｂと連なる複数のアウタリード１ｃとからなる複数のパッケージ領域１ｈがマトリクス配置で形成された図４に示すマトリクスフレーム１を準備する。
【００５１】
すなわち、鉄−Ｎｉ合金または銅合金などからなるフレーム本体１ａの各パッケージ領域１ｈに、図５に示すようにテープ基板５が取り付けられたマトリクスフレーム１を準備する。
【００５２】
例えば、テープ基材５ａに熱可塑性樹脂の接着剤を塗布して接着層５ｂを形成したテープ基板５を用意し、マトリクスフレーム１の各パッケージ領域１ｈにおいて、それぞれのインナリード１ｂの端部とテープ基板５とを接着層５ｂを介して熱圧着法によって固定する。
【００５３】
その際、テープ基板５のインナリード配置側の面すなわちチップ支持面５ｃ全面に亘って接着層５ｂを形成し、この接着層５ｂによって各インナリード１ｂとテープ基板５とを接合する。
【００５４】
これによって、図４に示すマトリクスフレーム１が出来あがる。
【００５５】
なお、１枚のマトリクスフレーム１には、１個のＱＦＰ６に対応したパッケージ領域１ｈがマトリクス配置で形成され、それぞれのパッケージ領域１ｈにおいて各インナリード１ｂの端部に絶縁性の接着層５ｂを介してテープ基材５ａが接合されている。
【００５６】
また、それぞれのパッケージ領域１ｈには、テープ基板５の周囲４方向に対して複数のインナリード１ｂと、それぞれに連なって一体に形成された外部端子であるアウタリード１ｃと、モールド時のモールド樹脂の流出を阻止するダムバー１ｉとが配置され、各アウタリード１ｃは、フレーム本体１ａの枠部１ｆによって支持されている。
【００５７】
さらに、この枠部１ｆには、ダイボンディング時やワイヤボンディング時にマトリクスフレーム１を搬送する際のガイド用長孔１ｄおよび位置決め孔１ｅが形成されている。
【００５８】
その後、図６および図７に示すように、各パッケージ領域１ｈにおいて、テープ基板５のチップ支持面５ｃに半導体チップ２を搭載するダイボンディング（ペレットボンディングまたはチップマウントともいう）を行う。
【００５９】
すなわち、半導体チップ２の裏面２ｂとテープ基板５のチップ支持面５ｃとを固定する。
【００６０】
その際、半導体チップ２の固定は、図７に示すようにテープ基板５の接着層５ｂによって行ってもよいし、あるいは、図８に示す変形例のように、銀ペーストなどの樹脂ペースト８によって固定してもよい。
【００６１】
なお、各パッケージ領域１ｈのテープ基板５において、半導体チップ２は、テープ基板５のインナリード配置側の面に搭載するとともに、半導体チップ２の四角形の主面２ｃの短辺の長さが、先端がＱＦＰ６の平面方向の中心線６ａから最も遠い箇所に配置されたインナリード１ｂの前記先端から半導体チップ２までの距離の２倍以下となるように搭載する。
【００６２】
つまり、図２に示すａ≦２ｂの関係とする。
【００６３】
なお、本実施の形態１のＱＦＰ６に組み込まれる半導体チップ２は、小形のものであるとともに、そのパッドピッチが、例えば、８０μｍ未満、好ましくは６０μｍ以下の狭パッドピッチのものである。
【００６４】
その後、図９、図１０に示すように、半導体チップ２のパッド２ａとこれに対応するインナリード１ｂとをワイヤボンディングによって接続する。
【００６５】
つまり、金線などのボンディング用のワイヤ４を用いてワイヤボンディングを行い、これにより、パッド２ａとこれに対応するインナリード１ｂとをワイヤ４によって接続する。
【００６６】
なお、図１１に示す変形例は、絶縁性部材として、ガラス入りエポキシ基板５ｄを用いた場合である。
【００６７】
ワイヤボンディング終了後、モールド方法によって半導体チップ２とワイヤ４と各インナリード１ｂとテープ基板５とを樹脂封止して、図１２、図１３に示すように、封止部３を形成する。
【００６８】
なお、前記モールドに用いるモールド樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
【００６９】
樹脂封止終了後、封止部３から突出した１７６本のアウタリード１ｃをリードフレーム１のフレーム本体１ａの枠部１ｆから切断成形金型（図示せず）などを用いた切断によって分離し、さらに、図１（ａ）に示すように、アウタリード１ｃをガルウィング状に曲げ成形する。
【００７０】
これにより、図１に示すＱＦＰ６（半導体装置）を製造できる。
【００７１】
続いて、リードフレームとして、図１５に示す単列リードフレーム１ｇを用いて製造を行う場合を説明する。
【００７２】
単列リードフレーム１ｇは、複数のインナリード１ｂと、それぞれのインナリード１ｂの端部と接合するとともに半導体チップ２を支持可能な薄板状の絶縁性部材であるテープ基板５と、インナリード１ｂと連なる複数のアウタリード１ｃとからなる図１４に示す複数のパッケージ領域１ｈが１列に連なって形成された多連のものである。
【００７３】
すなわち、複数のインナリード１ｂとこれに連なる複数のアウタリード１ｃとからなる複数のパッケージ領域１ｈが１列に連なって形成された図１４に示すフレーム本体１ａの各パッケージ領域１ｈに、図４に示すマトリクスフレーム１の場合と同様にテープ基板５を取り付けたものである。
【００７４】
以下、マトリクスフレーム１を用いた場合の製造方法と同様の手順により、ダイボンディングおよびワイヤボンディングを行い、図１６に示す状態とする。
【００７５】
さらに、モールドによる樹脂封止を行って図１７に示す状態とし、その後、切断成形を行って図１８に示すＱＦＰ６とする。
【００７６】
なお、完成したＱＦＰ６は、図１９に示すように、他の半導体パッケージであるＳＯＰ（Small Outline Package)９や、他の電子部品などと一緒に同一の実装基板７に、例えば、半田リフローなどによって混載可能である。
【００７７】
次に、図２０〜図２５に示す本実施の形態１の変形例について説明する。
【００７８】
図２０は、薄板状の絶縁性部材として、セラミック基板５ｅを用いた例であり、セラミック基板５ｅとインナリード１ｂとが接着層５ｂによって接合されている。セラミック基板５ｅを用いても、テープ基板５を用いた場合と同様の効果を得ることができる。
【００７９】
また、図２１に示すＱＦＰ６は、テープ基板５などの絶縁性部材のインナリード配置側の面（チップ支持面５ｃ）と反対側の面に、金属板５ｆが取り付けられた構造のものであり、図２２〜図２４は、その具体例を示すものである。
【００８０】
図２２は、絶縁性部材として接着層５ｂを使用するものである。
【００８１】
すなわち、金属板５ｆの一方の面に絶縁性の接着剤を塗布して接着層５ｂを形成し、この接着層５ｂを介してインナリード１ｂと金属板５ｆとが接合されている。
【００８２】
また、図２３は、接着層５ｂが、硬質接着層５ｇと軟質接着層５ｈとからなる２層式のものであり、軟質接着層５ｈによってインナリード１ｂと硬質接着層５ｇとの接合を図り、かつ、硬質接着層５ｇによってインナリード１ｂのバリによる金属板５ｆ側への突き抜けを防ぐものである。
【００８３】
さらに、図２４は、テープ基材５ａの表裏両面に接着層５ｂを形成して、これによってインナリード１ｂとテープ基材５ａの接合、およびテープ基材５ａと金属板５ｆとの接合を図るものである。
【００８４】
なお、図２１〜図２４に示す変形例の場合、図１に示すテープ基板５を用いた場合の効果と同様の効果に加えて、金属板５ｆが取り付けられたことにより、ＱＦＰ６の放熱性を向上させることができる。
【００８５】
また、図２５（ａ),（ｂ）に示す変形例は、半導体装置がＱＦＮ（Quad Flat Non-leaded Package) １０の場合であり、本実施の形態１の半導体装置は、ＱＦＮ１０であってもその目的を実現することができる。
【００８６】
ＱＦＮ１０は、図２５（ｂ）に示すように、封止部３の裏面３ａの周縁部に外部端子となるアウタリード１ｃが配置される構造のものであり、図２５（ａ）に示すように、インナリード１ｂの端部に、例えば、テープ基板５などの絶縁性部材（セラミック基板５ｅやガラス入りエポキシ基板５ｄなどでもよい）が固定され、そのチップ支持面５ｃに半導体チップ２が固定された構造のものである。
【００８７】
このＱＦＮ１０においても、半導体チップ２とインナリード１ｂとの関係を図２に示す関係とし、あるいは、これに加えて図３に示すパッドピッチおよびインナリード１ｂの先端ピッチの条件を設定することにより、図１に示したＱＦＰ６と同様の効果を得ることができる。
【００８８】
（実施の形態２）
図２６は本発明の実施の形態２の半導体装置の構造の一例を示す断面図、図２７は図２６に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分断面図、図２８〜図３３は本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図、図３４は本発明の実施の形態２のリードフレームの絶縁性部材に半導体チップを搭載した際の半導体チップと絶縁性部材および接着層との厚さの関係の一例を示す部分断面図、図３５と図３６は本発明の実施の形態２の変形例のリードフレームの構造を示す拡大部分平面図である。
【００８９】
図２６に示す本実施の形態２の半導体装置は、実施の形態１のＱＦＰ６とほぼ同様の基本構造を有するＱＦＰ１１であるが、実施の形態１で説明した図２および図３に示す条件は含んでいないものである。
【００９０】
ＱＦＰ１１の基本構成は、半導体チップ２の周囲に延在する複数のインナリード１ｂと、半導体チップ２を支持し、かつそれぞれのインナリード１ｂの端部と接合された薄板状の絶縁性部材と、半導体チップ２と前記絶縁性部材とを接合する樹脂ペースト８と、インナリード１ｂと前記絶縁性部材とを接合する接着層５ｂと、半導体チップ２のパッド２ａとこれに対応するインナリード１ｂとを接続するボンディング用のワイヤ４と、半導体チップ２ワイヤ４と前記絶縁性部材とを樹脂封止して形成された封止部３と、インナリード１ｂに連なり、かつ封止部３から露出する複数のアウタリード１ｃとからなる。
【００９１】
そこで、本実施の形態２のＱＦＰ１１の特徴は、接着層５ｂの形成箇所や絶縁性部材の材質または形状などを変えたことである。
【００９２】
まず、図２７は、前記絶縁性部材としてテープ基板５を用い、さらに、接着層５ｂが、テープ基板５のインナリード配置側の面のリード接合部５ｌのみに配置されており、テープ基板５のテープ基材５ａとインナリード１ｂとが接着層５ｂによって接合されている。
【００９３】
これによって、接着層５ｂを形成する接着剤の量を減らしてコスト低減を図ることができる。
【００９４】
また、図２８は、前記絶縁性部材としてガラス入りエポキシ基板５ｄを用いたものであり、さらに、図２９は、前記絶縁性部材としてガラス入りエポキシ基板５ｄを用いた際に、接着層５ｂを、ガラス入りエポキシ基板５ｄのインナリード配置側の面のリード接合部５ｌのみに配置したものである。
【００９５】
図２８および図２９では、ガラス入りエポキシ基板５ｄとインナリード１ｂとが接着層５ｂによって接合されている。
【００９６】
また、図３０および図３１は、前記絶縁性部材として、ガラス入りエポキシ基板５ｄを用いた場合であり、ガラス入りエポキシ基板５ｄとインナリード１ｂとが、表裏両面に接着層５ｂが配置されたテープ基材５ａを有する両面接着テープ５ｉの接着層５ｂによって接合されている。
【００９７】
その際、図３０は、両面接着テープ５ｉが、ガラス入りエポキシ基板５ｄのインナリード配置側の面（チップ支持面５ｃ）の全面に亘って配置されており、また、図３１は、インナリード１ｂのリード接合部５ｌのみに両面接着テープ５ｉが配置されている場合である。
【００９８】
また、図３２および図３３は、前記絶縁性部材が、アルミナ粒子５ｊを含有するガラス入りエポキシ基板５ｄであり、ガラス入りエポキシ基板５ｄとインナリード１ｂとが両面接着テープ５ｉの接着層５ｂによって接合されているものである。
【００９９】
その際、図３２は、両面接着テープ５ｉが、ガラス入りエポキシ基板５ｄのインナリード配置側の面（チップ支持面５ｃ）の全面に亘って配置されており、また、図３３は、ガラス入りエポキシ基板５ｄの両面接着テープ接合側と反対側の面に金属板５ｆが取り付けられているものである。
【０１００】
なお、前記絶縁性部材として、アルミナ粒子５ｊを含有したガラス入りエポキシ基板５ｄを用いることにより、ガラス入りエポキシ基板５ｄの熱膨張係数を半導体チップ２のシリコンに近づけることができるとともに、放熱性を向上できる。さらに、図３３に示すように、金属板５ｆを取り付けることにより、放熱性をさらに向上できる。
【０１０１】
また、図３４は、前記絶縁性部材として、ガラス入りエポキシ基板５ｄを用いた際に（テープ基板５でもよい）、半導体チップ２の厚さ（Ｃ）が、ガラス入りエポキシ基板５ｄと接着層５ｂとを合わせた厚さ（Ｄ）より厚くなるような構造としたものであり、Ｃ＞Ｄとなっている。
【０１０２】
これにより、半導体チップ２のダイボンディング時の熱伝導を向上できる。
【０１０３】
さらに、半導体チップ２の厚さが、ガラス入りエポキシ基板５ｄなどの絶縁性部材と接着層５ｂとを合わせた厚さより厚いことにより、前記絶縁性部材の厚さを薄くできるため、本実施の形態２のＱＦＰ１１の厚さを薄く形成できる。
【０１０４】
その結果、材料費を低減でき、したがって、ＱＦＰ１１の低コスト化を図ることができる。
【０１０５】
また、図３５および図３６に示す変形例は、絶縁性部材としてテープ基板５（ガラス入りエポキシ基板５ｄでもよい）を用いた際に、テープ基板５に種々の形状の貫通孔５ｋが形成され、貫通孔５ｋに樹脂封止の際のモールド樹脂が埋め込まれるものである。
【０１０６】
図３５は、テープ基板５に複数の円形の貫通孔５ｋを設けた場合であり、また、図３６は、細長い貫通孔５ｋを十字配置に設けたものである。
【０１０７】
図３５および図３６に示す構造により、インナリード１ｂのばたつきを抑えつつ、かつワイヤ流れを防ぐことができるとともに、モールド樹脂とテープ基板５との密着性を向上でき、ＱＦＰ１１の信頼性を向上できる。
【０１０８】
なお、テープ基板５における貫通孔５ｋの形状や形成領域は、モールド樹脂によるワイヤ流れを発生させない程度の大きさ（形状）や領域であれば、特に限定されるものではない。
【０１０９】
本実施の形態２のＱＦＰ１１によれば、インナリード１ｂの端部をテープ基板５やガラス入りエポキシ基板５ｄなどの薄板状の絶縁性部材と接合することにより、モールド樹脂の流れによるワイヤ流れやインナリードばたつきを抑えることができ、その結果、インナリード１ｂの狭パッドピッチ化を図ることができるとともに、インナリード１ｂのばたつきによるワイヤ４の断線を防止できる。
【０１１０】
さらに、インナリード１ｂの端部を前記薄板状の絶縁性部材と接合することにより、モールド樹脂とインナリード１ｂとの熱膨張係数の差によって発生する半田リフロー時のインナリード１ｂの先端付近の伸縮を抑えることができる。
【０１１１】
これにより、ワイヤ４のインナリード１ｂとの接合部で発生する断線を防止でき、その結果、ＱＦＰ１１の信頼性を向上できる。
【０１１２】
また、ＱＦＰ１１は、インナリード１ｂを前記薄板状の絶縁性部材（ガラス入りエポキシ基板５ｄ、アルミナ粒子５ｊ入りのガラス入りエポキシ基板５ｄまたはテープ基板５など）に固定する構造であるため、銅板などの金属の薄板にインナリード１ｂを固定する場合と比べて、前記薄板状の絶縁性部材が取り付けられたマトリクスフレーム１（図４参照）や単列リードフレーム１ｇ（図１５参照）を軽くかつ低コストにすることができる。
【０１１３】
さらに、前記銅板が厚さ約１２０μｍであり、その際の半導体装置の厚さが２.8〜３ｍｍ程度であるのに対して、本実施の形態２のように、前記薄板状の絶縁性部材は５０μｍ程度の厚さで形成できるため、これを用いて組み立てるＱＦＰ１１を１〜１.2ｍｍ程度の厚さとすることができる。
【０１１４】
したがって、本実施の形態２によれば、軽く薄形で、かつ多ピンのＱＦＰ１１を実現できる。
【０１１５】
なお、本実施の形態２のＱＦＰ１１の製造方法は、実施の形態１で説明したＱＦＰ６の製造方法と同様であるため、その重複説明は省略する。
【０１１６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１７】
例えば、前記実施の形態２では、半導体装置としてＱＦＰ１１を取り上げて説明したが、実施の形態２の半導体装置としては、ＱＦＰ１１以外のアウタリード１ｃが２方向に突出するものであってもよい。
【０１１８】
また、本発明の半導体装置およびその製造方法は、前記実施の形態１と前記実施の形態２とを組み合わせた内容のものであってもよい。
【０１１９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２０】
（１）．インナリードを絶縁性部材に接合し、かつ半導体チップの主面の短辺長さが、先端が半導体装置の中心線から最も遠い箇所に配置されたインナリードの前記先端から半導体チップまでの距離の２倍以下であることにより、インナリードを絶縁性部材に固定してモールド樹脂の流れによるワイヤ流れやインナリードばたつきを抑える効果を確実に作用させることができる。その結果、インナリードを絶縁性部材に接合する構造の半導体装置の信頼性を向上できる。
【０１２１】
（２）．インナリードを絶縁性部材に接合し、かつ半導体チップの主面の短辺長さが、先端が半導体装置の中心線から最も遠い箇所に配置されたインナリードの前記先端から半導体チップまでの距離の２倍以下であることにより、チップサイズが小さくなっても絶縁性部材に半導体チップを搭載することができ、チップサイズごとにリードフレームを準備しなくてもよく、その結果、リードフレームの標準化を図ることができる。
【０１２２】
（３）．インナリードの端部を薄板状の絶縁性部材と接合することにより、モールド樹脂の流れによるワイヤ流れやインナリードばたつきを抑えることができ、その結果、インナリードの狭パッドピッチ化を図ることができるとともに、インナリードのばたつきによるワイヤの断線を防止できる。
【０１２３】
（４）．インナリードの端部を薄板状の絶縁性部材と接合することにより、モールド樹脂とインナリードとの熱膨張係数の差によって発生する半田リフロー時のインナリードの先端の伸縮を抑えることができる。これにより、ワイヤのインナリードとの接合部で発生する断線を防止でき、その結果、半導体装置の信頼性を向上できる。
【０１２４】
（５）．半導体チップの厚さが、絶縁性部材と接着層とを合わせた厚さより厚いことにより、ダイボンディング時の熱伝導を向上できる。
【０１２５】
（６）．半導体チップの厚さが、絶縁性部材と接着層とを合わせた厚さより厚いことにより、絶縁性部材の厚さを薄くできるため、半導体装置の厚さを薄く形成できる。これにより、材料費を低減でき、半導体装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の実施の形態１の半導体装置の構造の一例を示す図であり、（ａ）は断面図、（ｂ）は平面図である。
【図２】図１に示す半導体装置における半導体チップとインナリードとの距離の一例を示す部分平面図である。
【図３】図１に示す半導体装置における半導体チップのパッドピッチおよびインナリードのリード間ピッチの一例を示す拡大部分平面図である。
【図４】図１に示す半導体装置の組み立てに用いられるマトリクスフレームの構造の一例を一部破断して示す部分平面図である。
【図５】図４に示すＡ−Ａ線に沿う断面の構造を示す拡大部分断面図である。
【図６】図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるダイボンディング後の構造の一例を一部破断して示す部分平面図である。
【図７】図６に示すＢ−Ｂ線に沿う断面の構造を示す拡大部分断面図である。
【図８】図７に対する変形例のダイボンディング後の構造を示す拡大部分断面図である。
【図９】図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を一部破断して示す部分平面図である。
【図１０】図９に示すＣ−Ｃ線に沿う断面の構造を示す拡大部分断面図である。
【図１１】図１０に対する変形例のワイヤボンディング後の構造を示す拡大部分断面図である。
【図１２】図４に示すマトリクスフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を一部破断して示す部分平面図である。
【図１３】図１２に示すＤ−Ｄ線に沿う断面の構造を示す拡大部分断面図である。
【図１４】図１に示す半導体装置の組み立てに用いられる単列リードフレームのフレーム本体の構造の一例を示す部分平面図である。
【図１５】図１４にフレーム本体に絶縁性部材が取り付けられた単列リードフレームの構造を示す拡大部分平面図である。
【図１６】図１５に示す単列リードフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す拡大部分平面図である。
【図１７】図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を示す拡大部分平面図である。
【図１８】図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける切断成型後の構造の一例を示す側面図である。
【図１９】図１に示す半導体装置と他の半導体装置の実装状態の一例を示す拡大部分平面図である。
【図２０】図５に対する変形例の構造を示す拡大部分断面図である。
【図２１】本発明の実施の形態１の変形例の半導体装置の構造を示す断面図である。
【図２２】図２１に示す変形例の半導体装置の詳細構造を示す断面図である。
【図２３】図２１に示す変形例の半導体装置の詳細構造を示す断面図である。
【図２４】図２１に示す変形例の半導体装置の詳細構造を示す断面図である。
【図２５】（ａ),（ｂ）は本発明の実施の形態１の変形例の半導体装置であるＱＦＮの構造を示す図であり、（ａ）は断面図、（ｂ）は底面図である。
【図２６】本発明の実施の形態２の半導体装置の構造の一例を示す断面図である。
【図２７】図２６に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分断面図である。
【図２８】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図２９】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３０】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３１】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３２】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３３】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３４】本発明の実施の形態２のリードフレームの絶縁性部材に半導体チップを搭載した際の半導体チップと、絶縁性部材および接着層との厚さの関係の一例を示す部分断面図である。
【図３５】本発明の実施の形態２の変形例のリードフレームの構造を示す拡大部分平面図である。
【図３６】本発明の実施の形態２の変形例のリードフレームの構造を示す拡大部分平面図である。
【符号の説明】
１ マトリクスフレーム（リードフレーム）
１ａ フレーム本体
１ｂ インナリード
１ｃ アウタリード
１ｄ ガイド用長孔
１ｅ 位置決め孔
１ｆ 枠部
１ｇ 単列リードフレーム（リードフレーム）
１ｈ パッケージ領域
１ｉ ダムバー
２ 半導体チップ
２ａ パッド（表面電極）
２ｂ 裏面
２ｃ 主面
３ 封止部
３ａ 裏面
４ ワイヤ
５ テープ基板（絶縁性部材）
５ａ テープ基材
５ｂ 接着層
５ｃ チップ支持面
５ｄ ガラス入りエポキシ基板（絶縁性部材）
５ｅ セラミック基板（絶縁性部材）
５ｆ 金属板
５ｇ 硬質接着層
５ｈ 軟質接着層
５ｉ 両面接着テープ
５ｊ アルミナ粒子
５ｋ 貫通孔
５ｌ リード接合部
６ ＱＦＰ（半導体装置）
６ａ 中心線
７ 実装基板
８ 樹脂ペースト
９ ＳＯＰ
１０ ＱＦＮ（半導体装置）
１１ ＱＦＰ（半導体装置）
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、狭パッドピッチで小さな半導体チップを搭載する半導体装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
インナリードを接着剤などを介して金属板やセラミック板に固定する技術として、特開平８−１１６０１２号公報、特開平５−１６０３０４号公報、特開平５−３６８６２号公報、特開平１１−２８９０４０号公報、特表平１１−５１４１４９号公報、特開平７−１５３８９０号公報、特開平６−２９１２１７号公報および特開平５−２３５２４６号公報にその記載がある。
【０００３】
まず、特開平８−１１６０１２号公報には、放熱板としてアルミ板を用い、かつこのアルミ板の表面に絶縁層を設けることによりアルミ板に接着剤を介してインナリードを固定する樹脂封止型半導体装置が記載されており、この半導体装置において、放熱性向上、材料費の削減および製造時間の短縮化を図ることを目的としている。
【０００４】
特開平５−１６０３０４号公報には、放熱板としてアルミニウム板を用い、熱特性の向上を目的として、接着剤を介してリードをアルミニウム板に接着した構造の半導体装置が記載されている。
【０００５】
特開平５−３６８６２号公報には、インナリードにセラミック板を接着する構造の半導体装置が記載されており、半導体チップからの熱をセラミック板およびインナリードを介して外部に放出して半導体装置の放熱性の向上を目的としている。
【０００６】
特開平１１−２８９０４０号公報には、放熱板の一方の面に電気的絶縁層および接着剤層を介してインナリードが接合されたリードフレームとこれを用いた半導体装置が、品質向上および製造コスト低減を目的として記載されている。
【０００７】
特表平１１−５１４１４９号公報には、表面に電気絶縁性アノード処理コーティングが施されたヒートスラグに半導体チップとリードを固定する構造の電子パッケージが、熱特性の改善を目的として記載されている。
【０００８】
特開平７−１５３８９０号公報には、絶縁処理を施した金属板からなる放熱板に接着剤を介してインナリードを固定する半導体装置用リードフレームが記載されており、このリードフレームによって放熱性向上、信号処理の高速化および半導体装置の長寿命化を図ることを目的としている。
【０００９】
特開平６−２９１２１７号公報には、放熱板としてセラミック板を用い、かつこのセラミック板に接着剤を介してインナリードを固定する熱放散型リードフレームが記載されており、このリードフレームをパッケージ構造とした際に、熱による残留応力を抑えるとともに製作段階でのフレーム形状の変形を防止することを目的としている。
【００１０】
特開平５−２３５２４６号公報には、絶縁テープの一方の面に半導体チップの主面を接着剤を介して固定し、かつ他方の面に接着剤を介してインナリードを固定し、絶縁テープの孔に半導体チップの表面電極を露出させてインナリードと表面電極とを前記孔を介してワイヤによって接続する構造の半導体装置が記載されており、チップの設計自由度を大きくするとともに信号伝達の高速化を目的としている。
【００１１】
【発明が解決しようとする課題】
ところが、特開平５−２３５２４６号公報を除く前記７つの公報に記載された技術は、金属板やセラミック板を用いて放熱性を向上させることが目的であり、接着剤を介してインナリードを金属板やセラミック板に固定するという技術を多ピン、かつ狭パッドピッチの半導体装置に用いるという思想は記載されていない。
【００１２】
また、特開平５−２３５２４６号公報には、インナリードを絶縁テープに固定する技術が記載されているが、ここに記載された構造（絶縁テープの一方の面に半導体チップの主面を固定し、かつ他方の面にインナリードを固定し、絶縁テープの孔に半導体チップのパッドを露出させてインナリードとパッドとを前記孔を介してワイヤによって接続する構造）では、半導体チップが小さく、かつ多ピンになると、チップ上のテープ領域が少なくなり、絶縁テープにおいて孔を形成する領域がなくなるという問題が起こる。
【００１３】
したがって、特開平５−２３５２４６号公報に記載された構造で小チップかつ多ピン構造の実現は困難であることが問題となる。
【００１４】
さらに、特開平５−２３５２４６号公報に記載された構造では、絶縁テープに孔を形成しなければならないため、チップサイズに合わせた大きさの絶縁テープが必要になるとともに、この絶縁テープが貼り付けられたリードフレームを準備しなければならず、リードフレームの標準化を図れないことが問題となる。
【００１５】
本発明の目的は、狭パッドピッチ化および信頼性向上を図る半導体装置及びその製造方法を提供することにある。
【００１６】
さらに、本発明のその他の目的は、リードフレームの標準化を可能にする半導体装置及びその製造方法を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１９】
すなわち、本発明は、（ａ）平面形状が、一対の第１辺、及び前記第１辺の長さ以上の長さである一対の第２辺を有する四角形から成り、前記四角形の前記第１辺及び前記第２辺のそれぞれに沿って複数のパッドが第１のピッチ（Ｐ）で形成された主面と、前記主面と対向する裏面とを有する半導体チップを準備する工程、（ｂ）前記半導体チップの裏面を中央部で支持し、前記中央部を囲む周辺部に絶縁性部材を有する支持基板と、先端部、及び前記先端部と対をなす他端部をそれぞれ有し、前記第１のピッチ（Ｐ）の２倍以上の第２のピッチ（Ｌ）で配置され、前記絶縁性部材を介して前記先端部が前記支持基板にそれぞれ固定された複数のリードとから成るパッケージ領域を有するリードフレームを準備する工程、（ｃ）前記半導体チップの前記第１辺の長さ（Ａ）と、前記複数のリードのうち、前記半導体チップの中心部から最も遠い箇所に配置されたリードの先端部から、この先端部と対向する前記半導体チップの辺までの距離（Ｂ）との関係が、（Ｂ）≦（Ａ）≦２×（Ｂ）となるように、前記支持基板上に前記半導体チップを搭載する工程、（ｄ）前記半導体チップの前記複数のパッドと前記複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程、（ｅ）前記支持基板、前記絶縁性部材、前記複数のリードのそれぞれの先端部、前記半導体チップ、及び前記複数のワイヤを樹脂封止して封止部を形成する工程、（ｆ）前記封止部から露出した前記複数のリードの他端部を前記リードフレームから分離する工程、を含むものである。
【００２０】
また、本発明は、平面形状が、一対の第１辺、及び前記第１辺の長さ以上の長さである一対の第２辺を有する四角形から成り、前記四角形の前記第１辺及び前記第２辺のそれぞれに沿って複数のパッドが第１のピッチ（Ｐ）で形成された主面と、前記主面と対向する裏面とを有する半導体チップと、前記半導体チップの裏面を中央部で支持し、前記中央部を囲む周辺部に絶縁性部材を有する支持基板と、先端部、及び前記先端部と対をなす他端部をそれぞれ有し、前記第１のピッチ（Ｐ）の２倍以上の第２のピッチ（Ｌ）で配置され、前記絶縁性部材を介して前記先端部が前記支持基板にそれぞれ固定された複数のリードと、前記半導体チップの複数のパッドと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、前記支持基板、前記絶縁性部材、前記複数のリードのそれぞれの先端部、前記半導体チップ、及び前記複数のワイヤを樹脂封止する封止部と、を含み、前記半導体チップは、前記半導体チップの前記第１辺の長さ（Ａ）と、前記複数のリードのうち、前記半導体チップの中心部から最も遠い箇所に配置されたリードの先端部から、この先端部と対向する前記半導体チップの辺までの距離（Ｂ）との関係が、（Ｂ）≦（Ａ）≦２×（Ｂ）となるように、前記支持基板上に配置されているものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２４】
さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００２５】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値および範囲についても同様である。
【００２６】
また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す図であり、（ａ）は断面図、（ｂ）は平面図、図２は図１に示す半導体装置における半導体チップとインナリードとの距離の一例を示す部分平面図、図３は図１に示す半導体装置における半導体チップのパッドピッチおよびインナリードのリード間ピッチの一例を示す拡大部分平面図、図４は図１に示す半導体装置の組み立てに用いられるマトリクスフレームの構造の一例を一部破断して示す部分平面図、図５は図４に示すＡ−Ａ線に沿う断面の構造を示す拡大部分断面図、図６は図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるダイボンディング後の構造の一例を一部破断して示す部分平面図、図７は図６に示すＢ−Ｂ線に沿う断面の構造を示す拡大部分断面図、図８は図７に対する変形例のダイボンディング後の構造を示す拡大部分断面図、図９は図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を一部破断して示す部分平面図、図１０は図９に示すＣ−Ｃ線に沿う断面の構造を示す拡大部分断面図、図１１は図１０に対する変形例のワイヤボンディング後の構造を示す拡大部分断面図、図１２は図４に示すマトリクスフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を一部破断して示す部分平面図、図１３は図１２に示すＤ−Ｄ線に沿う断面の構造を示す拡大部分断面図、図１４は図１に示す半導体装置の組み立てに用いられる単列リードフレームのフレーム本体の構造の一例を示す部分平面図、図１５は図１４にフレーム本体に絶縁性部材が取り付けられた単列リードフレームの構造を示す拡大部分平面図、図１６は図１５に示す単列リードフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す拡大部分平面図、図１７は図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を示す拡大部分平面図、図１８は図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける切断成型後の構造の一例を示す側面図、図１９は図１に示す半導体装置と他の半導体装置の実装状態の一例を示す拡大部分平面図、図２０は図５に対する変形例の構造を示す拡大部分断面図、図２１は本発明の実施の形態１の変形例の半導体装置の構造を示す断面図、図２２は図２１に示す変形例の半導体装置の詳細構造を示す断面図、図２３は図２１に示す変形例の半導体装置の詳細構造を示す断面図、図２４は図２１に示す変形例の半導体装置の詳細構造を示す断面図、図２５は本発明の実施の形態１の変形例の半導体装置であるＱＦＮの構造を示す図であり、（ａ）は断面図、（ｂ）は底面図である。
【００２８】
本実施の形態１の半導体装置は、樹脂封止形で、かつ面実装形のものであるとともに、大きさが比較的小さくかつ狭パッドピッチ（例えば、パッドピッチが８０μｍ以下）の半導体チップ２が組み込まれたものであり、本実施の形態１ではこの半導体装置の一例として、図１に示すＱＦＰ（Quad Flat Package)６を取り上げて説明する。
【００２９】
さらに、本実施の形態１のＱＦＰ６は、多ピンのものである。
【００３０】
ＱＦＰ６の基本構成について説明すると、図１（ａ),（ｂ）に示すように、半導体チップ２の周囲に延在する複数のインナリード１ｂと、半導体チップ２を支持し、かつそれぞれのインナリード１ｂの端部と接合された薄板状の絶縁性部材と、半導体チップ２の主面２ｃに形成された表面電極であるパッド２ａとこれに対応するインナリード１ｂとを電気的に接続するボンディング用のワイヤ４と、半導体チップ２とワイヤ４と前記絶縁性部材とを樹脂封止して形成された封止部３と、インナリード１ｂに連なり、かつ封止部３から４方向の外部に突出した外部端子である複数のアウタリード１ｃとからなり、このアウタリード１ｃが、ガルウィング状に曲げ加工されている。
【００３１】
なお、ＱＦＰ６は、前記絶縁性部材が、例えば、絶縁性のエポキシ系などのテープ基材５ａと熱可塑性樹脂などの絶縁性の接着層５ｂとからなるテープ基板５であり、そのチップ支持面５ｃで半導体チップ２を支持しており、それぞれのインナリード１ｂの端部が接着層５ｂによって絶縁性部材５に固定されているため、モールド（樹脂封止）の際のモールド樹脂の流れによるワイヤ流れやインナリード１ｂのばたつきを抑える構造となっている。
【００３２】
そこで、本実施の形態１のＱＦＰ６の特徴は、薄板状のテープ基板５によるインナリード１ｂの固定に加えて、図２に示すように、半導体チップ２の四角形の主面２ｃの短辺の長さ（ａ）が、先端がＱＦＰ６の平面方向の中心線６ａ（Ｘ軸またはＹ軸の中心線６ａ）から最も遠い箇所に配置されたインナリード１ｂの前記先端から半導体チップ２までの距離（ｂ）の２倍以下となっている。
【００３３】
すなわち、半導体チップ２の短辺長（ａ）と、半導体チップ２からその先端箇所が最も離れたインナリード１ｂの半導体チップ２とのクリアランス（ｂ）との関係が、ａ≦２ｂとなっている。
【００３４】
さらに、好ましくは、ｂ≦ａ≦２ｂとなっている。
【００３５】
これにより、小さく、かつ狭パッドピッチの半導体チップ２を搭載する多ピンのＱＦＰ６において、ワイヤ流れやインナリード１ｂのばたつきを抑える効果を確実に作用させることができる。
【００３６】
その結果、ＱＦＰ６の信頼性を向上できる。
【００３７】
さらに、ＱＦＰ６では、半導体チップ２の大きさが小さくなっても、テープ基板５に半導体チップ２を搭載することができるため、チップサイズごとにマトリクスフレーム１（図４参照）や単列リードフレーム１ｇ（図１５参照）などのリードフレームを準備しなくてよく、その結果、リードフレームの標準化を図ることができる。
【００３８】
また、図３は、ＱＦＰ６において、これ搭載される狭パッドピッチの半導体チップ２のパッドピッチ（Ｐ）と、隣接する先端のリード間ピッチが最も小さい（狭い）インナリード１ｂの先端ピッチ（Ｌ）との関係を示したものであり、Ｐ≦Ｌ／２の関係となっている。
【００３９】
すなわち、半導体チップ２のパッドピッチが、隣接するインナリード１ｂ間の先端のピッチの最小値の１／２以下であることにより、狭パッドピッチの半導体チップ２を搭載したＱＦＰ６への有効性を高めることができる。
【００４０】
なお、半導体チップ２のパッドピッチ（Ｐ）は、例えば、６０μｍであり、インナリード１ｂの先端ピッチの最小値（Ｌ）は、例えば、１８０μｍであり、この場合、（Ｐ＝６０μｍ）≦（Ｌ＝１８０μｍ）／２となる。
【００４１】
また、本実施の形態１のＱＦＰ６は、狭パッドピッチで、かつ多ピンのものである。そこで、前記ＱＦＰ６への有効性が得られるのは、封止部３の平面方向の大きさが、例えば、２０ｍｍ×２０ｍｍ以上で、かつピン数（外部端子数）が１７６本以上である場合に、高い有効性が得られる。
【００４２】
ただし、前記パッドピッチ（Ｐ）、インナリード１ｂの先端ピッチの最小値（Ｌ）、封止部３の平面方向の大きさおよびピン数などについては、前記数値に限定されるものではない。
【００４３】
なお、半導体チップ２には、その主面２ｃに、所望の半導体集積回路が形成され、この主面２ｃに形成されたパッド２ａとこれに対応するインナリード１ｂとが、ワイヤ４によって接続され、さらに、インナリード１ｂと繋がったアウタリード１ｃがＱＦＰ６の外部端子として外部に出力される。
【００４４】
したがって、半導体チップ２とアウタリード１ｃとの信号の伝達は、ワイヤ４とインナリード１ｂを介して行われる。
【００４５】
また、ワイヤ４は、例えば、金線である。
【００４６】
さらに、インナリード１ｂおよびアウタリード１ｃは、例えば、鉄−Ｎｉ合金または銅合金などである。
【００４７】
また、封止部３は、例えば、エポキシ系の熱硬化性樹脂などを用いてモールド（樹脂封止）を行い、その後、これを熱硬化させて形成したものである。
【００４８】
次に、本実施の形態１のＱＦＰ６の製造方法について説明する。
【００４９】
なお、ＱＦＰ６の製造方法に用いられるリードフレームとして、まず、図４に示すマトリクスフレーム１を用いる場合を説明する。
【００５０】
最初に、複数のインナリード１ｂと、それぞれのインナリード１ｂの端部と接合するとともに半導体チップ２を支持可能な薄板状のテープ基板５（絶縁性部材）と、インナリード１ｂと連なる複数のアウタリード１ｃとからなる複数のパッケージ領域１ｈがマトリクス配置で形成された図４に示すマトリクスフレーム１を準備する。
【００５１】
すなわち、鉄−Ｎｉ合金または銅合金などからなるフレーム本体１ａの各パッケージ領域１ｈに、図５に示すようにテープ基板５が取り付けられたマトリクスフレーム１を準備する。
【００５２】
例えば、テープ基材５ａに熱可塑性樹脂の接着剤を塗布して接着層５ｂを形成したテープ基板５を用意し、マトリクスフレーム１の各パッケージ領域１ｈにおいて、それぞれのインナリード１ｂの端部とテープ基板５とを接着層５ｂを介して熱圧着法によって固定する。
【００５３】
その際、テープ基板５のインナリード配置側の面すなわちチップ支持面５ｃ全面に亘って接着層５ｂを形成し、この接着層５ｂによって各インナリード１ｂとテープ基板５とを接合する。
【００５４】
これによって、図４に示すマトリクスフレーム１が出来あがる。
【００５５】
なお、１枚のマトリクスフレーム１には、１個のＱＦＰ６に対応したパッケージ領域１ｈがマトリクス配置で形成され、それぞれのパッケージ領域１ｈにおいて各インナリード１ｂの端部に絶縁性の接着層５ｂを介してテープ基材５ａが接合されている。
【００５６】
また、それぞれのパッケージ領域１ｈには、テープ基板５の周囲４方向に対して複数のインナリード１ｂと、それぞれに連なって一体に形成された外部端子であるアウタリード１ｃと、モールド時のモールド樹脂の流出を阻止するダムバー１ｉとが配置され、各アウタリード１ｃは、フレーム本体１ａの枠部１ｆによって支持されている。
【００５７】
さらに、この枠部１ｆには、ダイボンディング時やワイヤボンディング時にマトリクスフレーム１を搬送する際のガイド用長孔１ｄおよび位置決め孔１ｅが形成されている。
【００５８】
その後、図６および図７に示すように、各パッケージ領域１ｈにおいて、テープ基板５のチップ支持面５ｃに半導体チップ２を搭載するダイボンディング（ペレットボンディングまたはチップマウントともいう）を行う。
【００５９】
すなわち、半導体チップ２の裏面２ｂとテープ基板５のチップ支持面５ｃとを固定する。
【００６０】
その際、半導体チップ２の固定は、図７に示すようにテープ基板５の接着層５ｂによって行ってもよいし、あるいは、図８に示す変形例のように、銀ペーストなどの樹脂ペースト８によって固定してもよい。
【００６１】
なお、各パッケージ領域１ｈのテープ基板５において、半導体チップ２は、テープ基板５のインナリード配置側の面に搭載するとともに、半導体チップ２の四角形の主面２ｃの短辺の長さが、先端がＱＦＰ６の平面方向の中心線６ａから最も遠い箇所に配置されたインナリード１ｂの前記先端から半導体チップ２までの距離の２倍以下となるように搭載する。
【００６２】
つまり、図２に示すａ≦２ｂの関係とする。
【００６３】
なお、本実施の形態１のＱＦＰ６に組み込まれる半導体チップ２は、小形のものであるとともに、そのパッドピッチが、例えば、８０μｍ未満、好ましくは６０μｍ以下の狭パッドピッチのものである。
【００６４】
その後、図９、図１０に示すように、半導体チップ２のパッド２ａとこれに対応するインナリード１ｂとをワイヤボンディングによって接続する。
【００６５】
つまり、金線などのボンディング用のワイヤ４を用いてワイヤボンディングを行い、これにより、パッド２ａとこれに対応するインナリード１ｂとをワイヤ４によって接続する。
【００６６】
なお、図１１に示す変形例は、絶縁性部材として、ガラス入りエポキシ基板５ｄを用いた場合である。
【００６７】
ワイヤボンディング終了後、モールド方法によって半導体チップ２とワイヤ４と各インナリード１ｂとテープ基板５とを樹脂封止して、図１２、図１３に示すように、封止部３を形成する。
【００６８】
なお、前記モールドに用いるモールド樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
【００６９】
樹脂封止終了後、封止部３から突出した１７６本のアウタリード１ｃをリードフレーム１のフレーム本体１ａの枠部１ｆから切断成形金型（図示せず）などを用いた切断によって分離し、さらに、図１（ａ）に示すように、アウタリード１ｃをガルウィング状に曲げ成形する。
【００７０】
これにより、図１に示すＱＦＰ６（半導体装置）を製造できる。
【００７１】
続いて、リードフレームとして、図１５に示す単列リードフレーム１ｇを用いて製造を行う場合を説明する。
【００７２】
単列リードフレーム１ｇは、複数のインナリード１ｂと、それぞれのインナリード１ｂの端部と接合するとともに半導体チップ２を支持可能な薄板状の絶縁性部材であるテープ基板５と、インナリード１ｂと連なる複数のアウタリード１ｃとからなる図１４に示す複数のパッケージ領域１ｈが１列に連なって形成された多連のものである。
【００７３】
すなわち、複数のインナリード１ｂとこれに連なる複数のアウタリード１ｃとからなる複数のパッケージ領域１ｈが１列に連なって形成された図１４に示すフレーム本体１ａの各パッケージ領域１ｈに、図４に示すマトリクスフレーム１の場合と同様にテープ基板５を取り付けたものである。
【００７４】
以下、マトリクスフレーム１を用いた場合の製造方法と同様の手順により、ダイボンディングおよびワイヤボンディングを行い、図１６に示す状態とする。
【００７５】
さらに、モールドによる樹脂封止を行って図１７に示す状態とし、その後、切断成形を行って図１８に示すＱＦＰ６とする。
【００７６】
なお、完成したＱＦＰ６は、図１９に示すように、他の半導体パッケージであるＳＯＰ（Small Outline Package)９や、他の電子部品などと一緒に同一の実装基板７に、例えば、半田リフローなどによって混載可能である。
【００７７】
次に、図２０〜図２５に示す本実施の形態１の変形例について説明する。
【００７８】
図２０は、薄板状の絶縁性部材として、セラミック基板５ｅを用いた例であり、セラミック基板５ｅとインナリード１ｂとが接着層５ｂによって接合されている。セラミック基板５ｅを用いても、テープ基板５を用いた場合と同様の効果を得ることができる。
【００７９】
また、図２１に示すＱＦＰ６は、テープ基板５などの絶縁性部材のインナリード配置側の面（チップ支持面５ｃ）と反対側の面に、金属板５ｆが取り付けられた構造のものであり、図２２〜図２４は、その具体例を示すものである。
【００８０】
図２２は、絶縁性部材として接着層５ｂを使用するものである。
【００８１】
すなわち、金属板５ｆの一方の面に絶縁性の接着剤を塗布して接着層５ｂを形成し、この接着層５ｂを介してインナリード１ｂと金属板５ｆとが接合されている。
【００８２】
また、図２３は、接着層５ｂが、硬質接着層５ｇと軟質接着層５ｈとからなる２層式のものであり、軟質接着層５ｈによってインナリード１ｂと硬質接着層５ｇとの接合を図り、かつ、硬質接着層５ｇによってインナリード１ｂのバリによる金属板５ｆ側への突き抜けを防ぐものである。
【００８３】
さらに、図２４は、テープ基材５ａの表裏両面に接着層５ｂを形成して、これによってインナリード１ｂとテープ基材５ａの接合、およびテープ基材５ａと金属板５ｆとの接合を図るものである。
【００８４】
なお、図２１〜図２４に示す変形例の場合、図１に示すテープ基板５を用いた場合の効果と同様の効果に加えて、金属板５ｆが取り付けられたことにより、ＱＦＰ６の放熱性を向上させることができる。
【００８５】
また、図２５（ａ),（ｂ）に示す変形例は、半導体装置がＱＦＮ（Quad Flat Non-leaded Package) １０の場合であり、本実施の形態１の半導体装置は、ＱＦＮ１０であってもその目的を実現することができる。
【００８６】
ＱＦＮ１０は、図２５（ｂ）に示すように、封止部３の裏面３ａの周縁部に外部端子となるアウタリード１ｃが配置される構造のものであり、図２５（ａ）に示すように、インナリード１ｂの端部に、例えば、テープ基板５などの絶縁性部材（セラミック基板５ｅやガラス入りエポキシ基板５ｄなどでもよい）が固定され、そのチップ支持面５ｃに半導体チップ２が固定された構造のものである。
【００８７】
このＱＦＮ１０においても、半導体チップ２とインナリード１ｂとの関係を図２に示す関係とし、あるいは、これに加えて図３に示すパッドピッチおよびインナリード１ｂの先端ピッチの条件を設定することにより、図１に示したＱＦＰ６と同様の効果を得ることができる。
【００８８】
（実施の形態２）
図２６は本発明の実施の形態２の半導体装置の構造の一例を示す断面図、図２７は図２６に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分断面図、図２８〜図３３は本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図、図３４は本発明の実施の形態２のリードフレームの絶縁性部材に半導体チップを搭載した際の半導体チップと絶縁性部材および接着層との厚さの関係の一例を示す部分断面図、図３５と図３６は本発明の実施の形態２の変形例のリードフレームの構造を示す拡大部分平面図である。
【００８９】
図２６に示す本実施の形態２の半導体装置は、実施の形態１のＱＦＰ６とほぼ同様の基本構造を有するＱＦＰ１１であるが、実施の形態１で説明した図２および図３に示す条件は含んでいないものである。
【００９０】
ＱＦＰ１１の基本構成は、半導体チップ２の周囲に延在する複数のインナリード１ｂと、半導体チップ２を支持し、かつそれぞれのインナリード１ｂの端部と接合された薄板状の絶縁性部材と、半導体チップ２と前記絶縁性部材とを接合する樹脂ペースト８と、インナリード１ｂと前記絶縁性部材とを接合する接着層５ｂと、半導体チップ２のパッド２ａとこれに対応するインナリード１ｂとを接続するボンディング用のワイヤ４と、半導体チップ２ワイヤ４と前記絶縁性部材とを樹脂封止して形成された封止部３と、インナリード１ｂに連なり、かつ封止部３から露出する複数のアウタリード１ｃとからなる。
【００９１】
そこで、本実施の形態２のＱＦＰ１１の特徴は、接着層５ｂの形成箇所や絶縁性部材の材質または形状などを変えたことである。
【００９２】
まず、図２７は、前記絶縁性部材としてテープ基板５を用い、さらに、接着層５ｂが、テープ基板５のインナリード配置側の面のリード接合部５ｌのみに配置されており、テープ基板５のテープ基材５ａとインナリード１ｂとが接着層５ｂによって接合されている。
【００９３】
これによって、接着層５ｂを形成する接着剤の量を減らしてコスト低減を図ることができる。
【００９４】
また、図２８は、前記絶縁性部材としてガラス入りエポキシ基板５ｄを用いたものであり、さらに、図２９は、前記絶縁性部材としてガラス入りエポキシ基板５ｄを用いた際に、接着層５ｂを、ガラス入りエポキシ基板５ｄのインナリード配置側の面のリード接合部５ｌのみに配置したものである。
【００９５】
図２８および図２９では、ガラス入りエポキシ基板５ｄとインナリード１ｂとが接着層５ｂによって接合されている。
【００９６】
また、図３０および図３１は、前記絶縁性部材として、ガラス入りエポキシ基板５ｄを用いた場合であり、ガラス入りエポキシ基板５ｄとインナリード１ｂとが、表裏両面に接着層５ｂが配置されたテープ基材５ａを有する両面接着テープ５ｉの接着層５ｂによって接合されている。
【００９７】
その際、図３０は、両面接着テープ５ｉが、ガラス入りエポキシ基板５ｄのインナリード配置側の面（チップ支持面５ｃ）の全面に亘って配置されており、また、図３１は、インナリード１ｂのリード接合部５ｌのみに両面接着テープ５ｉが配置されている場合である。
【００９８】
また、図３２および図３３は、前記絶縁性部材が、アルミナ粒子５ｊを含有するガラス入りエポキシ基板５ｄであり、ガラス入りエポキシ基板５ｄとインナリード１ｂとが両面接着テープ５ｉの接着層５ｂによって接合されているものである。
【００９９】
その際、図３２は、両面接着テープ５ｉが、ガラス入りエポキシ基板５ｄのインナリード配置側の面（チップ支持面５ｃ）の全面に亘って配置されており、また、図３３は、ガラス入りエポキシ基板５ｄの両面接着テープ接合側と反対側の面に金属板５ｆが取り付けられているものである。
【０１００】
なお、前記絶縁性部材として、アルミナ粒子５ｊを含有したガラス入りエポキシ基板５ｄを用いることにより、ガラス入りエポキシ基板５ｄの熱膨張係数を半導体チップ２のシリコンに近づけることができるとともに、放熱性を向上できる。さらに、図３３に示すように、金属板５ｆを取り付けることにより、放熱性をさらに向上できる。
【０１０１】
また、図３４は、前記絶縁性部材として、ガラス入りエポキシ基板５ｄを用いた際に（テープ基板５でもよい）、半導体チップ２の厚さ（Ｃ）が、ガラス入りエポキシ基板５ｄと接着層５ｂとを合わせた厚さ（Ｄ）より厚くなるような構造としたものであり、Ｃ＞Ｄとなっている。
【０１０２】
これにより、半導体チップ２のダイボンディング時の熱伝導を向上できる。
【０１０３】
さらに、半導体チップ２の厚さが、ガラス入りエポキシ基板５ｄなどの絶縁性部材と接着層５ｂとを合わせた厚さより厚いことにより、前記絶縁性部材の厚さを薄くできるため、本実施の形態２のＱＦＰ１１の厚さを薄く形成できる。
【０１０４】
その結果、材料費を低減でき、したがって、ＱＦＰ１１の低コスト化を図ることができる。
【０１０５】
また、図３５および図３６に示す変形例は、絶縁性部材としてテープ基板５（ガラス入りエポキシ基板５ｄでもよい）を用いた際に、テープ基板５に種々の形状の貫通孔５ｋが形成され、貫通孔５ｋに樹脂封止の際のモールド樹脂が埋め込まれるものである。
【０１０６】
図３５は、テープ基板５に複数の円形の貫通孔５ｋを設けた場合であり、また、図３６は、細長い貫通孔５ｋを十字配置に設けたものである。
【０１０７】
図３５および図３６に示す構造により、インナリード１ｂのばたつきを抑えつつ、かつワイヤ流れを防ぐことができるとともに、モールド樹脂とテープ基板５との密着性を向上でき、ＱＦＰ１１の信頼性を向上できる。
【０１０８】
なお、テープ基板５における貫通孔５ｋの形状や形成領域は、モールド樹脂によるワイヤ流れを発生させない程度の大きさ（形状）や領域であれば、特に限定されるものではない。
【０１０９】
本実施の形態２のＱＦＰ１１によれば、インナリード１ｂの端部をテープ基板５やガラス入りエポキシ基板５ｄなどの薄板状の絶縁性部材と接合することにより、モールド樹脂の流れによるワイヤ流れやインナリードばたつきを抑えることができ、その結果、インナリード１ｂの狭パッドピッチ化を図ることができるとともに、インナリード１ｂのばたつきによるワイヤ４の断線を防止できる。
【０１１０】
さらに、インナリード１ｂの端部を前記薄板状の絶縁性部材と接合することにより、モールド樹脂とインナリード１ｂとの熱膨張係数の差によって発生する半田リフロー時のインナリード１ｂの先端付近の伸縮を抑えることができる。
【０１１１】
これにより、ワイヤ４のインナリード１ｂとの接合部で発生する断線を防止でき、その結果、ＱＦＰ１１の信頼性を向上できる。
【０１１２】
また、ＱＦＰ１１は、インナリード１ｂを前記薄板状の絶縁性部材（ガラス入りエポキシ基板５ｄ、アルミナ粒子５ｊ入りのガラス入りエポキシ基板５ｄまたはテープ基板５など）に固定する構造であるため、銅板などの金属の薄板にインナリード１ｂを固定する場合と比べて、前記薄板状の絶縁性部材が取り付けられたマトリクスフレーム１（図４参照）や単列リードフレーム１ｇ（図１５参照）を軽くかつ低コストにすることができる。
【０１１３】
さらに、前記銅板が厚さ約１２０μｍであり、その際の半導体装置の厚さが２.8〜３ｍｍ程度であるのに対して、本実施の形態２のように、前記薄板状の絶縁性部材は５０μｍ程度の厚さで形成できるため、これを用いて組み立てるＱＦＰ１１を１〜１.2ｍｍ程度の厚さとすることができる。
【０１１４】
したがって、本実施の形態２によれば、軽く薄形で、かつ多ピンのＱＦＰ１１を実現できる。
【０１１５】
なお、本実施の形態２のＱＦＰ１１の製造方法は、実施の形態１で説明したＱＦＰ６の製造方法と同様であるため、その重複説明は省略する。
【０１１６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１７】
例えば、前記実施の形態２では、半導体装置としてＱＦＰ１１を取り上げて説明したが、実施の形態２の半導体装置としては、ＱＦＰ１１以外のアウタリード１ｃが２方向に突出するものであってもよい。
【０１１８】
また、本発明の半導体装置およびその製造方法は、前記実施の形態１と前記実施の形態２とを組み合わせた内容のものであってもよい。
【０１１９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２０】
（１）．インナリードを絶縁性部材に接合し、かつ半導体チップの主面の短辺長さが、先端が半導体装置の中心線から最も遠い箇所に配置されたインナリードの前記先端から半導体チップまでの距離の２倍以下であることにより、インナリードを絶縁性部材に固定してモールド樹脂の流れによるワイヤ流れやインナリードばたつきを抑える効果を確実に作用させることができる。その結果、インナリードを絶縁性部材に接合する構造の半導体装置の信頼性を向上できる。
【０１２１】
（２）．インナリードを絶縁性部材に接合し、かつ半導体チップの主面の短辺長さが、先端が半導体装置の中心線から最も遠い箇所に配置されたインナリードの前記先端から半導体チップまでの距離の２倍以下であることにより、チップサイズが小さくなっても絶縁性部材に半導体チップを搭載することができ、チップサイズごとにリードフレームを準備しなくてもよく、その結果、リードフレームの標準化を図ることができる。
【０１２２】
（３）．インナリードの端部を薄板状の絶縁性部材と接合することにより、モールド樹脂の流れによるワイヤ流れやインナリードばたつきを抑えることができ、その結果、インナリードの狭パッドピッチ化を図ることができるとともに、インナリードのばたつきによるワイヤの断線を防止できる。
【０１２３】
（４）．インナリードの端部を薄板状の絶縁性部材と接合することにより、モールド樹脂とインナリードとの熱膨張係数の差によって発生する半田リフロー時のインナリードの先端の伸縮を抑えることができる。これにより、ワイヤのインナリードとの接合部で発生する断線を防止でき、その結果、半導体装置の信頼性を向上できる。
【０１２４】
（５）．半導体チップの厚さが、絶縁性部材と接着層とを合わせた厚さより厚いことにより、ダイボンディング時の熱伝導を向上できる。
【０１２５】
（６）．半導体チップの厚さが、絶縁性部材と接着層とを合わせた厚さより厚いことにより、絶縁性部材の厚さを薄くできるため、半導体装置の厚さを薄く形成できる。これにより、材料費を低減でき、半導体装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の実施の形態１の半導体装置の構造の一例を示す図であり、（ａ）は断面図、（ｂ）は平面図である。
【図２】図１に示す半導体装置における半導体チップとインナリードとの距離の一例を示す部分平面図である。
【図３】図１に示す半導体装置における半導体チップのパッドピッチおよびインナリードのリード間ピッチの一例を示す拡大部分平面図である。
【図４】図１に示す半導体装置の組み立てに用いられるマトリクスフレームの構造の一例を一部破断して示す部分平面図である。
【図５】図４に示すＡ−Ａ線に沿う断面の構造を示す拡大部分断面図である。
【図６】図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるダイボンディング後の構造の一例を一部破断して示す部分平面図である。
【図７】図６に示すＢ−Ｂ線に沿う断面の構造を示す拡大部分断面図である。
【図８】図７に対する変形例のダイボンディング後の構造を示す拡大部分断面図である。
【図９】図４に示すマトリクスフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を一部破断して示す部分平面図である。
【図１０】図９に示すＣ−Ｃ線に沿う断面の構造を示す拡大部分断面図である。
【図１１】図１０に対する変形例のワイヤボンディング後の構造を示す拡大部分断面図である。
【図１２】図４に示すマトリクスフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を一部破断して示す部分平面図である。
【図１３】図１２に示すＤ−Ｄ線に沿う断面の構造を示す拡大部分断面図である。
【図１４】図１に示す半導体装置の組み立てに用いられる単列リードフレームのフレーム本体の構造の一例を示す部分平面図である。
【図１５】図１４にフレーム本体に絶縁性部材が取り付けられた単列リードフレームの構造を示す拡大部分平面図である。
【図１６】図１５に示す単列リードフレームを用いた半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す拡大部分平面図である。
【図１７】図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける樹脂封止後の構造の一例を示す拡大部分平面図である。
【図１８】図１５に示す単列リードフレームを用いた半導体装置の組み立てにおける切断成型後の構造の一例を示す側面図である。
【図１９】図１に示す半導体装置と他の半導体装置の実装状態の一例を示す拡大部分平面図である。
【図２０】図５に対する変形例の構造を示す拡大部分断面図である。
【図２１】本発明の実施の形態１の変形例の半導体装置の構造を示す断面図である。
【図２２】図２１に示す変形例の半導体装置の詳細構造を示す断面図である。
【図２３】図２１に示す変形例の半導体装置の詳細構造を示す断面図である。
【図２４】図２１に示す変形例の半導体装置の詳細構造を示す断面図である。
【図２５】（ａ),（ｂ）は本発明の実施の形態１の変形例の半導体装置であるＱＦＮの構造を示す図であり、（ａ）は断面図、（ｂ）は底面図である。
【図２６】本発明の実施の形態２の半導体装置の構造の一例を示す断面図である。
【図２７】図２６に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分断面図である。
【図２８】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図２９】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３０】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３１】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３２】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３３】本発明の実施の形態２の変形例のリードフレームの構造を示す部分断面図である。
【図３４】本発明の実施の形態２のリードフレームの絶縁性部材に半導体チップを搭載した際の半導体チップと、絶縁性部材および接着層との厚さの関係の一例を示す部分断面図である。
【図３５】本発明の実施の形態２の変形例のリードフレームの構造を示す拡大部分平面図である。
【図３６】本発明の実施の形態２の変形例のリードフレームの構造を示す拡大部分平面図である。
【符号の説明】
１ マトリクスフレーム（リードフレーム）
１ａ フレーム本体
１ｂ インナリード
１ｃ アウタリード
１ｄ ガイド用長孔
１ｅ 位置決め孔
１ｆ 枠部
１ｇ 単列リードフレーム（リードフレーム）
１ｈ パッケージ領域
１ｉ ダムバー
２ 半導体チップ
２ａ パッド（表面電極）
２ｂ 裏面
２ｃ 主面
３ 封止部
３ａ 裏面
４ ワイヤ
５ テープ基板（絶縁性部材）
５ａ テープ基材
５ｂ 接着層
５ｃ チップ支持面
５ｄ ガラス入りエポキシ基板（絶縁性部材）
５ｅ セラミック基板（絶縁性部材）
５ｆ 金属板
５ｇ 硬質接着層
５ｈ 軟質接着層
５ｉ 両面接着テープ
５ｊ アルミナ粒子
５ｋ 貫通孔
５ｌ リード接合部
６ ＱＦＰ（半導体装置）
６ａ 中心線
７ 実装基板
８ 樹脂ペースト
９ ＳＯＰ
１０ ＱＦＮ（半導体装置）
１１ ＱＦＰ（半導体装置）
Claims (24)
- （ａ）平面形状が、一対の第１辺、及び前記第１辺の長さ以上の長さである一対の第２辺を有する四角形から成り、前記四角形の前記第１辺及び前記第２辺のそれぞれに沿って複数のパッドが第１のピッチ（Ｐ）で形成された主面と、前記主面と対向する裏面とを有する半導体チップを準備する工程、
（ｂ）前記半導体チップの裏面を中央部で支持し、前記中央部を囲む周辺部に絶縁性部材を有する支持基板と、先端部、及び前記先端部と対をなす他端部をそれぞれ有し、前記第１のピッチ（Ｐ）の２倍以上の第２のピッチ（Ｌ）で配置され、前記絶縁性部材を介して前記先端部が前記支持基板にそれぞれ固定された複数のリードとから成るパッケージ領域を有するリードフレームを準備する工程、
（ｃ）前記半導体チップの前記第１辺の長さ（Ａ）と、前記複数のリードのうち、前記半導体チップの中心部から最も遠い箇所に配置されたリードの先端部から、この先端部と対向する前記半導体チップの辺までの距離（Ｂ）との関係が、（Ｂ）≦（Ａ）≦２×（Ｂ）となるように、前記支持基板上に前記半導体チップを搭載する工程、
（ｄ）前記半導体チップの前記複数のパッドと前記複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程、
（ｅ）前記支持基板、前記絶縁性部材、前記複数のリードのそれぞれの先端部、前記半導体チップ、及び前記複数のワイヤを樹脂封止して封止部を形成する工程、
（ｆ）前記封止部から露出した前記複数のリードの他端部を前記リードフレームから分離する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法であって、前記（ｃ）工程では、前記半導体チップが、前記絶縁性部材を介して前記支持基板上に搭載されていることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記絶縁性部材に前記半導体チップを搭載する際に、前記絶縁性部材のリード配置側の面に前記半導体チップを搭載することを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記（ｃ）工程では、前記半導体チップが、樹脂ペーストを介して前記支持基板上に搭載されていることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記絶縁性部材は、熱可塑性樹脂から成る絶縁性の接着層であることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記支持基板は、絶縁性のエポキシ系から成るテープ基材であることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記支持基板は、ガラス入りエポキシ基板であることを特徴とする半導体装置の製造方法。
- 請求項７記載の半導体装置の製造方法において、前記ガラス入りエポキシ基板はアルミナ粒子を含有していることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記支持基板は、セラミック基板であることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記支持基板は、金属であることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記支持基板には、貫通孔が形成されていないことを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記リードフレームは、複数の前記パッケージ領域が１列に連なって形成された多連のリードフレームであることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記リードフレームは、複数の前記パッケージ領域がマトリクス配置で形成されたマトリクスリードフレームであることを特徴とする半導体装置の製造方法。
- 平面形状が、一対の第１辺、及び前記第１辺の長さ以上の長さである一対の第２辺を有する四角形から成り、前記四角形の前記第１辺及び前記第２辺のそれぞれに沿って複数のパッドが第１のピッチ（Ｐ）で形成された主面と、前記主面と対向する裏面とを有する半導体チップと、
前記半導体チップの裏面を中央部で支持し、前記中央部を囲む周辺部に絶縁性部材を有する支持基板と、
先端部、及び前記先端部と対をなす他端部をそれぞれ有し、前記第１のピッチ（Ｐ）の２倍以上の第２のピッチ（Ｌ）で配置され、前記絶縁性部材を介して前記先端部が前記支持基板にそれぞれ固定された複数のリードと、
前記半導体チップの複数のパッドと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
前記支持基板、前記絶縁性部材、前記複数のリードのそれぞれの先端部、前記半導体チップ、及び前記複数のワイヤを樹脂封止する封止部と、
を含み、
前記半導体チップは、前記半導体チップの前記第１辺の長さ（Ａ）と、前記複数のリードのうち、前記半導体チップの中心部から最も遠い箇所に配置されたリードの先端部から、この先端部と対向する前記半導体チップの辺までの距離（Ｂ）との関係が、（Ｂ）≦（Ａ）≦２×（Ｂ）となるように、前記支持基板上に配置されていることを特徴とする半導体装置。 - 請求項１４記載の半導体装置において、前記半導体チップは、前記絶縁性部材を介して前記支持基板上に搭載されていることを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記半導体チップと前記複数のリードは、前記支持基板のチップ支持面側に配置されていることを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記半導体チップは、樹脂ペーストを介して前記支持基板上に搭載されていることを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記支持基板は、絶縁性のエポキシ系から成るテープ基材であることを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記支持基板は、ガラス入りエポキシ基板であることを特徴とする半導体装置。
- 請求項１９記載の半導体装置において、前記ガラス入りエポキシ基板はアルミナ粒子を含有していることを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記支持基板は、セラミック基板であることを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記支持基板は、金属であることを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記支持基板には、貫通孔が形成されていないことを特徴とする半導体装置。
- 請求項１４記載の半導体装置において、前記絶縁性部材は、熱可塑性樹脂から成る絶縁性の接着層であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081023A JP4153813B2 (ja) | 2003-03-24 | 2003-03-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081023A JP4153813B2 (ja) | 2003-03-24 | 2003-03-24 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000320794A Division JP2002134674A (ja) | 2000-10-20 | 2000-10-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249619A JP2003249619A (ja) | 2003-09-05 |
| JP4153813B2 true JP4153813B2 (ja) | 2008-09-24 |
Family
ID=28672939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003081023A Expired - Fee Related JP4153813B2 (ja) | 2003-03-24 | 2003-03-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4153813B2 (ja) |
-
2003
- 2003-03-24 JP JP2003081023A patent/JP4153813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249619A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388586B2 (ja) | 半導体装置 | |
| US7993980B2 (en) | Lead frame, electronic component including the lead frame, and manufacturing method thereof | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002299540A (ja) | 半導体装置およびその製造方法 | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100764405B1 (ko) | 반도체 장치 | |
| JP4547086B2 (ja) | 半導体装置 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US20090102029A1 (en) | Semiconductor Device | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4153813B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| JP2006216993A (ja) | 樹脂封止型半導体装置 | |
| JP2003338601A (ja) | 半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| JP4109995B2 (ja) | 半導体装置 | |
| JP3419922B2 (ja) | 半導体装置 | |
| KR100384335B1 (ko) | 반도체패키지와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |