JPH11297917A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11297917A
JPH11297917A JP10116598A JP10116598A JPH11297917A JP H11297917 A JPH11297917 A JP H11297917A JP 10116598 A JP10116598 A JP 10116598A JP 10116598 A JP10116598 A JP 10116598A JP H11297917 A JPH11297917 A JP H11297917A
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor device
inner lead
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10116598A
Other languages
English (en)
Inventor
Hironori Sakamoto
広則 坂元
Motofumi Katahira
元文 片平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10116598A priority Critical patent/JPH11297917A/ja
Publication of JPH11297917A publication Critical patent/JPH11297917A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来のSOP/QFP系の樹脂封止半導体パ
ッケージと同程度に低コストで製造することが可能で、
リードレスの場合と同様に高密度実装化することが可能
な半導体装置及びその製造方法を提供することを目的と
する。 【解決手段】 本発明に係る樹脂封止半導体パッケージ
18は、アウターリードレスの樹脂封止半導体パッケー
ジとなっている。即ち、半導体チップ15が樹脂封止パ
ッケージングされている樹脂封止半導体パッケージ18
において、インナーリード12の下面及び側面はモール
ド樹脂部17から露出しており、これら露出しているイ
ンナーリード12の下面及び側面がハンダ層20を介し
てプリント配線基板19の配線パターンに接続されてい
る。即ち、モールド樹脂部17から露出しているインナ
ーリード12の下面及び側面が樹脂封止半導体パッケー
ジ18の外部接続端子として機能している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に半導体チップが樹脂封止されてい
る半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】現在、樹脂封止半導体パッケージとして
は、表面実装用のパッケージの両側から複数のガルウィ
ング形状(カモメが翼を広げた形状)のリードが突き出
ているSOP(Small Outline Package )や、表面実装
用のパッケージの4辺から複数のガルウィング形状のリ
ードが突き出ているQFP(Quad Flat Package )が広
く一般に使用されている。
【0003】以下、従来のSOP系の樹脂封止半導体パ
ッケージについて、図10及び図11を用いて説明す
る。ここで、図10は従来のSOP系の樹脂封止半導体
パッケージが実装基板に実装された半導体装置を示す概
略断面図であり、図11は図10に示す従来のSOP系
の樹脂封止半導体パッケージの斜視図である。リードフ
レームのダイパッド31上には、所定のLSI(大規模
集積回路)を形成した半導体チップ35が搭載され、例
えば所定の接着剤を用いて固定されている。そして、こ
の半導体チップ35の電極(図示せず)とリードフレー
ムのリード34のインナーリード部32の一端とは、A
u(金)線36を用いて接続されている。
【0004】また、これらダイパッド31、半導体チッ
プ35、リード34のインナーリード部32、及びAu
線36は、モールド樹脂部37によって覆われ、封止さ
れている。そして、このモールド樹脂部37の両側面か
らは、リード34のガルウィング形状のアウターリード
部33が複数本突き出ている。これ以降、このように半
導体チップ35が樹脂封止パッケージングされ、そのモ
ールド樹脂部37の両側面から複数個のガルウィング形
状のアウターリード部33が突き出ている半導体装置
を、SOP系の樹脂封止半導体パッケージ38と呼ぶこ
とにする。
【0005】また、このSOP系の樹脂封止半導体パッ
ケージ38はプリント配線基板39に実装されている。
即ち、樹脂封止半導体パッケージ38はプリント配線基
板39上に搭載され、そのモールド樹脂部37の両側面
から突き出ている複数個のガルウィング形状のアウター
リード部33の先端部が、例えば導電性接着剤としての
ハンダ層40を介して、プリント配線基板39の配線パ
ターン(図示せず)に接続されている。
【0006】次に、図10に示したSOP系の樹脂封止
半導体パッケージ38がプリント配線基板39に実装さ
れた半導体装置の製造方法を説明する。先ず、ダイパッ
ド31とインナーリード部32及びアウターリード部3
3からなるリード34とを有するリードフレームを用意
する。次いで、ダイボンディング工程を行う。即ち、所
定のLSIを形成した半導体チップ35をダイパッド3
1上に搭載し、所定の接着剤を用いて固定する。続い
て、ワイヤボンディング工程を行う。即ち、ダイパッド
31上にダイボンディングした半導体チップ35の電極
(図示せず)とリード34のインナーリード部32の一
端とをAu線36を用いて接続する。
【0007】続いて、モールド工程を行う。即ち、ダイ
ボンディング及びワイヤボンディングを行ったリードフ
レームを所定の金型にセットし、所定の樹脂を注入した
後、この樹脂に圧力を加え、硬化させて、所定の形状に
成形する。こうして、ダイパッド31、半導体チップ3
5、リード34のインナーリード部32、及び半導体チ
ップ35の電極とインナーリード部32の一端とを接続
するAu線36を覆って封止するモールド樹脂部37を
形成する。
【0008】次いで、リード加工工程を行う。即ち、モ
ールド樹脂部37から露出しているリード34の不要な
部分を切断除去し、そのアウターリード部33を折り曲
げてガルウィング形状に加工する。このようにして、両
側から複数個のガルウィング形状のアウターリード部3
3が突き出ているSOP系の樹脂封止半導体パッケージ
38を作製する。
【0009】次いで、実装工程を行う。即ち、SOP系
の樹脂封止半導体パッケージ38をプリント配線基板3
9上に搭載して、樹脂封止半導体パッケージ38のモー
ルド樹脂部37から両側に突き出ているガルウィング形
状のアウターリード部33の先端部を、導電性接着剤と
してハンダ層40を用いてプリント配線基板39の配線
パターン(図示せず)に接続する。このようにして、図
10に示される従来のSOP系の樹脂封止半導体パッケ
ージ38がプリント配線基板39に実装された半導体装
置を作製する。
【0010】
【発明が解決しようとする課題】上記従来のSOP系の
樹脂封止半導体パッケージ38がプリント配線基板39
に実装された半導体装置においては、モールド樹脂部3
7の両側から複数個のガルウィング形状のアウターリー
ド部33が突き出ているため、樹脂封止半導体パッケー
ジ38の実装面幅は、上記図10に示されるように、モ
ールド樹脂部37の幅Aに両側から突き出ているガルウ
ィング形状のアウターリード部の長さ2Bが加わって
(A+2B)となる。従って、樹脂封止半導体パッケー
ジ38のプリント配線基板39上における実装面積はか
なり大きなものとなり、高密度実装化することが困難で
あるという問題があった。
【0011】ここでは、従来のSOP系の樹脂封止半導
体パッケージ38について説明したが、従来のQFP系
の樹脂封止半導体パッケージの場合は、モールド樹脂部
の4辺から複数個のガルウィング形状のアウターリード
部が突き出ているため、樹脂封止半導体パッケージのプ
リント配線基板上における実装面積が大きくなり、高密
度実装化することが困難であるという問題は更に深刻な
ものとなる。
【0012】他方、高密度実装化を実現するため、CS
P(Chip Size Package )の一タイプとして、リードレ
スのBGA(Ball Grid Array )が採用されている。し
かし、このBGAの場合、実装面積を小さくして高密度
実装化を実現することは可能であるが、基材にポリイミ
ド等の基板を使用する必要があるし、また外部接続端子
としてハンダボール等の金属ボールを多数接着する必要
があるため、パッケージ・コストが高く、特殊な用途に
限定されているのが実情である。
【0013】そこで本発明は、上記事情を鑑みてなされ
たものであり、従来のSOP/QFP系の樹脂封止半導
体パッケージと同程度に低コストで製造することが可能
で、リードレスの場合と同様に高密度実装化することが
可能な半導体装置及びその製造方法を提供することを目
的とする。
【0014】
【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置及びその製造方法によって達成され
る。即ち、請求項1に係る半導体装置は、ダイパッド及
びインナーリードを有するリードフレームと、ダイパッ
ド上に搭載された半導体チップと、この半導体チップの
電極とインナーリードの一端を接続する金属細線と、ダ
イパッド、インナーリード、半導体チップ、及び金属細
線を覆って封止しているモールド樹脂部とを具備し、イ
ンナーリードの他端の側面及び下面がモールド樹脂部か
ら露出していることを特徴とする。このように請求項1
に係る半導体装置においては、インナーリードの他端の
側面及び下面がモールド樹脂部から露出していることに
より、これら露出している下面又は下面及び側面を樹脂
封止半導体パッケージの外部接続端子として機能させる
ことが可能になるため、いわばアウターリードレスの樹
脂封止半導体パッケージが実現され、アウターリード部
がない分だけ、パッケージ・サイズが小さくなる。
【0015】また、請求項2に係る半導体装置は、上記
の請求項1に係る半導体装置において、インナーリード
のモールド樹脂部から露出している下面又は下面及び側
面が導電性接着剤を介して実装基板の配線パターンに接
続されている構成とすることにより、アウターリード部
がない分だけパッケージ・サイズが小さくなった樹脂封
止半導体パッケージが実装基板に実装されているため、
樹脂封止半導体パッケージの実装面積が小さくなり、高
密度実装化が実現される。
【0016】また、請求項3に係る半導体装置は、上記
の請求項1に係る半導体装置において、インナーリード
のモールド樹脂部から露出している下面がモールド樹脂
部の底面から下方に突き出している構成とすることによ
り、樹脂封止半導体パッケージの実装工程において、イ
ンナーリードの下面又は下面及び側面を実装基板の配線
パターンに接続する際に、例えばハンダ付け等の導電性
接着剤の付着が極めて容易になるため、実装作業の効率
及び信頼性が向上する。
【0017】また、請求項4に係る半導体装置の製造方
法は、ダイパッドとインナーリード部及びアウターリー
ド部からなるリードとを有するリードフレームのダイパ
ッド上に、半導体チップを搭載して固定するダイボンデ
ィング工程と、半導体チップの電極とリードのインナー
リード部の一端とを金属細線を用いて接続するワイヤボ
ンディング工程と、ダイパッド、リードのインナーリー
ド部、半導体チップ、及び金属細線を樹脂により覆って
封止すると共に、その際に形成されるモールド樹脂部か
らインナーリード部の下面を露出させるモールド工程
と、モールド樹脂部から露出しているリードを切断して
アウターリード部を切り離し、インナーリード部の他端
の側面をモールド樹脂部から露出させるリード切断工程
とを具備することを特徴とする。このように請求項4に
係る半導体装置の製造方法によれば、モールド工程にお
いてモールド樹脂部からインナーリード部の下面を露出
させ、リード切断工程においてインナーリード部の他端
の側面をモールド樹脂部から露出させることにより、こ
れら露出している下面又は下面及び側面を樹脂封止半導
体パッケージの外部接続端子として機能させることが可
能になるため、アウターリード部がない分だけパッケー
ジ・サイズが小さくなるアウターリードレスの樹脂封止
半導体パッケージが作製される。
【0018】また、このアウターリードレスの樹脂封止
半導体パッケージを作製する際に、ダイボンディング、
ワイヤボンディング、及びモールドの各工程が、モール
ド工程において特有の金型を使用したことを除けば従来
の樹脂封止半導体パッケージを作製する場合と略同様で
あるため、従来の樹脂封止半導体パッケージを作製する
場合と比較して新たな設備や工程の増加を必要とせず、
コストの上昇を招くことはない。また、リード切断工程
においては、リードのアウターリード部を切り離してし
まうことから、従来の場合のようにアウターリード部を
ガルウィング形状にするための折り曲げ加工を行う必要
がなくなるため、却って工程が簡略化される。従って、
アウターリード部がない分だけパッケージ・サイズが小
さくなる樹脂封止半導体パッケージが、従来の場合と同
様に安定的かつ低コストで製造される。
【0019】また、請求項5に係る半導体装置の製造方
法は、上記の請求項4に係る半導体装置の製造方法にお
いて、前記リード切断工程の後に、インナーリードのモ
ールド樹脂部から露出している下面又は下面及び側面と
実装基板の配線パターンとを導電性接着剤を用いて接続
する実装工程を有している構成とすることにより、アウ
ターリード部がない分だけパッケージ・サイズが小さく
なった樹脂封止半導体パッケージが実装基板に実装され
るため、樹脂封止半導体パッケージの実装面積が小さく
なり、高密度実装化された半導体装置が作製される。
【0020】また、請求項6に係る半導体装置の製造方
法は、上記の請求項4に係る半導体装置の製造方法にお
いて、前記モールド工程が、同時に、インナーリード部
の下面がモールド樹脂部の底面から突き出るように段差
を形成する工程である構成とすることにより、インナー
リード部の下面が下方に突き出た形状となるため、樹脂
封止半導体パッケージを実装基板に実装する際に、イン
ナーリード部の下面及び側面が単に露出するだけの場合
に比べて、例えばハンダ付け等の導電性接着剤の付着が
容易になり、実装作業の効率及び信頼性が向上する。
【0021】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 (第1の実施形態)図1は本発明の第1の実施形態に係
る樹脂封止半導体パッケージが実装基板に実装された半
導体装置を示す概略断面図であり、図2は図1に示す樹
脂封止半導体パッケージの斜視図である。リードフレー
ムのダイパッド11上には、半導体チップ15が搭載さ
れ、例えば所定の接着剤を用いて固定されている。そし
て、この半導体チップ15の電極(図示せず)とリード
フレームのインナーリード12の一端とが、Au線16
を用いて接続されている。
【0022】また、これらダイパッド11、半導体チッ
プ15、インナーリード12、及びAu線16は、モー
ルド樹脂部17によって覆われ、封止されている。これ
以降、このように半導体チップ15が樹脂封止パッケー
ジングされている半導体装置を、樹脂封止半導体パッケ
ージ18と呼ぶことにする。
【0023】なお、ここで、ダイパッド11とインナー
リード12は略同じ高さに位置し、ダイパッド11の下
面並びにインナーリード12の下面及び側面が共にモー
ルド樹脂部17から露出している点に本実施形態の特徴
がある。また、この樹脂封止半導体パッケージ18はプ
リント配線基板19に実装されている。即ち、樹脂封止
半導体パッケージ18はプリント配線基板19上に搭載
され、そのモールド樹脂部17から露出しているインナ
ーリード12の下面及び側面が例えば導電性接着剤とし
てのハンダ層20を介してプリント配線基板19の配線
パターン(図示せず)に接続されている。即ち、モール
ド樹脂部17から露出しているインナーリード12の下
面及び側面が、樹脂封止半導体パッケージ18の外部接
続端子として機能している。
【0024】次に、図1に示した半導体装置の製造方法
を、図3〜図5を用いて説明する。ここで、図3はダイ
ボンディング、ワイヤボンディング、及びモールドの各
工程を説明するための工程断面図であり、図4はリード
切断工程を説明するための工程断面図であり、図5は実
装工程を説明するための工程断面図である。
【0025】先ず、ダイパッド11とインナーリード部
12及びアウターリード部13からなるリード14とを
有するリードフレームを用意する。このとき、このリー
ドフレームのダイパッド11とリード14とは略同じ高
さのものとする。次いで、ダイボンディング工程を行
う。即ち、所定のLSIを形成した半導体チップ15を
ダイパッド11上に搭載し、所定の接着剤を用いて固定
する。続いて、ワイヤボンディング工程を行う。即ち、
ダイパッド11上にダイボンディングした半導体チップ
15の電極(図示せず)とリード14のインナーリード
部12の一端とをAu線16を用いて接続する。
【0026】続いて、モールド工程を行う。即ち、ダイ
ボンディング及びワイヤボンディングを行ったリードフ
レームを所定の金型にセットし、所定の樹脂を注入した
後、この樹脂に圧力を加え、硬化させて、所定の形状に
成形する。こうして、ダイパッド11、半導体チップ1
5、リード14のインナーリード部12、及び半導体チ
ップ15の電極とインナーリード部12の一端とを接続
するAu線16を覆って封止するモールド樹脂部17を
形成する。なお、このときに使用する金型は、ダイパッ
ド11の下面及びリード14のインナーリード部12の
下面が共にモールド樹脂部17から露出するようになる
ものを使用する。
【0027】このようにして、半導体チップ15のダイ
ボンディング、ワイヤボンディング、及びモールドの各
工程を行う。なお、これまでの工程は、モールド工程に
おいて本実施形態に係る特有の金型を使用したことを除
けば、従来のSOP系の樹脂封止半導体パッケージを作
製する場合と同様である(図3参照)。
【0028】次いで、リード切断工程を行う。即ち、モ
ールド樹脂部17から露出しているリード14を切断し
て、そのアウターリード部13を切り離し、リード14
としてはインナーリード部12のみを残存させる。ま
た、リード14の切断面は、インナーリード部12の他
端の側面としてモールド樹脂部17から露出した状態と
なっている。なお、これ以降、リード14の残存するイ
ンナーリード部12を単にインナーリード12と呼ぶ。
このようにして、半導体チップ15が樹脂封止パッケー
ジングされた樹脂封止半導体パッケージ18を作製す
る。このとき、インナーリード12の他端の側面及び下
面はモールド樹脂部17から露出した状態となっている
(図4参照)。
【0029】次いで、実装工程を行う。即ち、樹脂封止
半導体パッケージ18をプリント配線基板19上に搭載
して、樹脂封止半導体パッケージ18のモールド樹脂部
17から露出しているインナーリード12の下面及び側
面を、導電性接着剤としてハンダ層20を用いてプリン
ト配線基板19の配線パターン(図示せず)に接続す
る。このようにして、図1に示す樹脂封止半導体パッケ
ージ18がプリント配線基板19に実装された半導体装
置を作製する(図5参照)。
【0030】以上のように本実施形態によれば、リード
14のアウターリード部13が切り離されて、残存する
インナーリード12のモールド樹脂部17から露出して
いる下面及び側面が樹脂封止半導体パッケージ18の外
部接続端子として機能している。即ち、本実施形態に係
る樹脂封止半導体パッケージ18は、広義のSOP系で
はあるが、いわばアウターリードレスの樹脂封止半導体
パッケージとなっている。
【0031】このため、このアウターリードレスの樹脂
封止半導体パッケージ18がプリント配線基板19に実
装されている際の実装面幅は、図1に示されるように、
モールド樹脂部17の幅Aと同一になる。上記図10に
示されるように、従来の樹脂封止半導体パッケージ38
の実装面幅が、モールド樹脂部37の幅Aに、モールド
樹脂部37の両側面から突き出ているガルウィング形状
のアウターリード部の長さ2Bが加わって(A+2B)
となっていることと比較すると、アウターリード部の長
さ2Bだけ短縮されている。即ち、樹脂封止半導体パッ
ケージ18のプリント配線基板19上における実装面積
を従来の場合よりも大幅に小さくして、高密度実装化を
実現することが可能になる。
【0032】また、本実施形態に係る樹脂封止半導体パ
ッケージ18を作製する際、半導体チップ15のダイボ
ンディング、ワイヤボンディング、及びモールドの各工
程は、モールド工程において本実施形態に係る特有の金
型を使用したことを除けば従来の場合と同様であり、リ
ード切断工程においては、アウターリード部13を切り
離してしまうことから従来の場合のようにアウターリー
ド部13の折り曲げ加工を行う必要がなくなるため、安
定的かつ低コストで製造することができる。
【0033】(第2の実施形態)図6は本発明の第2の
実施形態に係る半導体装置を示す概略断面図である。な
お、上記第1の実施形態の図1に示す半導体装置の構成
要素と同一の要素には同一の符号を付して説明を省略す
る。上記第1の実施形態においては、上記図1に示され
るように、ダイパッド11とインナーリード12は略同
じ高さに位置し、ダイパッド11の下面並びにインナー
リード12の下面及び側面は共にモールド樹脂部17か
ら露出しているのに対して、本実施形態に係る樹脂封止
半導体パッケージ18aにおいては、ダイパッド11a
の位置がインナーリード12aの位置より高くなってお
り、そのためにダイパッド11aの下面がモールド樹脂
部17aによって覆われている点に特徴がある。なお、
その他の構造は、上記第1の実施形態の場合と同様であ
るため、その説明は省略する。
【0034】また、本実施形態に係る半導体装置の製造
方法も、上記図3〜図5を用いて説明した上記第1の実
施形態の場合と略同様であるため、その図示は省略す
る。但し、本実施形態においては、ダイパッド11aの
位置がインナーリード12aの位置より高くなってるリ
ードフレームを用意すること、モールド工程において、
リードのインナーリード部12aの下面がモールド樹脂
部17から露出する一方、ダイパッド11の下面がモー
ルド樹脂部17によって覆われるようになる金型を使用
することが、上記第1の実施形態の場合と異なってい
る。
【0035】以上のように本実施形態によれば、樹脂封
止半導体パッケージ18aが広義のSOP系のアウター
リードレスの樹脂封止半導体パッケージであるという基
本的な構造は上記第1の実施形態の場合と共通するた
め、上記第1の実施形態の場合と同様に、樹脂封止半導
体パッケージ18aの実装面積を大幅に小さくして、高
密度実装化を実現することが可能になると共に、安定的
かつ低コストで製造することができる。また、こうした
効果に加え、ダイパッド11aの位置がインナーリード
12aの位置より高くなっていることから、ダイパッド
11a上の半導体チップ15もプリント配線基板19か
ら相対的に高い位置にあり、また、ダイパッド11aの
下面がモールド樹脂部17aによって覆われているた
め、上記第1の実施形態の場合よりも耐湿性に優れてい
るという利点を有している。
【0036】(第3の実施形態)図7は本発明の第3の
実施形態に係る半導体装置を示す概略断面図であり、図
8は図7のC部の部分拡大図である。なお、上記第2の
実施形態の図6に示す半導体装置の構成要素と同一の要
素には同一の符号を付して説明を省略する。上記第2の
実施形態の場合と同様に、本実施形態に係る樹脂封止半
導体パッケージ18bにおいても、ダイパッド11bの
位置がインナーリード12bの位置より高くなってお
り、そのためにダイパッド11bの下面がモールド樹脂
部17bによって覆われている。
【0037】但し、上記第2の実施形態においては、上
記図6に示されるように、インナーリード12bの下面
とモールド樹脂部17の底面とは略同じ高さに位置して
いるのに対して、本実施形態に係る樹脂封止半導体パッ
ケージ18bにおいては、インナーリード12aの下面
の位置がモールド樹脂部17の底面の位置よりもDだけ
低くなっており、そのためにインナーリード12aの下
面がモールド樹脂部17の底面から下方にDだけ突き出
した形状となっている点に特徴がある。
【0038】なお、その他の構造は、上記第2の実施形
態の場合と同様であるため、その説明は省略する。ま
た、本実施形態に係る半導体装置の製造方法も、上記第
2の実施形態の場合と略同様であるため、その図示は省
略する。但し、本実施形態においては、ダイパッド11
bの位置がインナーリード12bの位置より高くなって
るリードフレームを用意することは上記第2の実施形態
の場合と同様であるが、モールド工程において、リード
のインナーリード部12bの下面がモールド樹脂部17
bから露出し、ダイパッド11bの下面がモールド樹脂
部17bによって覆われると共に、モールド樹脂部17
bの底面がインナーリード12aの下面よりもDだけ高
くなる段差が形成されるような金型を使用することが、
上記第2の実施形態の場合と異なっている。
【0039】以上のように本実施形態によれば、樹脂封
止半導体パッケージ18bが広義のSOP系のアウター
リードレスの樹脂封止半導体パッケージであるという基
本的な構造と、ダイパッド11b上の半導体チップ15
がプリント配線基板19から相対的に高い位置にあり、
また、ダイパッド11bの下面がモールド樹脂部17b
によって覆われている点は、上記第2の実施形態の場合
と共通するため、樹脂封止半導体パッケージ18bの実
装面積を大幅に小さくして、高密度実装化を実現するこ
とが可能になると共に、安定的かつ低コストで製造する
ことができ、更に耐湿性を向上させることができる。
【0040】また、こうした効果に加え、インナーリー
ド12bの下面がモールド樹脂部17bの底面から下方
に突き出した形状となっていることから、樹脂封止半導
体パッケージ18bをプリント配線基板19に実装する
工程において、インナーリード12の下面及び側面を導
電性接着剤としてハンダ層20を用いてプリント配線基
板19の配線パターンに接続する際に、ハンダ付けが極
めて容易になるため、上記第2の実施形態の場合よりも
更に実装作業の効率及び信頼性が高くなるという利点を
有している。
【0041】(第4の実施形態)図9は本発明の第4の
実施形態に係る半導体装置を示す概略断面図である。な
お、上記第2の実施形態の図6に示す半導体装置の構成
要素と同一の要素には同一の符号を付して説明を省略す
る。上記第2の実施形態の場合と同様に、本実施形態に
係る樹脂封止半導体パッケージ18cにおいても、ダイ
パッド11cの下面がモールド樹脂部17cによって覆
われている。但し、本実施形態に係る樹脂封止半導体パ
ッケージ18cにおいては、そのダイパッド11cの厚
さが、上記図6に示される上記第2の実施形態のダイパ
ッド11bの厚さより薄くなっており、そのためにダイ
パッド11c上の半導体チップ15の位置が相対的に低
くなり、延いてはモールド樹脂部17cの表面のプリン
ト配線基板19から高さが相対的に低くなっている点に
特徴がある。
【0042】なお、その他の構造は、上記第2の実施形
態の場合と同様であるため、その説明は省略する。ま
た、本実施形態に係る半導体装置の製造方法も、上記第
2の実施形態の場合と略同様であるため、その図示は省
略する。但し、本実施形態においては、ダイパッド11
cの厚さが薄いリードフレームを用意すること、モール
ド工程において、モールド樹脂部17cの厚さが相対的
に薄くなるような金型を使用することが、上記第2の実
施形態の場合と異なっている。なお、ダイパッド11c
の厚さが薄いリードフレームを用意する代わりに、上記
第1の実施形態において用意したリードフレームを用
い、そのダイパッド11を裏面からエッチングして、薄
膜化してもよい。
【0043】以上のように本実施形態によれば、本実施
形態に係る樹脂封止半導体パッケージ18が広義のSO
P系のアウターリードレスの樹脂封止半導体パッケージ
であるという基本的な構造と、ダイパッド11cの下面
がモールド樹脂部17cによって覆われている点は、上
記第2の実施形態の場合と共通するため、樹脂封止半導
体パッケージ18cの実装面積を大幅に小さくして、高
密度実装化を実現することが可能になると共に、安定的
かつ低コストで製造することができ、更に上記第1の実
施形態の場合よりも耐湿性を向上させることができる。
また、こうした効果に加え、モールド樹脂部17cの表
面のプリント配線基板19からの高さが相対的に低くな
っていることから、プリント配線基板19に実装された
樹脂封止半導体パッケージ18cの高さが相対的に低く
なり、半導体装置の小型化に寄与することができる。
【0044】なお、上記第1〜第4の実施形態において
は、SOP系の樹脂封止半導体パッケージに対応して、
そのアウターリードレス化したものについて述べてきた
が、SOP系に限定されるものではなく、例えばQFP
系の樹脂封止半導体パッケージに対応して、そのアウタ
ーリードレス化することも可能である。この場合、樹脂
封止半導体パッケージの実装面積を大幅に小さくして、
高密度実装化を実現するという効果は更に大きくなる。
【0045】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置によれば、次のような効果を奏することが
できる。即ち、請求項1に係る半導体装置によれば、イ
ンナーリードの他端の側面及び下面がモールド樹脂部か
ら露出していることにより、これら露出している下面又
は下面及び側面を樹脂封止半導体パッケージの外部接続
端子として機能させることが可能になるため、アウター
リードレスの樹脂封止半導体パッケージを実現して、ア
ウターリード部がない分だけパッケージ・サイズを小さ
くすることができる。
【0046】また、請求項2に係る半導体装置によれ
ば、インナーリードのモールド樹脂部から露出している
下面又は下面及び側面が導電性接着剤を介して実装基板
の配線パターンに接続されていることにより、アウター
リード部がない分だけパッケージ・サイズが小さくなっ
た樹脂封止半導体パッケージが実装基板に実装されてい
るため、樹脂封止半導体パッケージの実装面積を小さく
して、高密度実装化を実現することができる。
【0047】また、請求項3に係る半導体装置によれ
ば、インナーリードのモールド樹脂部から露出している
下面がモールド樹脂部の底面から下方に突き出している
ことにより、インナーリードの下面又は下面及び側面を
実装基板の配線パターンに接続する際に、例えばハンダ
付け等の導電性接着剤の付着が極めて容易になるため、
実装作業の効率及び信頼性を向上することができる。
【0048】また、請求項4に係る半導体装置の製造方
法によれば、モールド工程及びリード切断工程におい
て、インナーリード部の下面及び他端の側面をそれぞれ
モールド樹脂部から露出させることにより、これら露出
している下面又は下面及び側面を樹脂封止半導体パッケ
ージの外部接続端子として機能させることが可能になる
ため、アウターリード部がない分だけパッケージ・サイ
ズが小さくなるアウターリードレスの樹脂封止半導体パ
ッケージを作製することができる。また、その際に、ダ
イボンディング、ワイヤボンディング、モールド、及び
リード切断の各工程が、従来の樹脂封止半導体パッケー
ジを作製する場合と略同様であり、新たな設備や工程の
増加を必要とせず、コストの上昇を招くこともないた
め、アウターリード部がない分だけパッケージ・サイズ
が小さくなる樹脂封止半導体パッケージを従来の場合と
同様に安定的かつ低コストで製造することができる。
【0049】また、請求項5に係る半導体装置の製造方
法によれば、リード切断工程の後に、インナーリードの
モールド樹脂部から露出している下面又は下面及び側面
と実装基板の配線パターンとを導電性接着剤を用いて接
続することにより、アウターリード部がない分だけパッ
ケージ・サイズが小さくなった樹脂封止半導体パッケー
ジが実装基板に実装されるため、樹脂封止半導体パッケ
ージの実装面積を小さくして、高密度実装化された半導
体装置を作製することができる。
【0050】また、請求項6に係る半導体装置の製造方
法は、モールド工程において、ダイパッド、リードのイ
ンナーリード部、半導体チップ、及び金属細線を樹脂に
より覆って封止する際に形成されるモールド樹脂部から
インナーリード部の下面を露出させると共に、インナー
リードの下面がモールド樹脂部の底面から突き出るよう
に段差を形成することにより、インナーリード部の下面
が下方に突き出た形状となるため、樹脂封止半導体パッ
ケージを実装基板に実装する際に、インナーリード部の
下面及び側面が単に露出するだけの場合に比べて、例え
ばハンダ付け等の導電性接着剤の付着が容易になり、実
装作業の効率及び信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る樹脂封止半導体
パッケージが実装基板に実装された半導体装置を示す概
略断面図である。
【図2】図1に示す樹脂封止半導体パッケージの斜視図
である。
【図3】図1に示す半導体装置の製造プロセスのダイボ
ンディング、ワイヤボンディング、及びモールドの各工
程を説明するための工程断面図である。
【図4】図1に示す半導体装置の製造プロセスのリード
切断工程を説明するための工程断面図である。
【図5】図1に示す半導体装置の製造プロセスの実装工
程を説明するための工程断面図である。
【図6】本発明の第2の実施形態に係る樹脂封止半導体
パッケージが実装基板に実装された半導体装置を示す概
略断面図である。
【図7】本発明の第3の実施形態に係る樹脂封止半導体
パッケージが実装基板に実装された半導体装置を示す概
略断面図である。
【図8】図7のA部の部分拡大図である。
【図9】本発明の第4の実施形態に係る樹脂封止半導体
パッケージが実装基板に実装された半導体装置を示す概
略断面図である。
【図10】従来のSOP系の樹脂封止半導体パッケージ
が実装基板に実装された半導体装置を示す概略断面図で
ある。
【図11】図10に示す従来のSOP系の樹脂封止半導
体パッケージの斜視図である。
【符号の説明】
11、11a、11b、11c…ダイパッド、12、1
2a、12b、12c…インナーリード(部)、13…
アウターリード部、14…リード、 15…半導体チッ
プ、16…Au線、17、17a、17b、17c…モ
ールド樹脂部、18、18a、18b、18c…樹脂封
止半導体パッケージ、19…プリント配線基板、20…
ハンダ層、31…ダイパッド、32…インナーリード
部、33…アウターリード部、34…リード、 35…
半導体チップ、36…Au線、37…モールド樹脂部、
38…SOP系の樹脂封止半導体パッケージ、39…プ
リント配線基板、40…ハンダ層。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ダイパッド及びインナーリードを有する
    リードフレームと、 前記ダイパッド上に搭載された半導体チップと、 前記半導体チップの電極と前記インナーリードの一端を
    接続する金属細線と、 前記ダイパッド、前記インナーリード、前記半導体チッ
    プ、及び前記金属細線を覆って封止しているモールド樹
    脂部と、を具備し、 前記インナーリードの他端の側面及び下面が、前記モー
    ルド樹脂部から露出していることを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記インナーリードの前記モールド樹脂部から露出して
    いる下面又は下面及び側面が、導電性接着剤を介して実
    装基板の配線パターンに接続されていることを特徴とす
    る半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置において、 前記インナーリードの前記モールド樹脂部から露出して
    いる下面が、前記モールド樹脂部の底面から下方に突き
    出していることを特徴とする半導体装置。
  4. 【請求項4】 ダイパッドとインナーリード部及びアウ
    ターリード部からなるリードとを有するリードフレーム
    の前記ダイパッド上に、半導体チップを搭載して固定す
    るダイボンディング工程と、 前記半導体チップの電極と前記リードの前記インナーリ
    ード部の一端とを金属細線を用いて接続するワイヤボン
    ディング工程と、 前記ダイパッド、前記リードの前記インナーリード部、
    前記半導体チップ、及び前記金属細線を樹脂により覆っ
    て封止すると共に、その際に形成されるモールド樹脂部
    から前記インナーリード部の下面を露出させるモールド
    工程と、 前記モールド樹脂部から露出している前記リードを切断
    して前記アウターリード部を切り離し、前記インナーリ
    ード部の他端の側面を前記モールド樹脂部から露出させ
    るリード切断工程と、 を具備することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項4記載の半導体装置の製造方法に
    おいて、 前記リード切断工程の後に、前記インナーリードの前記
    モールド樹脂部から露出している下面又は下面及び側面
    と実装基板の配線パターンとを導電性接着剤を用いて接
    続する実装工程を有していることを特徴とする半導体装
    置の製造方法。
  6. 【請求項6】 請求項4記載の半導体装置の製造方法に
    おいて、 前記モールド工程が、同時に、前記インナーリードの下
    面が前記モールド樹脂部の底面から突き出るように段差
    を形成する工程であることを特徴とする半導体装置の製
    造方法。
JP10116598A 1998-04-13 1998-04-13 半導体装置及びその製造方法 Abandoned JPH11297917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10116598A JPH11297917A (ja) 1998-04-13 1998-04-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10116598A JPH11297917A (ja) 1998-04-13 1998-04-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11297917A true JPH11297917A (ja) 1999-10-29

Family

ID=14293429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10116598A Abandoned JPH11297917A (ja) 1998-04-13 1998-04-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11297917A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244399A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP2007201324A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子装置の実装構造および電子部品の実装方法
JP2010268017A (ja) * 2010-09-03 2010-11-25 Rohm Co Ltd 半導体装置
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法
JP2014060465A (ja) * 2014-01-09 2014-04-03 Rohm Co Ltd 半導体装置
JP2017028333A (ja) * 1999-06-30 2017-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028333A (ja) * 1999-06-30 2017-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2001244399A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP2007201324A (ja) * 2006-01-30 2007-08-09 Denso Corp 電子装置の実装構造および電子部品の実装方法
JP2010268017A (ja) * 2010-09-03 2010-11-25 Rohm Co Ltd 半導体装置
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法
JP2014060465A (ja) * 2014-01-09 2014-04-03 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
KR940007757Y1 (ko) 반도체 패키지
JP3420057B2 (ja) 樹脂封止型半導体装置
US20030006055A1 (en) Semiconductor package for fixed surface mounting
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US8575742B1 (en) Semiconductor device with increased I/O leadframe including power bars
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US7952198B2 (en) BGA package with leads on chip
JPH11297917A (ja) 半導体装置及びその製造方法
US10290593B2 (en) Method of assembling QFP type semiconductor device
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP2002261193A (ja) 半導体装置の製造方法
KR100891649B1 (ko) 반도체 패키지 제조방법
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR19990086280A (ko) 반도체 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR100460072B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041129

A977 Report on retrieval

Effective date: 20050922

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Effective date: 20051201

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A762 Written abandonment of application

Effective date: 20060213

Free format text: JAPANESE INTERMEDIATE CODE: A762