JP2000183747A

JP2000183747A - Ｄａ変換器およびそれを用いた液晶駆動装置

Info

Publication number: JP2000183747A
Application number: JP10357953A
Authority: JP
Inventors: Tomoaki Nakao; 友昭中尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-12-16
Filing date: 1998-12-16
Publication date: 2000-06-30
Anticipated expiration: 2018-12-16
Also published as: KR100339807B1; TW441194B; JP3506219B2; US6373419B1; KR20000048157A

Abstract

(57)【要約】【課題】ＤＡ変換器およびそれを用いた液晶駆動装置
において、表示色数の増加や表示の多階調化等により必
要とされる電圧数が増えても、回路構成素子数の急激な
増加を抑え、製造コストの増大を抑えるとともに、装置
を小型化する。【解決手段】基準電圧発生回路８０１が、２^(N-1)＋
１通りの互いに異なる基準電圧を発生する。選択回路８
０２が、基準電圧の組を、すべてのデジタル信号に対応
させて記憶しておく。これらの各組における基準電圧同
士の平均値が、すべての組について異なる値となってい
る。選択回路８０２は、上記デジタル信号の入力を受け
ると、上記組のなかから、入力されたデジタル信号に対
応した組を選択してその各基準電圧を出力する。ボルテ
ージフォロア回路８０３は、選択回路８０２により出力
された基準電圧が入力され、その入力された基準電圧の
平均値を出力電圧として出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶駆動装置等に
用いられるＤＡ変換器およびそれを用いた液晶駆動装置
に関するものである。

【０００２】

【従来の技術】ＤＡ（デジタル−アナログ）変換器は、
外部から入力されたデジタル信号をアナログ信号に変換
するものである。例えば、アクティブマトリクス方式の
液晶表示装置の液晶駆動装置等では、ＤＡ変換器を用い
て、外部から入力された表示データとしてのデジタル信
号をアナログ信号に変換して液晶表示部へと伝達するよ
うになっている。このようなＤＡ変換器として、ＭＯＳ
トランジスタ構成のオペアンプを備えたものがある。

【０００３】以下に、上記ＤＡ変換器を備えた液晶表示
装置の構成、その液晶表示装置のＴＦＴ方式の液晶パネ
ルの構成、その液晶駆動波形、およびその液晶表示装置
に設けられているソースドライバの構成について、本発
明の場合の構成を示す図７ないし図１１を用いて説明す
るとともに、図１２および図１３を用いて、上記ＤＡ変
換器の従来の構成について説明する。すなわち、以下の
説明のうち、図７ないし図１１に示した構成は本発明の
場合の構成と共通である。

【０００４】図７に、アクティブマトリクス方式の代表
例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装
置のブロック構成を示す。

【０００５】この液晶表示装置は、液晶表示部と、それ
を駆動する液晶駆動回路（液晶駆動装置）とに分かれ
る。液晶表示部は、ＴＦＴ方式の液晶パネル９０１を備
えており、液晶パネル９０１内には、図示しない液晶表
示素子と、後述の対向電極（共通電極）９０６とが設け
られている。

【０００６】一方、この液晶駆動回路は、それぞれＩＣ
（Integrated Circuit）からなるソースドライバ９０２
およびゲートドライバ９０３と、コントローラ９０４
と、液晶駆動電源９０５とを備えている。コントローラ
９０４は、ソースドライバ９０２に表示データＤおよび
制御信号Ｓ１を入力するとともに、ゲートドライバ９０
３に制御信号Ｓ２を入力する。これにより、コントロー
ラ９０４は、ゲートドライバ９０３に垂直同期信号を入
力するとともに、ソースドライバ９０２およびゲートド
ライバ９０３に水平同期信号を入力する。

【０００７】外部から入力された表示データは、コント
ローラ９０４を通してデジタル信号でソースドライバ９
０２へ上記表示データＤとして入力される。ソースドラ
イバ９０２は、入力された表示データを時分割で内部に
ラッチし、その後、コントローラ９０４から入力される
上記水平同期信号に同期してＤＡ変換を行う。そして、
ＤＡ変換によって得られた、階調表示用のアナログ電圧
（階調表示電圧）を、液晶駆動電圧出力端子から、後述
のソース信号ライン１００４を介して、その液晶駆動電
圧出力端子に対応した、液晶パネル９０１内の液晶表示
素子（図示せず）へそれぞれ出力する。

【０００８】図８に、上記液晶パネル９０１の構成を示
す。画素電極１００１、画素容量１００２、画素への電
圧印加をオン・オフする素子としてのＴＦＴ１００３、
ソース信号ライン１００４、ゲート信号ライン１００
５、対向電極１００６（図７の対向電極９０６に相当）
が設けられている。図中、Ａで示す領域が、１画素分の
液晶表示素子である。ソース信号ライン１００４には、
ソースドライバ９０２から、表示対象の画素の明るさに
応じた階調表示電圧が与えられる。ゲート信号ライン１
００５には、ゲートドライバ９０３から、縦方向に並ん
だＴＦＴ１００３が順次オンするように走査信号が与え
られる。オン状態のＴＦＴ１００３を通して、該ＴＦＴ
１００３のドレインに接続された画素電極１００１にソ
ース信号ライン１００４の電圧が印加され、対向電極１
００６との間の画素容量１００２に蓄積されて、液晶の
光透過率が変化し、表示が行われる。

【０００９】図９および図１０に、液晶駆動波形の一例
を示す。１１０１、１２０１はソースドライバ９０２の
駆動波形、１１０２、１２０２はゲートドライバ９０３
の駆動波形である。１１０３、１２０３は対向電極の電
位であり、１１０４、１２０４は画素電極の電圧波形で
ある。液晶材料に印加される電圧は、画素電極１００１
と対向電極１００６との電位差であり、図中には斜線で
示している。例えば、図９では、ゲートドライバの駆動
波形１１０２により、ＨｉｇｈレベルのときＴＦＴ１０
０３がオンし、ソースドライバの駆動波形１１０１と対
向電極の電位１１０３との差が画素電極１００１に印加
される。このあと、ゲートドライバの駆動波形１１０２
はＬｏｗレベルとなり、ＴＦＴ１００３はオフ状態とな
る。このとき、画素では、画素容量１００２があるた
め、上述の電圧が維持される。図１０の場合も同様であ
る。図９と図１０とは、液晶材料に印加される電圧が異
なる場合を示しており、図９の場合は、図１０の場合と
比べて印加電圧が高い。このように、液晶に印加される
電圧をアナログ電圧として変化させることで、液晶の光
透過率をアナログ的に変え、多階調表示を実現してい
る。表示可能な階調数は、液晶に印加されるアナログ電
圧の選択肢の数により決定される。

【００１０】図１１に、上記ソースドライバ９０２のブ
ロック図の一例を示す。入力されたデジタル信号の表示
データは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の表示データ
（ＤＲ、ＤＧ、ＤＢ）となっており、この表示データ
は、一旦、入力ラッチ回路１３０１にてラッチされたあ
と、スタートパルスＳＰが入力されるとともにクロック
ＣＫによりシフトするシフトレジスタ１３０２の動作に
合わせて、時分割でサンプリングメモリ１３０３に記憶
され、その後、水平同期信号（図示せず）に基づいてホ
ールドメモリ１３０４に一括転送される。Ｓはカスケー
ド出力である。基準電圧発生回路１３０９は、参照電圧
ＶＲに基づき、各レベルの基準電圧を発生する。上記ホ
ールドメモリ１３０４のデータは、レベルシフタ回路１
３０５を通して、ＤＡ変換回路（デジタル−アナログ変
換回路）１３０６へ送られ、そこで、上記基準電圧発生
回路１３０９からの各レベルの基準電圧を基にアナログ
電圧に変換される。そして、出力回路１３０７により、
液晶駆動電圧出力端子１３０８から、階調表示電圧とし
て、各液晶表示素子（図示せず。なお、図８中のＡ参
照）へ出力される。

【００１１】このように、上記基準電圧発生回路１３０
９、ＤＡ変換回路１３０６および出力回路１３０７によ
ってＤＡ変換器が構成されている。そして、液晶表示装
置においては、このＤＡ変換器を用いて上記のように液
晶駆動回路を構成し、それによって、上述のように、上
記液晶パネル９０１に表示するデジタルデータ（表示デ
ータＤＲ、ＤＧ、ＤＢ）をＤＡ変換器によりＤＡ変換し
て、各液晶表示素子に印加するようになっている。

【００１２】図１２および図１３に、上記のような液晶
駆動回路に用いられる、デジタル信号で与えられた表示
データをアナログ電圧に変換して出力するＤＡ変換器の
例の詳細な構成を示す。このＤＡ変換器は、基準電圧発
生回路１４０１（図１１の基準電圧発生回路１３０９に
相当）、選択回路１４０２（図１１のＤＡ変換回路１３
０６に相当）、ボルテージフォロア回路１４０３（図１
１の出力回路１３０７に相当）により構成されている。
同図に示す例では、６ビットのデジタル信号（Ｂｉｔ５
〜Ｂｉｔ０）に対応して６４通りのアナログ電圧を出力
する、６４階調の液晶駆動回路に用いられるＤＡ変換器
の構成を示している。図１３は、図１２のうち、基準電
圧発生回路１４０１および選択回路１４０２について、
図１２中、Ａで示された、Ｖ₄₈ないしＶ₆₄の部分の拡大
図であり、図１２に示されるこれらの回路の構成は、図
１３に示される構成パターンが繰り返されたものとなっ
ている。

【００１３】上記基準電圧発生回路１４０１は、デジタ
ル信号で与えられる表示データに従って、複数（この例
では６４通り）の基準電圧を発生するものである。上記
選択回路１４０２は、この基準電圧のうちの１つを選択
して出力するものであり、ＭＯＳトランジスタによるス
イッチで構成されている。なお、このスイッチの詳しい
構成は後述する。上記ボルテージフォロア回路１４０３
は、選択回路１４０２により選択された電圧を、液晶駆
動信号として液晶駆動電圧出力端子（図１１の液晶駆動
電圧出力端子１３０８に相当）より液晶表示素子へ出力
するものである。

【００１４】上記基準電圧発生回路１４０１は、通常、
複数の液晶駆動電圧出力端子に対して共通に使用され
る。

【００１５】一方、選択回路１４０２およびボルテージ
フォロア回路１４０３は、１つの液晶駆動電圧出力端子
あたり各々１回路が使用される。また、カラー表示の場
合は、この液晶駆動電圧出力端子は、各色に対応して使
用されるので、その場合は、選択回路１４０２およびボ
ルテージフォロア回路１４０３は、画素ごとに、１つの
色あたり各々１回路が使用される。すなわち、液晶パネ
ル９０１内の全画素数がＮであれば、赤、緑、青の各色
用の液晶駆動電圧出力端子をそれぞれＲ、Ｇ、Ｂに添え
字ｎ（ｎ＝１、２、…、Ｎ）を付して表すとすると、こ
の液晶駆動電圧出力端子としては、Ｒ₁、Ｇ₁、Ｂ₁、
Ｒ₂、Ｇ₂、Ｂ₂、…、Ｒ_N、Ｇ_N、Ｂ_Nがあり、その
ため、３Ｎ個の選択回路１４０２およびボルテージフォ
ロア回路１４０３が必要になる。

【００１６】以下に、この液晶駆動回路に用いられるＤ
Ａ変換器の構成および動作について詳しく述べる。基準
電圧発生回路１４０１は、６４個の抵抗素子が直列に接
続された構成を有しており、その両端の端子には、液晶
駆動電圧の最大値Ｖ₆₄の電圧と最小値Ｖ₀の電圧とが入
力される。このため、各抵抗素子の間からは、６４通り
の電圧（Ｖ₀〜Ｖ₆₃）が、この抵抗素子の抵抗値に応じ
た比率で発生する。基準電圧発生回路１４０１から発生
したこれら６４通りの電圧は、選択回路１４０２に入力
される。

【００１７】選択回路１４０２では、６ビットのデジタ
ル信号からなる表示データにより、入力された６４通り
の電圧のうちの１つが選択されて出力されるように、Ｍ
ＯＳトランジスタによる上記スイッチが配置されてい
る。すなわち、６ビットのデジタル信号からなる表示デ
ータのそれぞれ（Ｂｉｔ０〜Ｂｉｔ５）に応じて、上記
スイッチがオン・オフされ、これにより、入力された６
４通りの電圧のうちの１つが選択されて出力される。以
下にこの様子を説明する。

【００１８】すなわち、６ビットのデジタル信号は、Ｂ
ｉｔ５がＭＳＢであり、Ｂｉｔ０がＬＳＢである。上記
スイッチは、２個で１組のスイッチ対を構成している。
Ｂｉｔ０には３２組のスイッチ対（６４個のスイッチ）
がある。Ｂｉｔ１には１６組のスイッチ対（３２個のス
イッチ）がある。以下、Ｂｉｔごとに個数が２分の１に
なり、Ｂｉｔ５では１組のスイッチ対（２個のスイッ
チ）となる。合計で、１＋２＋２²＋２³＋２⁴＋２⁵
＝６３組のスイッチ対（１２６個のスイッチ）が存在す
る。

【００１９】１つのスイッチ対中の上記２個のスイッチ
は、該当するＢｉｔが「０」のときには、図中、上のス
イッチがオフとなり、下のスイッチがオンとなるように
動作する。逆に、該当するＢｉｔが「１」のときには、
図中、上のスイッチがオンとなり、下のスイッチがオフ
となるように動作する。例えば、図１２に示されている
例でいえば、（Ｂｉｔ５、Ｂｉｔ４、…、Ｂｉｔ０）が
「１１１１１１」であり、全てのスイッチにおいて上の
スイッチがオン、下のスイッチがオフとなっており、選
択回路１４０１の出力端にはＶ₆₃の電圧が出力される。
また、例えば、（Ｂｉｔ５、Ｂｉｔ４、…、Ｂｉｔ０）
が「０００００１」であれば、選択回路１４０１の出力
端にはＶ₁の電圧が出力される。ボルテージフォロア回
路１４０３は、選択回路１４０２から出力されたアナロ
グ電圧と同じ電圧を、より低い内部抵抗による液晶駆動
信号として、液晶駆動電圧出力端子から出力するもので
ある。

【００２０】

【発明が解決しようとする課題】上記従来のＤＡ変換器
では、それが液晶表示装置の液晶駆動装置として用いら
れた場合には、表示する階調数が増えるに従って、その
回路を構成している素子の数が急激に増加する。例え
ば、６４階調表示の場合を例にとると、まず、基準電圧
発生回路１４０１中に６４個の抵抗素子が必要である。
また、選択回路１４０２を構成するスイッチが、１つの
画素につき１２６個必要である。同様にして、８ビット
のデジタル信号で２５６階調表示を行う場合には、基準
電圧発生回路１４０１中に２５６個の抵抗素子が必要で
あるとともに、選択回路１４０２を構成するスイッチ
が、１つの画素につき５１０個必要である。すなわち、
１＋２＋２²＋２³＋…＋２⁷＝２５５組のスイッチ対
であるため５１０個のスイッチとなる。

【００２１】また、上述のように、カラー表示を行うこ
とを考えると、色は３通り（赤、緑、青）あるので上記
スイッチの必要個数は３倍になる。

【００２２】このように、従来技術による液晶駆動装置
では、表示する色の数が増え、また、多階調化が進むに
つれて、その回路構成素子数が急激に増加し、この結
果、液晶駆動装置を集積回路化した場合のチップサイズ
の増大につながる。

【００２３】近年、液晶表示装置の高精細化・多階調化
によって液晶駆動装置の回路規模も増大する方向にある
が、液晶表示装置の用途が拡大するにつれて、市場から
は、より低価格の液晶表示装置が望まれるようになって
きており、液晶駆動装置の規模を削減して製造コストの
低減を図ることが強く望まれている。

【００２４】しかしながら、上記従来の技術では、上述
のように、高精細化・多階調化に伴ってその回路構成素
子数が急激に増加するので、製造コストが高いという問
題がある。

【００２５】また、携帯性から、液晶駆動装置を含む液
晶表示装置の小型化の要求も強く、液晶駆動装置の規模
の削減が重要になってきている。

【００２６】しかしながら、上記従来の技術では、上述
のように、高精細化・多階調化に伴ってその回路構成素
子数が急激に増加するので、液晶駆動装置を集積回路化
した場合のチップサイズが増大し、その結果、小型化が
困難であるという問題がある。

【００２７】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、必要とされる電圧数が増えても、
回路構成素子（抵抗素子やスイッチ）の数の急激な増加
を抑えることができ、その結果、製造コストの増大を抑
えるとともに、小型化できるＤＡ変換器を提供すること
にある。

【００２８】また、他の目的は、表示する色の数を増や
し、また多階調化を図っても、回路構成素子数の急激な
増加を抑えることができ、その結果、製造コストの増大
を抑えるとともに、小型化できる液晶駆動装置を提供す
ることにある。

【００２９】

【課題を解決するための手段】上記の課題を解決するた
め、請求項１記載のＤＡ変換器は、互いに異なる基準電
圧を発生し、Ｎビットのデジタル信号に従い上記基準電
圧に基づいて２^N通りの出力電圧を出力することによっ
て、上記デジタル信号をアナログ信号に変換するＤＡ変
換器において、２^(N-1)＋１通りの互いに異なる基準電
圧を発生する基準電圧発生手段と、各組の基準電圧同士
の平均値がすべての組について異なる値となるように、
基準電圧の組をあらかじめ上記のすべてのデジタル信号
に対応させて記憶しておくとともに、上記デジタル信号
の入力を受けると、上記組のなかから、入力されたデジ
タル信号に対応した組を選択し、その選択された組の各
基準電圧を出力する選択手段と、上記選択手段により出
力された基準電圧が入力され、その入力された基準電圧
の平均値を出力電圧として出力する出力手段とを備えて
いることを特徴としている。

【００３０】このＤＡ変換器は、例えば、抵抗素子によ
る分割にて互いに異なる基準電圧を発生し、Ｎビットの
デジタル信号に従いスイッチをオン・オフして上記基準
電圧に基づいて２^N通りの出力電圧を出力することによ
って、上記デジタル信号をアナログ信号に変換するもの
である。

【００３１】上記の構成により、基準電圧発生手段が、
２^(N-1)＋１通りの互いに異なる基準電圧を発生する。
選択手段は、あらかじめ、基準電圧の組を上記のすべて
のデジタル信号に対応させて記憶しておく。その際、こ
れらの各組における基準電圧同士の平均値が、すべての
組について異なる値となっている。選択手段は、上記デ
ジタル信号の入力を受けると、上記組のなかから、入力
されたデジタル信号に対応した組を、そのデジタル信号
に従い、例えばスイッチをオン・オフすることによって
選択し、その選択された組の各基準電圧を出力する。出
力手段には、選択手段により出力された基準電圧が入力
される。そして、出力手段は、その入力された基準電圧
の平均値を、出力電圧として出力する。

【００３２】このようにして、基準電圧発生手段が発生
する電圧に基づき、所定の演算により、基準電圧発生手
段が発生していない電圧をつくり出す。その結果、基準
電圧発生手段で発生した電圧に加え、基準電圧発生手段
で発生させていない他の電圧をも、出力電圧として出力
することができる。

【００３３】したがって、基準電圧発生手段で発生する
電圧の数を、必要とされる電圧数よりも減らすことがで
きるので、基準電圧発生手段内の素子、例えば抵抗素子
の数を、従来の技術に比べて著しく減少させることがで
きる。さらに、基準電圧発生手段から発生される電圧の
数が少ないので、これらの電圧からいくつかを選択する
選択手段内の素子、例えばオン・オフするためのスイッ
チの数を、従来の技術に比べて著しく減少させることが
できる。それゆえ、必要とされる電圧数が増えても、回
路構成素子（抵抗素子やスイッチ）の数の急激な増加を
抑えることができ、その結果、製造コストの増大を抑え
るとともに、装置を小型化することができる。

【００３４】請求項２記載のＤＡ変換器は、請求項１記
載の構成に加えて、上記基準電圧発生手段は、複数の抵
抗素子を互いに接続し、これらの抵抗素子の間の接続部
から上記基準電圧を発生させる抵抗分圧回路であり、上
記選択手段は、上記組として、同一の基準電圧２個から
なる２^(N-1)個の組、および、上記各抵抗素子の端部の
基準電圧同士からなる２^(N-1)個の組を記憶することを
特徴としている。

【００３５】上記の構成により、上記基準電圧発生手段
は、複数の抵抗素子を互いに接続し、これらの抵抗素子
の間の接続部から上記基準電圧を発生させる。そして、
上記選択手段は、上記組として、同一の基準電圧２個か
らなる２^(N-1)個の組、および、上記各抵抗素子の端部
の基準電圧同士からなる２^(N-1)個の組を記憶する。例
えば、上記選択手段は、上記組の各値として、それらが
重複した値でない場合には、上記基準電圧のうち、上記
デジタル信号に応じた１つの抵抗素子の各端部の各基準
電圧をそれぞれ選択する。

【００３６】したがって、上記基準電圧発生手段が抵抗
素子による分割にてどのような基準電圧を発生する場合
でも、上記各平均値が、他の組の平均値と一致してしま
う恐れがない。このため、抵抗素子の抵抗値の設定の自
由度が増大する。

【００３７】それゆえ、請求項１の構成に加えて、基準
電圧の設定の自由度を増大させることができ、上記基準
電圧発生手段を、より簡単な構成とすることができる。

【００３８】請求項３記載の液晶駆動装置は、表示デー
タをＤＡ変換して液晶駆動電圧出力端子から液晶表示素
子に印加する液晶駆動装置において、請求項１記載のＤ
Ａ変換器を用いて上記ＤＡ変換を行うことを特徴として
いる。

【００３９】上記の構成により、請求項１の構成と同様
にして、出力電圧を出力する。

【００４０】したがって、表示する色の数を増やし、ま
た多階調化を図った結果として、必要とされる電圧数が
増大しても、請求項１同様、基準電圧発生手段で発生す
る電圧の数を、必要とされる電圧数よりも減らすことが
できるので、基準電圧発生手段内の抵抗素子等の回路構
成素子の数を、従来の技術に比べて著しく減少させるこ
とができる。

【００４１】さらに、請求項１同様、基準電圧発生手段
から発生される電圧の数が少ないので、これらの電圧か
らいくつかを選択する選択手段のスイッチ等の回路構成
素子の数、ひいては回路規模を、従来の技術に比べて著
しく減少させることができる。

【００４２】それゆえ、このようなＤＡ変換器を用いて
ＤＡ変換を行うことによって、表示する色の数を増や
し、また多階調化を図っても、回路構成素子数の急激な
増加を抑えることができ、その結果、製造コストの増大
を抑えるとともに、装置を小型化することができる。

【００４３】特に、選択手段の回路規模減少は、液晶駆
動電圧出力端子１端子ごとに期待できるため、液晶表示
装置全体としては非常に大きな回路規模削減につなが
り、液晶駆動装置を集積回路化した場合のチップサイズ
や製造コストを大幅に低減することが可能となる。

【００４４】

【発明の実施の形態】本発明の実施の一形態について図
１ないし図１１に基づいて説明すれば、以下の通りであ
る。本実施の形態に係るＤＡ変換器は、ＭＯＳトランジ
スタ構成のオペアンプを備えており、特に、アクティブ
マトリクス方式の液晶表示装置の液晶駆動回路（液晶駆
動装置）等に使用することができるものである。

【００４５】上記ＤＡ変換器を備えた液晶表示装置の構
成、その液晶表示装置の液晶パネルの構成、その液晶駆
動波形、およびその液晶表示装置に設けられているソー
スドライバの構成は、従来技術欄で図７ないし図１１を
用いて説明した構成と同一である。そのため、ここでは
説明を省略する。

【００４６】まず、図１を用いて、基準電圧発生回路８
０１、選択回路８０２、および、ボルテージフォロア回
路８０３の構成を説明する。図１は、本実施の形態に係
るＤＡ変換器の構成を示すものである。このＤＡ変換器
は、基準電圧発生回路（基準電圧発生手段）８０１、Ｄ
Ａ変換回路としての選択回路（選択手段）８０２、およ
び、出力回路としてのボルテージフォロア回路（出力手
段）８０３を示す回路図である。なお、上記回路以外に
も、図示しない、液晶表示での輝度調整を行う回路を設
けることもできる。

【００４７】ここでは、６ビットの表示データから６４
階調表示に必要な６４通りのアナログ電圧を出力する例
である。表示データは、Ｂｉｔ５がＭＳＢでり、Ｂｉｔ
０がＬＳＢである。

【００４８】同図に示すように、抵抗分割回路による基
準電圧発生回路８０１が設けられている。すなわち、基
準電圧発生回路８０１は、複数の抵抗素子を互いに接続
し、これらの抵抗素子の間の接続部から基準電圧を発生
させる抵抗分圧回路である。この基準電圧発生回路８０
１は、３２個の抵抗素子が直列に接続された構成であ
り、その一方の端子には、液晶駆動電圧の最大値
（Ｖ₆₄）が、別の端子には最小値（Ｖ₀）の電圧が入力
される。これにより、各抵抗の端子からは、３３通りの
電圧（Ｖ₀、Ｖ₂、Ｖ₄、Ｖ₆、…、Ｖ₆₂、Ｖ₆₄）が、
上記抵抗素子の抵抗値に応じた比率で発生することにな
る。この３３通りの電圧は、液晶駆動電圧としては、１
階調おきの電圧に相当するものである。

【００４９】次に、選択回路８０２の回路構成と入出力
関係について述べる。同図に示すように、２つの出力を
持つ選択回路８０２が設けられている。この選択回路８
０２は、６ビットからなるデジタル表示信号により、該
当する電圧を、入力された３３通りの電圧の中から、１
つ、もしくは２つの電圧を選択することによって出力す
るものである。この選択回路８０２は、例えばＭＯＳト
ランジスタからなるスイッチで構成されている。このス
イッチは、ＭＯＳトランジスタやトランスミッションゲ
ート等のアナログスイッチ等で構成できる。各スイッチ
は、２個のスイッチで１組のスイッチ対として構成さ
れ、６ビットの表示データに基づき、２つの入力信号の
一方を選択して出力する。

【００５０】図１では、各スイッチ対をＳＷ（Ｘ、Ｙ）
のように表すこととする。ここで、Ｘは、図中、横の位
置を示すものであり、図中、右から順に、０、１、２、
…のように付され、Ｂｉｔの番号に一致する。また、Ｙ
は、図中、縦の位置を示すものであり、図中、下から順
に、１、２、…のように付される。また、１つのスイッ
チ対に含まれる２個のスイッチのうち、図中、上側のス
イッチにＵを、下側のスイッチにＤをそれぞれ付して区
別することとする。例えば、右から４個目、下から２個
目のスイッチ対は、ＳＷ（３、２）のように表記され
る。また、そのスイッチ対のうちの上側のスイッチはＳ
Ｗ（３、２）Ｕと表記され、下側のスイッチはＳＷ
（３、２）Ｄと表記される。

【００５１】また、右から所定個目のスイッチ対を総称
して、２つ目の数字を付さずに表記することとする。例
えば、右から４個目のスイッチ対は、ＳＷ（３、１）、
ＳＷ（３、２）、…であるが、これらは、ＳＷ（３）の
ように総称される。また、右から所定個目の全スイッチ
対における上側のスイッチを総称して、２つ目の数字を
付さずに表記することとする。例えば、右から４個目の
スイッチ対のうちの上側のスイッチは、ＳＷ（３、１）
Ｕ、ＳＷ（３、２）Ｕ、…であるが、これらは、ＳＷ
（３）Ｕのように総称される。下側についても同様であ
る。

【００５２】各ビットにおけるスイッチの配置関係につ
いて説明する。６ビットの表示データのうち、Ｂｉｔ５
（ＭＳＢ）により動作するスイッチ対は、１７組、すな
わちＳＷ（５、１）〜ＳＷ（５、１７）からなってお
り、それぞれは２個のスイッチＵとＤとで構成されてい
る。

【００５３】ＳＷ（５、１）Ｄの一端にはＶ₀が、ＳＷ
（５、１）Ｕの一端にはＶ₃₂が入力されている。また、
このＳＷ（５、１）ＤとＳＷ（５、１）Ｕとの他の一端
は、互いに接続されて共通端子となっている。ＳＷ
（５、２）Ｄの一端にはＶ₂が、ＳＷ（５、２）Ｕの一
端にはＶ₃₄が入力されている。また、このＳＷ（５、
２）ＤとＳＷ（５、２）Ｕとの他の一端は、互いに接続
されて共通端子となっている。以下、同様に、ＳＷ
（５、ｎ）Ｄの一端にはＶ_2(n-1)が、ＳＷ（５、ｎ）Ｕ
の一端にはＶ_2(n-1)+32が入力されている。また、この
ＳＷ（５、ｎ）ＤとＳＷ（５、ｎ）Ｕとの他の一端は、
互いに接続されて共通端子となっている。ここでは、ｎ
＝１、２、…、１７である。

【００５４】これらのスイッチ対ＳＷ（５）は連動して
おり、Ｂｉｔ５が「０」のときには、下側のスイッチで
あるＳＷ（５）Ｄが導通（ＯＮ）し、逆に、上側のスイ
ッチであるＳＷ（５）Ｕが非導通（ＯＦＦ）となる。一
方、Ｂｉｔ５が「１」のときには、下側のスイッチであ
るＳＷ（５）Ｄが非導通（ＯＦＦ）となり、逆に、上側
のスイッチであるＳＷ（５）Ｕが導通（ＯＮ）する。

【００５５】次に、Ｂｉｔ４により動作するスイッチ対
は、９組、すなわちＳＷ（４、１）〜ＳＷ（４、９）か
らなっており、上記同様、それぞれは２個のスイッチＵ
とＤとで構成されている。

【００５６】ＳＷ（４、１）Ｄの一端にはＳＷ（５、
１）の共通端子が接続され、ＳＷ（４、１）Ｕの一端に
はＳＷ（５、９）の共通端子が接続されている。また、
このＳＷ（４、１）ＤとＳＷ（４、１）Ｕとの他の一端
は、互いに接続されて共通端子となっている。以下、同
様に、ＳＷ（４、ｍ）Ｄの一端にはＳＷ（５、ｍ）の共
通端子が接続され、ＳＷ（４、ｍ）Ｕの一端にはＳＷ
（５、ｍ＋８）の共通端子が接続されている。また、こ
のＳＷ（４、ｍ）ＤとＳＷ（４、ｍ）Ｕとの他の一端
は、互いに接続されて共通端子となっている。ここで
は、ｍ＝１、２、…、９である。

【００５７】これらのスイッチ対ＳＷ（４）は連動して
おり、Ｂｉｔ４が「０」のときには、下側のスイッチで
あるＳＷ（４）Ｄが導通（ＯＮ）し、逆に、上側のスイ
ッチであるＳＷ（４）Ｕが非導通（ＯＦＦ）となる。一
方、Ｂｉｔ４が「１」のときには、下側のスイッチであ
るＳＷ（４）Ｄが非導通（ＯＦＦ）となり、逆に、上側
のスイッチであるＳＷ（４）Ｕが導通（ＯＮ）する。

【００５８】次に、Ｂｉｔ３により動作するスイッチ対
は、５組、すなわちＳＷ（３、１）〜ＳＷ（３、５）か
らなっており、上記同様、それぞれは２個のスイッチＵ
とＤとで構成されている。

【００５９】ＳＷ（３、１）Ｄの一端にはＳＷ（４、
１）の共通端子が接続され、ＳＷ（３、１）Ｕの一端に
はＳＷ（４、５）の共通端子が接続されている。また、
このＳＷ（３、１）ＤとＳＷ（３、１）Ｕとの他の一端
は、互いに接続されて共通端子となっている。以下、同
様に、ＳＷ（３、ｋ）Ｄの一端にはＳＷ（４、ｋ）の共
通端子が接続され、ＳＷ（３、ｋ）Ｕの一端にはＳＷ
（４、ｋ＋４）の共通端子が接続されている。また、こ
のＳＷ（３、ｋ）ＤとＳＷ（３、ｋ）Ｕとの他の一端
は、互いに接続されて共通端子となっている。ここで
は、ｋ＝１、２、…、５である。

【００６０】これらのスイッチ対ＳＷ（３）は連動して
おり、Ｂｉｔ３が「０」のときには、下側のスイッチで
あるＳＷ（３）Ｄが導通（ＯＮ）し、逆に、上側のスイ
ッチであるＳＷ（３）Ｕが非導通（ＯＦＦ）となる。一
方、Ｂｉｔ３が「１」のときには、下側のスイッチであ
るＳＷ（３）Ｄが非導通（ＯＦＦ）となり、逆に、上側
のスイッチであるＳＷ（３）Ｕが導通（ＯＮ）する。

【００６１】次に、Ｂｉｔ２により動作するスイッチ対
は、３組、すなわちＳＷ（２、１）〜ＳＷ（２、３）か
らなっており、上記同様、それぞれは２個のスイッチＵ
とＤとで構成されている。

【００６２】ＳＷ（２、１）Ｄの一端にはＳＷ（３、
１）の共通端子が接続され、ＳＷ（２、１）Ｕの一端に
はＳＷ（３、３）の共通端子が接続されている。また、
このＳＷ（２、１）ＤとＳＷ（２、１）Ｕとの他の一端
は、互いに接続されて共通端子となっている。以下、同
様に、ＳＷ（２、ｊ）Ｄの一端にはＳＷ（３、ｊ）の共
通端子が接続され、ＳＷ（２、ｊ）Ｕの一端にはＳＷ
（３、ｊ＋２）の共通端子が接続されている。また、こ
のＳＷ（２、ｊ）ＤとＳＷ（２、ｊ）Ｕとの他の一端
は、互いに接続されて共通端子となっている。ここで
は、ｊ＝１、２、３である。

【００６３】これらのスイッチ対ＳＷ（２）は連動して
おり、Ｂｉｔ２が「０」のときには、下側のスイッチで
あるＳＷ（２）Ｄが導通（ＯＮ）し、逆に、上側のスイ
ッチであるＳＷ（２）Ｕが非導通（ＯＦＦ）となる。一
方、Ｂｉｔ２が「１」のときには、下側のスイッチであ
るＳＷ（２）Ｄが非導通（ＯＦＦ）となり、逆に、上側
のスイッチであるＳＷ（２）Ｕが導通（ＯＮ）する。

【００６４】次に、Ｂｉｔ１により動作するスイッチ対
は、２組、すなわちＳＷ（１、１）、ＳＷ（１、２）か
らなっており、上記同様、それぞれは１個のスイッチＵ
とＤとで構成されている。

【００６５】ＳＷ（１、１）Ｄの一端にはＳＷ（２、
１）の共通端子が接続され、ＳＷ（１、１）Ｕの一端に
はＳＷ（２、２）の共通端子が接続されている。また、
このＳＷ（１、１）ＤとＳＷ（１、１）Ｕとの他の一端
は、互いに接続されて共通端子となっている。

【００６６】ＳＷ（１、２）Ｄの一端にはＳＷ（２、
２）の共通端子が接続され、ＳＷ（１、２）Ｕの一端に
はＳＷ（２、３）の共通端子が接続されている。また、
このＳＷ（１、２）ＤとＳＷ（１、２）Ｕとの他の一端
は、互いに接続されて共通端子となっている。

【００６７】言い換えれば、ＳＷ（１、ｈ）Ｄの一端に
はＳＷ（２、ｈ）の共通端子が接続され、ＳＷ（１、
ｈ）Ｕの一端にはＳＷ（２、ｈ＋１）の共通端子が接続
されている。また、このＳＷ（１、ｈ）ＤとＳＷ（１、
ｈ）Ｕとの他の一端は、互いに接続されて共通端子とな
っている。ここでは、ｈ＝１、２である。

【００６８】これらのスイッチ対ＳＷ（１）は連動して
おり、Ｂｉｔ１が「０」のときには、下側のスイッチで
あるＳＷ（１）Ｄが導通（ＯＮ）し、逆に、上側のスイ
ッチであるＳＷ（１）Ｕが非導通（ＯＦＦ）となる。一
方、Ｂｉｔ１が「１」のときには、下側のスイッチであ
るＳＷ（１）Ｄが非導通（ＯＦＦ）となり、逆に、上側
のスイッチであるＳＷ（１）Ｕが導通（ＯＮ）する。

【００６９】最後に、Ｂｉｔ０により動作するスイッチ
対は、１組すなわちＳＷ（０、１）からなっており、上
記同様、このスイッチ対は、１個のスイッチＵとＤとで
構成されている。

【００７０】ＳＷ（０、１）Ｄの一端にはＳＷ（１、
１）の共通端子が接続され、ＳＷ（０、１）Ｕの一端に
はＳＷ（１、２）の共通端子が接続されている。また、
このＳＷ（０、１）ＤとＳＷ（０、１）Ｕとの他の一端
は、互いに接続されて共通端子となっており、さらに、
ボルテージフォロア回路８０３の入力端子ＩＮ₂に接続
されている。

【００７１】また、上記ＳＷ（１、１）の共通端子は、
上記のようにＳＷ（０、１）Ｄの一端に接続されるとと
もに、ボルテージフォロア回路８０３の入力端子ＩＮ₁
にも接続されている。

【００７２】このスイッチ対ＳＷ（０）において、Ｂｉ
ｔ１が「０」のときには、下側のスイッチであるＳＷ
（０）Ｄが導通（ＯＮ）し、逆に、上側のスイッチであ
るＳＷ（０）Ｕが非導通（ＯＦＦ）となる。一方、Ｂｉ
ｔ１が「１」のときには、下側のスイッチであるＳＷ
（０）Ｄが非導通（ＯＦＦ）となり、逆に、上側のスイ
ッチであるＳＷ（０）Ｕが導通（ＯＮ）する。

【００７３】以上が、選択回路８０２の回路構成ならび
に動作である。これらの動作をまとめたものを表１に示
す。これは、６ビットの表示データと、選択回路８０２
の出力（ＩＮ₁およびＩＮ₂に入力される電圧）と、ボ
ルテージフォロア回路８０３の後述する出力電圧Ｖ_out
との関係を表したものである。

【００７４】

【表１】

【００７５】上記表１で示されるように、６ビットの表
示データが偶数（Ｂｉｔ０が「０」）の場合には、ボル
テージフォロア回路８０３の入力端子ＩＮ₁およびＩＮ
₂へは、Ｖ₀からＶ₆₂の３２通りの電圧のうちの１つが
選択され、同じ値が入力される。

【００７６】一方、６ビットの表示データが奇数（Ｂｉ
ｔ０が「１」）の場合には、ボルテージフォロア回路８
０３の入力端子ＩＮ₁およびＩＮ₂へは、Ｖ₀からＶ₆₂
の３２通りの電圧のうちの２つが選択される。そして、
入力端子ＩＮ₁へはＶ_2(n-1)が入力され、ＩＮ₂へは、
Ｖ_2nが入力される。

【００７７】次に、ボルテージフォロア回路８０３につ
いて説明する。このボルテージフォロア回路８０３は、
上記表１に示されているように、２つの入力端子（ＩＮ
₁、ＩＮ₂）への入力電圧から、以下の関係の出力電圧
Ｖ_outを出力するものである。ここで、入力端子Ｉ
Ｎ₁、ＩＮ₂への入力電圧をそれぞれＶ_IN1、Ｖ_IN2と
する。また、上記基準電圧発生回路８０１が発生する電
圧（Ｖ₀、Ｖ₂、Ｖ₄、…、Ｖ₆₄）をＶ_iと総称する。
ｉ＝０、２、４、…、２（ｎ−１）であり、本実施の形
態においてはｎ＝３３である。

【００７８】入力端子ＩＮ₁・ＩＮ₂に同じ値が入力さ
れた場合、すなわち、Ｖ_IN1＝Ｖ_IN2＝Ｖ_i のときは、ボルテージフォロア回路８０３は、出力電圧
Ｖ_outとして、このＶ_iを出力する。

【００７９】一方、入力端子ＩＮ₁・ＩＮ₂に異なる値
が入力された場合、すなわち、Ｖ_IN1＝Ｖ_i、Ｖ_IN2＝Ｖ_i+2 のときは、ボルテージフォロア回路８０３は、出力電圧
Ｖ_outとして、( Ｖ_i＋Ｖ_i+2）／２を出力する。

【００８０】このような出力電圧を出力するためのボル
テージフォロア回路８０３の一例を図２に示す。図２
は、ボルテージフォロア回路８０３の詳細を示す回路図
である。同図に示すように、ＰチャンネルＭＯＳトラン
ジスタ５・６・７・８が設けられている。Ｐチャンネル
ＭＯＳトランジスタ５および６は、差動対を形成してい
る。同様に、ＰチャンネルＭＯＳトランジスタ７および
８は、差動対を形成している。

【００８１】ＰチャンネルＭＯＳトランジスタ５および
６のソースは互いに接続され、定電流源１１を介して電
源（図示せず）と接続されている。一方、Ｐチャンネル
ＭＯＳトランジスタ７および８のソースも、互いに接続
され、定電流源１２を介して電源（図示せず）と接続さ
れている。定電流源１１および１２は、上記各差動対を
形成している各トランジスタの動作電流を供給するもの
である。ＰチャンネルＭＯＳトランジスタ５には、同相
入力端子１が設けられている。同様に、ＰチャンネルＭ
ＯＳトランジスタ７には、同相入力端子３が設けられて
いる。また、それらのトランジスタの各逆相入力端子
（図３の２・４参照）は、互いに接続されて共通となっ
ている。

【００８２】上記ＰチャンネルＭＯＳトランジスタ５・
６、同相入力端子１、逆相入力端子２（図３参照）、定
電流源１１によって、差動増幅回路１７が形成されてい
る。同様に、上記ＰチャンネルＭＯＳトランジスタ７・
８、同相入力端子３、逆相入力端子４（図３参照）、定
電流源１２によって、差動増幅回路１８が形成されてい
る。

【００８３】ＰチャンネルＭＯＳトランジスタ５とＰチ
ャンネルＭＯＳトランジスタ７とのドレインは互いに接
続されており、カレントミラー回路を構成している能動
負荷回路（能動負荷素子）としての負荷回路（負荷素
子）１６内のＮチャンネルＭＯＳトランジスタ９のドレ
インと接続されている。一方、ＰチャンネルＭＯＳトラ
ンジスタ６とＰチャンネルＭＯＳトランジスタ８とのド
レインは互いに接続されており、上記負荷回路１６内
の、上記カレントミラー回路を構成してダイオード接続
されているＮチャンネルＭＯＳトランジスタ１０のドレ
インと接続されている。また、ＮチャンネルＭＯＳトラ
ンジスタ９・１０のソースは接地されている。

【００８４】また、出力部１３が設けられており、これ
は、ＮチャンネルＭＯＳトランジスタ１５と、これに動
作電流を供給する定電流源１４とで構成されている。Ｎ
チャンネルＭＯＳトランジスタ１５のドレインは上記定
電流源１４を介して電源（図示せず）に接続され、Ｎチ
ャンネルＭＯＳトランジスタ１５のソースは接地されて
いる。ＰチャンネルＭＯＳトランジスタ６のゲート、Ｐ
チャンネルＭＯＳトランジスタ８のゲート、およびＮチ
ャンネルＭＯＳトランジスタ１５のドレインは互いに接
続され、出力電圧Ｖout を出力する出力端子となってい
る。ＮチャンネルＭＯＳトランジスタ１５のゲートは、
上記ＮチャンネルＭＯＳトランジスタ９のドレインと接
続されている。定電流源１１および１２から流れる電流
は等しく、これをＩとする。

【００８５】また、上記差動対を形成するＰチャンネル
ＭＯＳトランジスタ５、６、７およ８は、特性は似通っ
ており、すべて同一の伝達コンダクタンスｇｍを持つも
のである。

【００８６】ここで、動作の説明を容易にするために、
図３に示すように、ボルテージフォロア回路８０３の構
成を、図２のＰチャンネルＭＯＳトランジスタ６のゲー
ト、ＰチャンネルＭＯＳトランジスタ８のゲートおよび
ＮチャンネルＭＯＳトランジスタ１５のドレインをすべ
て切り離したオペアンプ回路の状態に置き換えて考え
る。

【００８７】同相入力端子１には入力電圧ｖ₁を、逆相
入力端子２には入力電圧ｖ₂をそれぞれ入力すると、Ｐ
チャンネルＭＯＳトランジスタ５のドレイン電流ｉ₁、
およびＰチャンネルＭＯＳトランジスタ６のドレイン電
流ｉ₂は、次の式で表される。ｉ₁＝（Ｉ／２）＋ｇｍ（ｖ₂−ｖ₁）＝（Ｉ／２）＋ｇｍ・Δｖ_a (1) ｉ₂＝（Ｉ／２）−ｇｍ（ｖ₂−ｖ₁）＝（Ｉ／２）−ｇｍ・Δｖ_a (2) ここで、Δｖ_a＝ｖ₂−ｖ₁である。

【００８８】同様に、同相入力端子３には入力電圧ｖ₃
を、逆相入力端子４には入力電圧ｖ₄をそれぞれ入力す
ると、ＰチャンネルＭＯＳトランジスタ７のドレイン電
流ｉ₃、およびＰチャンネルＭＯＳトランジスタ８のド
レイン電流ｉ₄は、次の式で表される。ｉ₃＝（Ｉ／２）＋ｇｍ（ｖ₄−ｖ₃）＝（Ｉ／２）＋ｇｍ・Δｖ_b (3) ｉ₄＝（Ｉ／２）−ｇｍ（ｖ₄−ｖ₃）＝（Ｉ／２）−ｇｍ・Δｖ_ｂ
（４）ここで、Δｖ_ｂ＝ｖ₄−ｖ₃である。

【００８９】これらの式より、負荷電流としての、Ｎチ
ャンネルＭＯＳトランジスタ９のドレイン電流ＩＬ₁、
同じく、負荷電流としての、ＮチャンネルＭＯＳトラン
ジスタ１０のドレイン電流ＩＬ₂は、それぞれ次のよう
な式で求められる。ＩＬ₁＝ｉ₁＋ｉ₃＝Ｉ＋ｇｍ（Δｖ_a＋Δｖ_b） (5) ＩＬ₂＝ｉ₂＋ｉ₄＝Ｉ−ｇｍ（Δｖ_a＋Δｖ_b） (6) この式（５）（６）により、ＩＬ₁およびＩＬ₂は、２
つの上記差動対の各差動増幅の結果を重畳した結果であ
ることがわかる。

【００９０】そして、ＮチャンネルＭＯＳトランジスタ
９およびＮチャンネルＭＯＳトランジスタ１０は、上述
のようにカレントミラー回路を構成していることから、
このオペアンプの出力部１３が通常の増幅動作を行って
いる動作範囲においては、この２つの負荷電流としての
ＩＬ₁とＩＬ₂とは互いに等しくなる。このようにＩＬ
₁＝ＩＬ₂であるため、上記式（５）（６）によって次
の式が得られる。 Δｖ_a＋Δｖ_b＝０すなわち、（ｖ₂−ｖ₁）＋（ｖ₄−ｖ₃）＝０ (7) となる。

【００９１】この式は、通常のオペアンプ回路のイマジ
ナリ・ショートの関係式を、本実施形態の回路に拡張し
た結果を与える。なお、この関係は、図３の差動増幅回
路１７・１８が、予め適当なバイアス状態で動作するよ
うに設定されており、その動作点付近において、小振幅
信号を増幅する、通常の増幅動作範囲にあることを前提
にしている。

【００９２】次に、図３の逆相入力端子２・４を互いに
接続し、共通な１つの逆相入力端子とする。すなわち、
逆相入力電圧は、ｖ₂＝ｖ₄となる。この電圧をｖ_fと
置き換えれば、上記式（７）は次の式のようになる。（ｖ_f−ｖ₁）＋（ｖ_f−ｖ₃）＝０ゆえに、ｖ_f＝（ｖ₁＋ｖ₃）／２となる。この式は、共通化された逆相入力端子の入力電
圧ｖ_fが、２つの同相入力端子の入力電圧の平均値を与
えることを示している。

【００９３】そして、図２に示すボルテージフォロア回
路８０３は、差動増幅回路１７・１８の共通化した逆相
入力端子に、その差動増幅回路１７・１８自身の出力信
号を帰還したものである。したがって、図２のボルテー
ジフォロア回路８０３の出力電圧Ｖ_outは、Ｖ_out＝（ｖ₁＋ｖ₃）／２ (8) のように表される。これは、図２に示すボルテージフォ
ロア回路８０３が、入力電圧Ｖ₁と入力電圧Ｖ₃との平
均電圧を出力することを示している。

【００９４】次に、上記の関係を、図２にあてはめる。
すなわち、図１に示すボルテージフォロア回路８０３の
入力端子ＩＮ₁を図２に示す同相入力端子１に、同じく
ＩＮ₂を図２の同相入力端子３とする。これにより、入
力電圧が同じである場合、例えばＶ_IN1＝Ｖ₀、Ｖ_IN2
＝Ｖ₀である場合には、Ｖ_out＝（Ｖ₀＋Ｖ₀）／２＝Ｖ₀ となる。より一般的には、Ｖ_IN1＝Ｖ_i、Ｖ_IN2＝Ｖ_i
である場合には、Ｖ_out＝（Ｖ_i＋Ｖ_i）／２＝Ｖ_iと
なる。ｉ＝０、２、４、…、２（ｎ−１）であり、本実
施の形態においてはｎ＝３３である。

【００９５】一方、入力電圧が異なる場合、例えばＶ
_IN1＝Ｖ₀、Ｖ_IN2＝Ｖ₂である場合には、Ｖ_out＝
（Ｖ₀＋Ｖ₂）／２となる。つまり、Ｖ₀とＶ₂との平
均値の電圧が出力されることになる。この出力電圧は、
Ｖ₀とＶ₂との間の電圧を補完することになり、この出
力電圧はＶ₁に相当するものとなる。すなわち、Ｖ_out＝（Ｖ₀＋Ｖ₂）／２＝Ｖ_１である。あるいは逆に、所望のＶ_０とＶ₁とから、Ｖ
₂の値を上記式から求めればよい。より一般的には、Ｖ
_IN1＝Ｖ_i、Ｖ_IN2＝Ｖ_i+2である場合には、Ｖ_out＝
（Ｖ_i＋Ｖ_i+2）／２＝Ｖ_i+1となる。

【００９６】基準電圧発生回路８０１、選択回路８０２
およびボルテージフォロア回路８０３はこのように動作
する。これら６ビットの表示データと選択回路８０２と
の出力ならびに最終的なボルテージフォロア回路８０３
から得られる入出力関係をまとめたものが上記表１であ
る。このようにして、Ｖ₀〜Ｖ₆₄の３３通りの電圧レベ
ルから、図１２で述べたような従来の回路と同様に、６
４階調の出力電圧を発生することができる。

【００９７】本回路を構成する素子数を図１２の従来の
回路による場合と比較すると、基準電圧発生回路の抵抗
の数は６４（＝２⁶）個から３２（＝２⁵）個へ減少
し、選択回路のＭＯＳトランジスタによるスイッチの数
も１２６個から７４個へ減少している。すなわち、スイ
ッチ対の数が１＋２＋３＋５＋９＋１７＝３７であり、
スイッチの数が２（１＋２＋３＋５＋９＋１７）＝７４
である。

【００９８】同様な考えで、例えば８ビットの表示デー
タによる２５６階調の液晶駆動電圧を得る場合について
比較すると、基準電圧発生回路の抵抗の数は２５６（＝
２⁸）個から１２８（＝２⁷）個へ減少する。また、選
択回路のＭＯＳトランジスタによるスイッチの数は５１
０個から２７０個へ減少する。すなわち、２（１＋２＋
３＋５＋９＋１７＋３３＋６５）＝２７０である。

【００９９】より一般的には、デジタル信号がＮビット
とすると、本発明で必要なスイッチ対の数Ｐは、Ｐ＝ａ₁＋ａ₂＋ａ₃＋…＋ａ_N である。スイッチの数はこのＰの２倍である。ただし、ａ₁＝１、ａ₂＝２、ａ_n＝ａ_n-1＋２^(n-3) （３≦ｎ≦Ｎ）である。

【０１００】そして、（Ｎ−１）ビットをＮビットに変
更した場合には、まず、基準電圧発生回路８０１を削除
し、そこへ、ａ_N個の上記と同様なスイッチ対ＳＷ（Ｎ
−１）の共通端子を形成する。そして、あらためて基準
電圧発生回路を設けて、ｎを１以上ａ_N以下の任意の整
数とすると、各スイッチ対ＳＷ（Ｎ−１、ｎ）のうちの
下側のスイッチＤを、上記のあらためて設けた基準電圧
発生回路のＶ_2(n-1)に接続し、一方、上側のスイッチＵ
を、同じくＶ_kに接続すればよい。ただし、ｋ＝２（ｎ−１）＋２^(N-1) である。

【０１０１】すでに説明したように、本発明を構成して
いる基準電圧発生回路８０１は、通常、複数の液晶駆動
電圧出力端子に対して共通に使用されるが、選択回路８
０２およびボルテージフォロア回路８０３は、いずれ
も、１つの液晶駆動電圧出力端子について１つの回路が
使用される。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の
ような色ごとの表示データ（ＤＲ、ＤＧ、ＤＢ）を表示
するためには、この液晶駆動電圧出力端子は、これらの
色ごとの表示データに応じて、それぞれ設ける必要があ
る。したがって、本発明では、このように、液晶駆動回
路のなかでも回路規模の大きなこの回路部の規模を削減
できるので、チップサイズの縮小、および、チップサイ
ズの縮小に伴う製造コストの削減に、大きく寄与するこ
とができる。

【０１０２】以下に、上記図２の構成の変形例を示す。
なお、いずれも、図２の回路と全く同一の動作をするも
のであるので、詳細な説明は省略する。

【０１０３】図４に示す構成では、図２の構成と異な
り、図２の負荷回路１６を、ＮチャンネルＭＯＳトラン
ジスタ９・１０をそれぞれ抵抗素子１０９・１１０に置
き換えることによって負荷回路（負荷素子）１１６に変
更している。また、図５に示す構成では、図２の構成と
異なり、差動対を形成するＰチャンネルＭＯＳトランジ
スタをＮチャンネルＭＯＳトランジスタに置き換え、そ
れに付随して、負荷回路および出力部のＮチャンネルＭ
ＯＳトランジスタをＰチャンネルＭＯＳトランジスタに
置き換えている。すなわち、ＰチャンネルＭＯＳトラン
ジスタ５・６・７・８をＮチャンネルＭＯＳトランジス
タ２０５・２０６・２０７・２０８にそれぞれ置き換
え、ＮチャンネルＭＯＳトランジスタ９・１０・１５を
ＰチャンネルＭＯＳトランジスタ２０９・２１０・２１
５にそれぞれ置き換えている。その他の素子、すなわ
ち、同相入力端子２０１・２０３、定電流源２１１・２
１２・２１４は、それぞれ、図２の構成の同相入力端子
１・３、定電流源１１・１２・１４に相当する。

【０１０４】また、図６に示す構成では、図５の構成と
異なり、図５の負荷回路２１６を、ＰチャンネルＭＯＳ
トランジスタ２０９・２１０をそれぞれ抵抗素子（負荷
素子）３０９・３１０に置き換えることによって負荷回
路３１６に変更している。

【０１０５】なお、ここでは、以上の各構成例に示すよ
うに、差動対が２回路、したがって差動増幅回路が２個
含まれる場合についてのみ説明したが、３回路以上含ま
れる回路構成でも、上記構成に準じた動作が可能であ
り、さらに、本発明の要旨を逸脱しない範囲において構
成を種々変更可能である。

【０１０６】例えば、差動対が３個の場合は、図２中、
差動増幅回路１７の左に差動増幅回路１７と同様の別の
差動増幅回路を設け、ＰチャンネルＭＯＳトランジスタ
５・６にそれぞれ相当するＰチャンネルＭＯＳトランジ
スタ（それぞれＡ、Ｂとする）のソースを、定電流源１
１に相当する定電流源を介して電源と接続する。Ｐチャ
ンネルＭＯＳトランジスタＡに同相入力端子を設ける。
ＰチャンネルＭＯＳトランジスタＢの逆相入力端子は差
動増幅回路１７のＰチャンネルＭＯＳトランジスタ６の
逆相入力端子に接続して共通とする。ＰチャンネルＭＯ
ＳトランジスタＡのドレインは、ＰチャンネルＭＯＳト
ランジスタ５・７のドレイン同様、負荷回路１６内のＮ
チャンネルＭＯＳトランジスタ９のドレインと接続す
る。一方、ＰチャンネルＭＯＳトランジスタＢのドレイ
ンは、ＰチャンネルＭＯＳトランジスタ６・８のドレイ
ン同様、上記負荷回路１６内のＮチャンネルＭＯＳトラ
ンジスタ１０のドレインと接続する。差動対が４個以上
の場合も同様にして構成できる。

【０１０７】例えば、差動対が３個の場合は、それぞれ
の差動対（差動増幅回路）の入力をＶ_IN1、Ｖ_IN2、Ｖ
_IN3とすると、Ｖ_out＝（Ｖ_IN1＋Ｖ_IN2＋Ｖ_IN3）／３となる。ただし、Ｖ_IN1、Ｖ_IN2、Ｖ_IN3にはそれぞれ
基準電圧の値が入る。また、差動対が４個の場合は、そ
れぞれの差動対（差動増幅回路）の入力をＶ_IN1、Ｖ
_IN2、Ｖ_IN3、Ｖ_IN4とすると、Ｖ_out＝（Ｖ_IN1＋Ｖ_IN2＋Ｖ_IN3＋Ｖ_IN4）／４となる。ただし、Ｖ_IN1、Ｖ_IN2、Ｖ_IN3、Ｖ_IN4には
それぞれ基準電圧の値が入る。差動対が５個以上の場合
も同様にして構成できる。

【０１０８】例えば、差動対を４個設け、一例として以
下の各式により２つの基準電圧Ｖ_iとＶ_jとの間を４等
分する場合について考える。すなわち、各差動対の入力
Ｖ_IN1、Ｖ_IN2、Ｖ_IN3、Ｖ_IN4に以下のように基準電
圧Ｖ_iまたはＶ_jのいずれかが入力される。ｉとｊとは
互いに異なるとする。(1) 上記入力のすべてがＶ_iであ
るときにはＶ_out＝（Ｖ_i＋Ｖ_i＋Ｖ_i＋Ｖ_i）／４＝Ｖ_i となる。また、(2) 上記入力のうち、Ｖ_IN1、Ｖ_IN2、
Ｖ_IN3がＶ_iであり、Ｖ_IN4がＶ_jであるときにはＶ_out＝（Ｖ_i＋Ｖ_i＋Ｖ_i＋Ｖ_j）／４＝（３／４）Ｖ_i＋（１／４）Ｖ_j となる。また、(3) 上記入力のうち、Ｖ_IN1、Ｖ_IN2が
Ｖ_iであり、Ｖ_IN3、Ｖ_IN4がＶ_jであるときにはＶ_out＝（Ｖ_i＋Ｖ_i＋Ｖ_j＋Ｖ_j）／４＝（２／４）Ｖ_i＋（２／４）Ｖ_ｊとなる。また、（４）上記入力のうち、Ｖ_IN1がＶ_i
であり、Ｖ_IN2、Ｖ_IN3、Ｖ_IN4がＶ_jであるときにはＶ_out＝（Ｖ_i＋Ｖ_j＋Ｖ_j＋Ｖ_j）／４＝（１／４）Ｖ_i＋（３／４）Ｖ_j となる。このように構成することにより、このＤＡ変換
器を例えば液晶駆動回路に好適に使用することができ
る。

【０１０９】また、得られる出力電圧がすべて異なって
おり、かつ、このＤＡ変換器が用いられる各種装置の状
況においてなんら問題がない限り、図１に示した構成に
おいて、例えば、基準電圧Ｖ₄₈の部位と基準電圧Ｖ₅₀の
部位とに接続されている配線を逆に、すなわちＶ₄₈の部
位に接続されていた配線をＶ₅₀の部位に接続し、Ｖ₅₀の
部位に接続されていた配線をＶ₄₈の部位に接続してもよ
い。より一般的には、基準電圧Ｖ_m、Ｖ_nの部位に接続
されている配線をそれぞれＣ_m、Ｃ_nとすれば、Ｖ_mの
部位にＣ_nを、Ｖ_nの部位にＣ_mをそれぞれ接続するよ
うに配線を付け替えてもよい。ただし、ビット数をＮと
するとｍ＝０、２、４、…、２（Ｎ−１）、ｎ＝０、
２、４、…、２（Ｎ−１）、ｍ≠ｎであり、本実施の形
態ではＮ＝３３である。

【０１１０】また、ここでは、液晶駆動回路を例にとっ
て説明したが、本発明は、これに限定されず、Ｎビット
のデジタル信号より２^N通りのアナログ信号に変えるＤ
Ａ変換器において、２^(N-1)＋１通りのアナログ信号を
基に、これらのアナログレベルの間を補完したレベルを
使用することで、２^N通りのアナログレベルを発生する
ＤＡ変換器、ならびに、このＤＡ変換器を含んで構成さ
れる表示装置や半導体装置等に有効である。

【０１１１】なお、本願のＤＡ変換器を以下のように構
成してもよい。すなわち、Ｎビットのデジタル信号から
２^N通りのアナログ信号に変えるＤＡ変換器において、
２^(N-1)＋１通りの基準電圧を発生する基準電圧発生手
段と、上記デジタル信号に従って、上記２^(N-1)＋１通
りの基準電圧から、所定の第１の値と第２の値とを、重
複を許して出力する選択手段と、上記第１の値と上記第
２の値が同じ場合は同じ値を、異なる値の場合はその平
均値を出力する出力手段とを備えている。

【０１１２】上記の構成により、基準電圧発生手段が、
２^(N-1)＋１通りの互いに異なる基準電圧を発生する
と、選択手段が、上記デジタル信号に従い、例えばスイ
ッチをオン・オフすることにより、上記基準電圧のなか
から、第１の値と第２の値とを、重複を許して選択す
る。出力手段が、上記第１の値と上記第２の値が同じ場
合はその値を、異なる値の場合はその平均値を、出力電
圧として出力する。

【０１１３】また、上記ＤＡ変換器において、例示した
ように、上記基準電圧発生手段は、複数の抵抗素子を互
いに接続し、これらの抵抗素子の間の接続部から複数の
電圧を発生させる抵抗分圧回路とすることができる。

【０１１４】また、上記ＤＡ変換器において、例示した
ように、上記出力手段は、第１導電型のＭＯＳトランジ
スタにより差動対を２つ形成し、各々の差動対の一方は
第１と第２との定電流源を介して電源に接続され、他の
一方は、同相入力端子側同士および逆相入力端子側同士
をそれぞれ接続してカレントミラー回路を介して接地さ
れ、このうち、上記同相入力端子側はさらに第２導電型
ＭＯＳトランジスタのゲートとも接続され、上記第２導
電型ＭＯＳトランジスタの一方は、電源に接続された第
３の定電流源と上記逆相入力端子側同士を接続して共通
にした線とに接続され、上記第２導電型ＭＯＳトランジ
スタの他の一方は接地され、上記２つの同相入力端子
は、各々上記選択手段の出力端子と接続された構成とす
ることができる。

【０１１５】また、上記ＤＡ変換器において、例示した
ように、上記出力手段は、第２導電型のＭＯＳトランジ
スタにより差動対を２つ形成し、各々の差動対の一方は
第１と第２との定電流源を介して接地され、他の一方
は、同相入力端子側同士および逆相入力端子側同士をそ
れぞれ接続してカレントミラー回路を介して電源に接続
され、このうち、上記同相入力端子側はさらに第１導電
型ＭＯＳトランジスタのゲートとも接続され、上記第１
導電型ＭＯＳトランジスタの一方は、接地された第３の
定電流源と上記逆相入力端子側同士を接続して共通にし
た線とに接続され、上記第１導電型ＭＯＳトランジスタ
の他の一方は電源に接続され、上記２つの同相入力端子
は、各々上記選択手段の出力端子と接続された構成とす
ることができる。

【０１１６】また、上記ＤＡ変換器において、例示した
ように、上記出力手段のうち、上記カレントミラー回路
を２つの抵抗素子に置き換えた構成としてもよい。

【０１１７】また、例示したように、上記ＤＡ変換器を
一部に含んだ液晶表示装置の駆動回路（液晶駆動回路）
を構成することもできる。

【０１１８】上記の構成によれば、複数の同相入力端子
に対して、異なる複数の電圧を同時に入力することで、
これらの信号の平均値を出力端子から出力電圧として出
力することができる。そして、この出力電圧は、出力手
段に入力されたいずれの電圧とも異なっている。一方、
複数の同相入力端子に対して、同一の電圧を同時に入力
することで、この入力電圧と同じ電圧を出力端子から出
力電圧として出力することができる。

【０１１９】よって、このＤＡ変換回路を使用した液晶
駆動回路では、基準電圧発生回路から発生している電圧
に加えて、補完により発生した電圧も出力することがで
きる。そのため、基準電圧発生回路で発生する電圧数
を、例えば、ほぼ半減させるといったように、必要とす
る階調出力電圧数よりも著しく減少させることができ
る。

【０１２０】これにより、基準電圧発生回路を構成する
抵抗素子数を、例えば、ほぼ半減させるといったよう
に、著しく減少させることができる。さらに、基準電圧
発生回路から出力される電圧数が減少するので、これら
の電圧からいくつかの電圧を選択する選択回路のスイッ
チの数も、従来と比較して著しく減少させることができ
る。この選択回路は、液晶駆動電圧出力端子の１つごと
に使用していることから、このような回路削減により、
製造コストの大幅な低減を実現できる。また、このよう
な回路削減により、液晶駆動回路用のＩＣ等のチップサ
イズを大幅に縮小することができる。液晶駆動回路用の
ＩＣを縮小できるので、これを搭載する液晶表示装置を
大幅に小型化することができる。このように、今後益々
強まるさらなる画素数増加による高分解能化や、多階調
化も含めた、高品位な表示装置の実現や、この表示装置
の携帯性を追求するうえで求められている小型化に対応
するにあたり、本発明は顕著な効果を発揮する。

【０１２１】

【発明の効果】以上のように、本発明の請求項１記載の
ＤＡ変換器は、互いに異なる基準電圧を発生し、Ｎビッ
トのデジタル信号に従い上記基準電圧に基づいて２^N通
りの出力電圧を出力することによって、上記デジタル信
号をアナログ信号に変換するＤＡ変換器において、２
^(N-1)＋１通りの互いに異なる基準電圧を発生する基準
電圧発生手段と、各組の基準電圧同士の平均値がすべて
の組について異なる値となるように、基準電圧の組をあ
らかじめ上記のすべてのデジタル信号に対応させて記憶
しておくとともに、上記デジタル信号の入力を受ける
と、上記組のなかから、入力されたデジタル信号に対応
した組を選択し、その選択された組の各基準電圧を出力
する選択手段と、上記選択手段により出力された基準電
圧が入力され、その入力された基準電圧の平均値を出力
電圧として出力する出力手段とを備えている構成であ
る。

【０１２２】それゆえ、必要とされる電圧数が増えて
も、回路構成素子（抵抗素子やスイッチ）の数の急激な
増加を抑えることができ、その結果、製造コストの増大
を抑えるとともに、装置を小型化することができるとい
う効果を奏する。

【０１２３】請求項２記載のＤＡ変換器は、請求項１記
載の構成に加えて、上記基準電圧発生手段は、複数の抵
抗素子を互いに接続し、これらの抵抗素子の間の接続部
から上記基準電圧を発生させる抵抗分圧回路であり、上
記選択手段は、上記組として、同一の基準電圧２個から
なる２^(N-1)個の組、および、上記各抵抗素子の端部の
基準電圧同士からなる２^(N-1)個の組を記憶する構成で
ある。

【０１２４】それゆえ、請求項１記載の構成による効果
に加えて、基準電圧の自由度を増大させることができ、
上記基準電圧発生手段を、より簡単な構成とすることが
できるという効果を奏する。

【０１２５】請求項３記載の液晶駆動装置は、表示デー
タをＤＡ変換して液晶駆動電圧出力端子から液晶表示素
子に印加する液晶駆動装置において、請求項１記載のＤ
Ａ変換器を用いて上記ＤＡ変換を行う構成である。

【０１２６】それゆえ、このようなＤＡ変換器を用いて
ＤＡ変換を行うことによって、表示する色の数を増や
し、また多階調化を図っても、回路構成素子数の急激な
増加を抑えることができ、その結果、製造コストの増大
を抑えるとともに、装置を小型化することができるとい
う効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るＤＡ変換器の構成の一例を示す回
路図である。

【図２】図１のＤＡ変換器におけるボルテージフォロア
回路の一例を示す回路図である。

【図３】図２のボルテージフォロア回路の動作を説明す
る回路図である。

【図４】ボルテージフォロア回路の他の例を示す回路図
である。

【図５】ボルテージフォロア回路のさらに他の例を示す
回路図である。

【図６】ボルテージフォロア回路のさらに他の例を示す
回路図である。

【図７】ＤＡ変換器を備えた液晶表示装置の構成を示す
ブロック図である。

【図８】図７の液晶表示装置の液晶パネルの構成を示す
回路図である。

【図９】図７の液晶表示装置の液晶駆動波形を示す説明
図である。

【図１０】図７の液晶表示装置の液晶駆動波形を示す説
明図である。

【図１１】図７の液晶表示装置に設けられているソース
ドライバの構成を示すブロック図である。

【図１２】従来のＤＡ変換器の構成を示す回路図であ
る。

【図１３】図１２のＤＡ変換器の一部分の構成を示す回
路図である。

【符号の説明】

１同相入力端子２逆相入力端子３同相入力端子４逆相入力端子５ＰチャンネルＭＯＳトランジスタ６ＰチャンネルＭＯＳトランジスタ７ＰチャンネルＭＯＳトランジスタ８ＰチャンネルＭＯＳトランジスタ９ＮチャンネルＭＯＳトランジスタ１０ＮチャンネルＭＯＳトランジスタ１１定電流源１２定電流源１３出力部１４定電流源１５ＮチャンネルＭＯＳトランジスタ１６負荷回路（負荷素子）１７差動増幅回路１８差動増幅回路１０９抵抗素子１１０抵抗素子１１６負荷回路（負荷素子）２０１同相入力端子２０３同相入力端子２０５ＮチャンネルＭＯＳトランジスタ２０６ＮチャンネルＭＯＳトランジスタ２０７ＮチャンネルＭＯＳトランジスタ２０８ＮチャンネルＭＯＳトランジスタ２０９ＰチャンネルＭＯＳトランジスタ２１０ＰチャンネルＭＯＳトランジスタ２１１定電流源２１２定電流源２１３出力部２１４定電流源２１５ＰチャンネルＭＯＳトランジスタ２１６負荷回路（負荷素子）３０９抵抗素子３１０抵抗素子３１６負荷回路（負荷素子）８０１基準電圧発生回路（基準電圧発生手段）８０２選択回路（選択手段）８０３ボルテージフォロア回路（出力手段）９０１液晶パネル９０２ソースドライバ９０３ゲートドライバ９０４コントローラ９０５液晶駆動電源９０６対向電極１００１画素電極１００２画素容量１００３ＴＦＴ１００４ソース信号ライン１００５ゲート信号ライン１００６対向電極１１０１、１２０１ソースドライバの駆動波形１１０２、１２０２ゲートドライバの駆動波形１１０３、１２０３対向電極の電位１１０４、１２０４画素電極の電圧波形１３０１入力ラッチ回路１３０２シフトレジスタ１３０３サンプリングメモリ１３０４ホールドメモリ１３０５レベルシフタ回路１３０６ＤＡ変換回路（デジタル−アナログ変換回
路）１３０７出力回路１３０８液晶駆動電圧出力端子１３０９基準電圧発生回路ＣＫクロックＤＲ、ＤＧ、ＤＢ表示データＳＰスタートパルスＶＲ参照電圧

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/66 １０２Ｈ０４Ｎ 5/66 １０２ＢＦターム(参考） 2H093 NC21 ND42 ND54 5C006 AA01 AA22 AF83 BB16 BC12 BF24 BF25 BF32 BF33 BF34 BF43 EB05 FA41 FA51 FA56 5C058 AA08 BA01 BA07 BB05 5C080 AA10 BB05 CC03 DD04 DD22 DD27 EE29 FF03 FF11 JJ02 JJ03 JJ04 5J022 AB05 BA06 CB02 CB07 CD02 CF09

Claims

【特許請求の範囲】

【請求項１】互いに異なる基準電圧を発生し、Ｎビット
のデジタル信号に従い上記基準電圧に基づいて２^N通り
の出力電圧を出力することによって、上記デジタル信号
をアナログ信号に変換するＤＡ変換器において、２^(N-1)＋１通りの互いに異なる基準電圧を発生する基
準電圧発生手段と、各組の基準電圧同士の平均値がすべての組について異な
る値となるように、基準電圧の組をあらかじめ上記のす
べてのデジタル信号に対応させて記憶しておくととも
に、上記デジタル信号の入力を受けると、上記組のなか
から、入力されたデジタル信号に対応した組を選択し、
その選択された組の各基準電圧を出力する選択手段と、上記選択手段により出力された基準電圧が入力され、そ
の入力された基準電圧の平均値を出力電圧として出力す
る出力手段とを備えていることを特徴とするＤＡ変換
器。
【請求項２】上記基準電圧発生手段は、複数の抵抗素子
を互いに接続し、これらの抵抗素子の間の接続部から上
記基準電圧を発生させる抵抗分圧回路であり、上記選択手段は、上記組として、同一の基準電圧２個か
らなる２^(N-1)個の組、および、上記各抵抗素子の端部
の基準電圧同士からなる２^(N-1)個の組を記憶すること
を特徴とする請求項１記載のＤＡ変換器。
【請求項３】表示データをＤＡ変換して液晶駆動電圧出
力端子から液晶表示素子に印加する液晶駆動装置におい
て、請求項１記載のＤＡ変換器を用いて上記ＤＡ変換を
行うことを特徴とする液晶駆動装置。