KR100480857B1

KR100480857B1 - 구동 회로 및 화상 표시 장치

Info

Publication number: KR100480857B1
Application number: KR10-2001-0052435A
Authority: KR
Inventors: 가게야마히로시; 미까미요시로; 아끼모또하지메
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2001-02-23
Filing date: 2001-08-29
Publication date: 2005-04-07
Also published as: KR20020069089A; JP2002251161A; US7116300B2; JP3965548B2; TW573206B; US20020180679A1

Abstract

제어 회로(24, 25)에 입력된 계조 신호에 의해 지정된 박막 트랜지스터(26, 27)를 도통시켜, 기준 전압 V0, V2, V4 중 어느 하나의 기준 전압과 출력 단자 T1의 사이 또는 기준 전압 VL, V3중 어느 하나의 기준 전압과 출력 단자 T2의 사이에, 온 상태로 된 트랜지스터의 도통시의 저항치를 나타내는 저항체를 삽입하고, 또한 계조 신호와 동기하여 샘플링 회로(23)의 1세트의 박막 트랜지스터(29)를 동시에 도통시켜, 신호선 SL1의 선택시에는 샘플링 회로(23)와 신호선 SL1의 접속점을 분압점으로 하고, V0, V2, V4 중 어느 하나 또는 V1, V3 중 어느 하나의 기준 전압, 혹은 V0, V2, V4 중 어느 하나와 V1, V3 중 어느 하나의 기준 전압을 온 상태로 한 박막 트랜지스터의 도통시의 저항치에 의해 분압된 전압을 신호선 SL1에 인가한다.

Description

구동 회로 및 화상 표시 장치{DRIVE CIRCUIT AND IMAGE DISPLAY APPARATUS}

본 발명은 구동 회로 및 이것을 이용한 화상 표시 장치에 관한 것으로, 특히, 화상 표시부에 배선된 신호선에 계조에 따른 화상 신호를 출력하는 구동 회로 및 이 구동 회로를 이용한 화상 표시 장치에 관한 것이다.

종래, 화상 표시 장치로서, 예를 들면, 액티브 매트릭스 방식의 액정 표시 장치가 알려져 있다. 액티브 매트릭스 방식의 액정 표시 장치는 기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상(매트릭스 형상)으로 형성되고, 각 신호선과 각 주사선이 교차하는 각 교차 부위 근방에 액정과 박막 트랜지스터가 배치되고, 각 신호선이 구동 회로와 접속되고, 각 주사선이 주사 회로와 접속되고, 각 박막 트랜지스터의 게이트가 주사선과, 드레인이 신호선과, 소스가 표시 전극과 접속되고, 이 표시 전극과 대향하여 투명 전극으로서의 대향 전극이 배치되며, 액정이 표시 전극과 대향 전극 사이에 협지되고, 또한 소스 전극에 유지 용량과 액정 용량이 병렬로 접속되어 구성되어 있다. 그리고, 각 신호선에 1 프레임 시간마다 주사 펄스가 1회 인가되면, 주사 펄스가 인가되는 1행분의 화소에 대응하는 화상 신호가 각 신호선에 인가되고, 주사 펄스가 인가된 주사선과 접속된 박막 트랜지스터가 온 상태로 되고, 화상 신호가 각 신호선으로부터 박막 트랜지스터의 드레인, 소스 사이를 경유하여 액정에 인가되며, 액정 용량과 유지 용량을 합한 화소 용량이 충전된다. 이 동작을 반복함으로써, 패널 전면의 화소 용량에는 프레임 시간, 예를 들면 1/60초마다 반복하여 화상 신호에 대응한 전압이 인가되어, 기판의 화상 표시 영역에 화상이 표시된다.

이러한 종류의 액정 표시 장치에 제공된 구동 회로로서는 예를 들면, 일본 특허 공개 공보 제2000-227585호에 기재되어 있는 것이 있다. 이 구동 회로에 있어서는 고압측의 기준 전압 VH와 저압측의 기준 전압 VL을 복수의 일련의 저항들을 통해서 접속하고, 2개의 기준 전압을 복수의 일련의 저항들로 분압하여, 분압된 전압과 각 기준 전압을 각각 DA 변환 회로로 공급하고, 이 DA 변환 회로로부터, 표시하기 위해 필요한 계조 수의 아날로그 전압을 디지털 계조 신호에 따라 출력하여, 각 아날로그 전압을 샘플링 회로를 통해서 각 신호선에 순차적으로 공급하는 구성이 채택되고 있다.

즉, 특히, 다계조 표시의 화상 표시 장치에 제공된 구동 회로에 있어서는 표시 계조 수보다 적은 수의 기준 전압을 구동 회로가 탑재된 기판의 외부로부터 입력하여, 기판상의 구동 회로로부터 계조 수에 따른 아날로그 전압을 발생하도록 되어 있다. 이것은 표시 계조의 비트 수가 증가하면, 지수 함수적으로 계조 수가 증가하기 때문에, 그것과 동일한 수의 기준 전압을 기판 외부에 제공하면, 기판에는 각 기준 전압을 입력하기 위해서 기준 전압의 수에 따른 배선을 하지 않으면 안 되므로, 화상 표시 장치의 제조 비용 및 제조 기술상 불리하게 되기 때문이다.

구동 회로로부터 각 신호선으로 계조에 따른 화상 신호를 출력함에 있어서, 일련의 저항들로 분압된 전압을 구동 회로로부터 발생하면, 높은 기준 전압 VH와 낮은 기준 전압 VL 사이에 관통 전류가 흐른다. 이 관통 전류는 화상 표시 장치의 소비 전력이 되므로, 특히, 저소비 전력이 요구되는 배터리 구동의 화상 표시 장치에 구동 회로를 탑재하는 경우에는 이 관통 전류가 저소비 전력화의 장해가 된다.

이 관통 전류를 작게 하기 위해서는 높은 기준 전압 VH와 낮은 기준 전압 VL 사이의 일련의 저항들의 저항치를 될 수 있는 한 크게 할 필요가 있다. 한편, 구동 회로의 기준 전압과 신호선(드레인선) 사이의 저항, 즉, 구동 회로의 출력 저항이 커지면, 드레인선(박막 트랜지스터의 드레인과 접속된 선) 자체가 가지는 정전 용량을 충전하는 데 출력 저항치에 비례하여 충전 시간이 길어진다. 이 때문에, 고 해상도의 표시나, 고속으로 화면을 재기록하는 화상 표시 장치에서는 샘플링 시간이 짧기 때문에, 구동 회로의 출력 저항을 크게 할 수 없다. 따라서, 구동 회로로서는 기준 전압과 드레인선 사이의 저항(저항치)을 증가시키지 않고도, 기준 전압과 기준 전압 사이의 저항을 작게 할 필요가 있다. 여기서, 종래 기술과 같이, 2개의 일련의 저항들의 저항치를 r1, r2로 하고, DA 변환 회로와 샘플링 회로의 합성 저항치(직렬 저항의 합)를 r3으로 하면, 기준 전압 VH-기준 전압 VL-신호선 사이의 저항 관계는 T자형 저항 회로로 나타나고, 저항 r1의 일단부가 기준 전압 VH와 접속되고, 저항 r2의 일단부가 기준 전압 VL과 접속되고, 저항 r1과 저항 r2의 직렬 접속점에 저항 r3을 통해서 신호선이 접속된다. 그리고, 양 기준 전압-신호선간의 저항 r0(r1+r3 또는 r2+r3)을 증가시키지 않고도, 기준 전압 VH-기준 전압 VL 사이의 저항을 최대로 하기 위해서는 r3=0으로 하면 됨을 알 수 있다. r3을 작게 하기 위해서는 DA 변환 회로와 샘플링 회로의 소자 내부에 있어서의 저항치를 작게 할 필요가 있다.

그러나, DA 변환 회로와 샘플링 회로는 박막 트랜지스터를 이용하여 형성되어 있기 때문에, 박막 트랜지스터의 저항을 낮추기 위해서는 트랜지스터의 이동도를 높이거나 크기를 크게 한다든가, 혹은 구동 회로의 전원 전압을 높여야 한다. 박막 트랜지스터의 크기를 크게 하거나 혹은 전원 전압을 높이면, 박막 트랜지스터를 동작하기 위해서 필요한 전류가 증가하여, 구동 회로의 소비 전력이 증대되게 된다.

본 발명의 과제는 기준 전압·신호선간의 저항을 증가시키지 않고도, 기준 전압·기준 전압 사이의 저항을 증가시킬 수 있는 구동 회로 및 이 구동 회로를 이용한 화상 표시 장치를 제공하는 데에 있다.

상기 과제를 해결하기 위해서, 본 발명은 전압이 서로 다른 복수의 기준 전압 중 어느 하나의 기준 전압을 디지털 계조 신호에 따라 선택함과 함께, 선택된 기준 전압과 제1 출력 단자 또는 제2 출력 단자를 연결하는 복수의 회로 내에, 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 디지털·아날로그 변환 회로와, 상기 제1 출력 단자와 복수의 신호선을 상기 계조 신호와 동기한 신호선 선택 신호에 응답하여 순차적으로 접속함과 함께, 상기 제2 출력 단자와 상기 복수의 신호선을 상기 신호선 선택 신호에 응답하여 순차적으로 접속하는 샘플링 회로를 구비하되, 상기 샘플링 회로의 신호선 선택 동작에 의해, 상기 한쪽 디지털·아날로그 변환 회로에 의해 선택된 기준 전압과 상기 다른쪽 디지털·아날로그 변환 회로에 의해 선택된 기준 전압 중 어느 한쪽 또는 쌍방의 기준 전압을 상기 어느 하나의 회로 내에 삽입된 저항체를 통해 상기 각 신호선으로 출력하는 구동 회로를 구성한 것이다.

상기 구동 회로를 구성함에 있어서는 상기 복수의 디지털·아날로그 변환 회로 대신, 전압이 서로 다른 복수의 기준 전압 중 어느 하나의 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로와, 상기 각 디지털·아날로그 변환 회로에서 선택된 기준 전압과 제1 출력 단자 또는 제2 출력 단자를 연결하는 복수의 회로 내에, 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 가변 저항 회로를 이용할 수 있다.

스위칭 소자를 주 요소로 하여 구동 회로를 구성할 때에, 전압이 서로 다른 복수의 기준 전압과 제1 출력 단자 또는 제2 출력 단자를 연결하는 복수의 회로 내에, 도통시의 저항치가 서로 다른 복수의 스위칭 소자가 각각 삽입되고, 디지털 계조 신호에 따라 지정 스위칭 소자가 도통되는 복수의 디지털·아날로그 변환 회로와, 상기 제1 출력 단자와 복수의 신호선 사이에 삽입된 제1 샘플링용 스위칭 소자군 및 상기 제2 출력 단자와 상기 복수의 신호선 사이에 삽입된 제2 샘플링용 스위칭 소자군을 갖는 샘플링 회로를 구비하되, 상기 각 제1 샘플링용 스위칭 소자와 상기 각 제2 샘플링용 스위칭 소자는 상기 계조 신호와 동기한 신호선 선택 신호에 응답하여 순차적으로 도통시키고, 각 샘플링용 스위칭 소자의 도통에 의해, 상기 한쪽 디지털·아날로그 변환 회로에 속하는 지정된 스위칭 소자와 접속된 기준 전압과, 상기 다른쪽 디지털·아날로그 변환 회로에 속하는 지정된 스위칭 소자와 접속된 기준 전압 중, 어느 한쪽 또는 쌍방의 기준 전압을 도통 상태에 있는 지정 스위칭 소자를 통해서 상기 각 신호선으로 출력하는 구성을 채택할 수 있다.

또한, 복수의 디지털·아날로그 변환 회로를 구동 회로의 외부에 배치한 것으로서는 아날로그 전압을 디지털 계조 신호에 따라 전압이 서로 다른 기준 전압으로 변환하여 출력하는 복수의 디지털·아날로그 변환 회로 중 상기 한쪽 디지털·아날로그 변환 회로와 제1 출력 단자를 연결하는 복수의 회로와, 상기 다른쪽 디지털·아날로그 변환 회로와 제2 출력 단자를 연결하는 복수의 회로 내에, 각각 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 가변 저항 회로와, 상기 제1 출력 단자와 복수의 신호선 사이에 삽입된 제1 샘플링용 스위칭 소자군 및 상기 제2 출력 단자와 상기 복수의 신호선 사이에 삽입된 제2 샘플링용 스위칭 소자군을 갖는 샘플링 회로를 구비하되, 상기 각 제1 샘플링용 스위칭 소자와 상기 각 제2 샘플링용 스위칭 소자는 상기 계조 신호와 동기한 신호선 선택 신호에 응답하여 순차적으로 도통해서 각 신호선을 선택하고, 상기 샘플링 회로의 신호선 선택 동작에 의해, 상기 한쪽 디지털·아날로그 변환 회로로부터 출력된 기준 전압과 상기 다른쪽 디지털·아날로그 변환 회로로부터 출력된 선택된 기준 전압 중 어느 한쪽 또는 쌍방의 기준 전압을 상기 어느 하나의 회로 내에 삽입된 저항체를 통해 상기 각 신호선에 출력하는 구성을 채택할 수 있다.

상기 구동 회로에 복수의 가변 저항 회로를 이용한 것에는 계조 신호에 따른 저항치를 나타내는 저항체로서, 상기 계조 신호에 따라 도통되는 스위칭 소자를 삽입하거나, 혹은 계조 신호에 따른 저항치를 나타내는 저항체로서, 상기 계조 신호에 따라 도통되는 스위칭 소자와 저항 소자를 직렬로 삽입하는 구성을 채택할 수 있다.

또한, 각 신호선에 교류의 화상 신호를 출력함에 있어서는 기준 전압으로서, 복수의 플러스측(고압측) 기준 전압과 복수의 마이너스측(저압측) 기준 전압을 제공함과 함께, 출력 단자로서, 제1 플러스측 출력 단자, 제2 플러스측 출력 단자, 제1 마이너스측 출력 단자, 및 제2 마이너스측 출력 단자를 제공하고, 또한, 복수의 디지털·아날로그 변환 회로에 대응하여, 복수의 플러스측 디지털·아날로그 변환 회로와 복수의 마이너스측 디지털·아날로그 변환 회로를 제공함으로써 대응할 수 있다.

구체적으로는 전압이 서로 다른 복수의 플러스측 기준 전압 중 어느 하나의 플러스측 기준 전압을 디지털 계조 신호에 따라 선택함과 함께, 선택된 플러스측 기준 전압과 제1 플러스측 출력 단자 또는 제2 플러스측 출력 단자를 연결하는 복수의 회로 내에, 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 플러스측 디지털·아날로그 변환 회로와, 전압이 서로 다른 복수의 마이너스측 기준 전압 중 어느 하나의 마이너스측 기준 전압을 디지털 계조 신호에 따라 선택함과 함께, 선택된 마이너스측 기준 전압과 제1 마이너스측 출력 단자 또는 제2 마이너스측 출력 단자를 연결하는 복수의 회로 내에, 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 마이너스측 디지털·아날로그 변환 회로를 제공한다.

또한, 샘플링 회로로서는 상기 각 샘플링 회로에 대응하여, 계조 신호와 동기한 플러스측 신호선 선택 신호에 응답하는 플러스측 샘플링 회로와, 계조 신호와 동기한 마이너스측 신호선 선택 신호에 응답하는 마이너스측 샘플링 회로를 제공할 수 있다.

예를 들면, 상기 제1 플러스측 출력 단자와 복수의 신호선을 상기 계조 신호와 동기한 플러스측 신호선 선택 신호에 응답하여 순차적으로 접속함과 함께, 상기 제2 플러스측 출력 단자와 상기 복수의 신호선을 상기 계조 신호와 동기한 상기 플러스측 신호선 선택 신호에 응답하여 순차적으로 접속하는 플러스측 샘플링 회로와, 상기 제1 마이너스측 출력 단자와 복수의 신호선을 상기 계조 신호와 동기한 마이너스측 신호선 선택 신호에 응답하여 순차적으로 접속함과 함께, 상기 제2 마이너스측 출력 단자와 상기 복수의 신호선을 상기 마이너스측 신호선 선택 신호에 응답하여 순차적으로 접속하는 마이너스측 샘플링 회로를 제공한다.

또한, 상기 각 복수의 가변 저항 회로에 대응시켜, 복수의 플러스측 가변 저항 회로와 복수의 마이너스측 가변 저항 회로를 구성할 수 있다.

예를 들면, 상기 각 플러스측 디지털·아날로그 변환 회로에 의해 선택된 플러스측 기준 전압과 제1 플러스측 출력 단자 또는 제2 플러스측 출력 단자를 연결하는 복수의 회로 내에, 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 플러스측 가변 저항 회로와, 상기 각 마이너스측 디지털·아날로그 변환 회로에 의해 선택된 마이너스측 기준 전압과 제1 마이너스측 출력 단자 또는 제2 마이너스측 출력 단자를 연결하는 복수의 회로 내에, 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 마이너스측 가변 저항 회로를 제공한다.

또는 아날로그 전압을 디지털 계조 신호에 따라 전압이 서로 다른 플러스측 기준 전압으로 변환하여 출력하는 복수의 플러스측 디지털·아날로그 변환 회로 중 상기 한쪽 플러스측 디지털·아날로그 변환 회로와 제1 플러스측 출력 단자와를 연결하는 복수의 회로와, 상기 다른쪽의 플러스측 디지털·아날로그 변환 회로와 제2 플러스측 출력 단자를 연결하는 회로 내에, 각각 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 플러스측 가변 저항 회로와, 아날로그 전압을 디지털 계조 신호에 따라 전압이 서로 다른 마이너스측 기준 전압으로 변환하여 출력하는 복수의 마이너스측 디지털·아날로그 변환 회로 중 상기 한쪽 마이너스측 디지털·아날로그 변환 회로와 제1 마이너스측 출력 단자를 연결하는 복수의 회로와, 상기 다른쪽 마이너스측 디지털·아날로그 변환 회로와 제2 마이너스측 출력 단자를 연결하는 회로 내에, 각각 상기 계조 신호에 따른 저항치를 나타내는 저항체를 삽입하는 복수의 마이너스측 가변 저항 회로를 제공한다.

상기 각 구동 회로를 구성함에 있어서는 이하의 요소를 부가할 수 있다.

(1) 상기 샘플링 회로에 속하는 스위칭 소자군 중 동일한 신호선과 접속된 한 쌍의 스위칭 소자는 상기 신호선 선택 신호에 응답하여 동시에 도통해서 이루어진다.

(2) 상기 플러스측 샘플링 회로에 속하는 플러스측 스위칭 소자군 중 동일한 신호선과 접속된 한 쌍의 스위칭 소자는 상기 플러스측 신호선 선택 신호에 응답하여 동시에 도통해서 이루어지고, 상기 마이너스측 샘플링 회로에 속하는 마이너스측 스위칭 소자군 중 동일한 신호선과 접속된 한 쌍의 스위칭 소자는 상기 마이너스측 신호선 선택 신호에 응답하여 동시에 도통해서 이루어진다.

(3) 상기 각 스위칭 소자는 박막 트랜지스터로 구성된다.

(4) 상기 복수의 기준 전압의 수는 표시 화상의 계조 수보다 적은 수이다.

또한, 본 발명은 상기 어느 하나의 구동 회로를 구비한 화상 표시 장치로서, 기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 각 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되고, 상기 각 신호선이 구동 회로와 접속되며, 상기 각 주사선이 주사 회로와 접속되는 화상 표시 장치를 구성한 것이다.

상기 화상 표시 장치를 구성함에 있어서는 이하의 요소를 부가할 수 있다.

(1) 상기 각 스위칭 소자는 박막 트랜지스터로 구성된다.

(2) 상기 복수의 기준 전압의 수는 표시 화상의 계조 수보다 적은 수이다.

상기한 수단에 따르면, 샘플링 회로와 각 신호선의 접속점을 분압점으로 하고, 각 디지털·아날로그 변환 회로가 샘플링 회로를 통해서 각 분압점과 접속되거나, 각 디지털·아날로그 변환 회로가 각 가변 저항 회로, 샘플링 회로를 통해서 각 분압점과 접속되고, 혹은 각 가변 저항 회로가 샘플링 회로를 통해서 각 분압점과 접속되어, 각 분압점과 각 기준 전압을 연결하는 회로 내에 삽입된 저항체 혹은 스위칭 소자의 저항치에 의해서 기준 전압을 분압하도록 하였기 때문에, 각 분압점과 각 신호선 사이의 저항치를 0으로 간주할 수 있어서, 기준 전압·신호선간의 저항을 증가시키지 않고서도, 기준 전압·기준 전압간의 저항을 증가시킬 수 있으며, 따라서, 기준 전압간의 전류를 작게 할 수 있게 되어, 저소비 전력화에 기여할 수 있다. 또한, 고 해상도나 고속 프레임 속도의 화상 표시 장치에 의하면, 기준 전압간의 전류를 작게 함에 따라서, 화상 표시 장치의 소비 전력을 작게 할 수 있게 된다.

이상 설명한 바와 같이, 본 발명에 따르면, 기준 전압·신호선간의 저항을 증가시키지 않고도, 기준 전압·기준 전압 사이의 저항을 증가시킬 수 있음과 함께, 기준 전압 사이의 전류를 작게 할 수 있어서, 소비 전력을 작게 할 수 있게 된다. 또한, 기준 전압 사이의 전류를 작게 할 수 있는 구동 회로를 고 해상도나 고속 프레임 속도의 화상 표시 장치에 탑재하더라도, 화상 표시 장치의 소비 전력을 작게 할 수 있다.

이하, 본 발명의 1실시예를 도면에 기초하여 설명한다. 도 1은 본 발명의 제1 실시예를 나타내는 화상 표시 장치의 블럭 구성도이다. 도 1에 있어서, 화상 표시 장치는 절연 기판(1), 구동 회로(2), 주사 회로(3), 복수의 신호선(4), 복수의 주사 배선(주사선)(5) 등을 포함하여 구성되어 있다. 절연 기판(1)은 예를 들면 절연체를 이용하여 구성되어 있고, 이 절연 기판(1)의 표면 중 화상 표시 영역에는 화상 신호를 전송하기 위한 복수의 신호선(4)과, 주사 펄스(주사 신호)를 전송하기 위한 복수의 주사 배선(주사선)(5)이 격자 형상으로 형성되어 있고, 각 신호선(4)과 각 주사 배선(5)이 교차하는 각 교차 부위 근방에는 박막 트랜지스터(6), 캐패시터(7), 전압-전류 변환 회로(8), 발광 소자(9)가 형성되어 있다. 각 박막 트랜지스터(6)의 게이트 전극은 각각 주사 배선(5)과 접속되고, 소스 전극 또는 드레인 전극은 각 신호선(4)과 접속되고, 드레인 전극 또는 소스 전극은 캐패시터(7)와 전압-전류 변환 회로(8)와 접속되어 있다. 캐패시터(7)의 일단부는 전압-전류 변환 회로(8)를 통해서 플러스 전원 V+와 접속되고, 캐패시터(7)의 다른쪽 단부는 마이너스 전원 V-와 접속되어 있다. 또한 캐패시터(7)와 병렬로 전기-광 변환 소자로서의 발광 소자(9)가 접속되어 있다. 그리고, 주사 회로(3)로부터 각 주사 배선(5)에 1 프레임 시간, 예를 들면 1/60초마다 1회 주사 펄스가 순차적으로 출력되도록 되어 있고, 주사 펄스가 인가된 주사 배선(5)에 접속된 각 박막 트랜지스터(6)가 온 상태로 되어 있어서, 각 신호선(4)으로 공급된 아날로그 전압에 의해서 캐패시터(7)가 충전된다. 이 때 각 신호선(4)에는 구동 회로(2)로부터 표시 화상의 계조 신호에 대응한 아날로그 전압이 출력되기 때문에, 이 아날로그 전압이 캐패시터(7)에 유지된다. 캐패시터(7)가 아날로그 전압을 유지하고 있는 동안, 전압-전류 변환 회로(8)는 아날로그 전압에 따라서 발광 소자(9)에 흘려보내는 전류를 제어하여, 발광 소자(9)가 발광한다. 이 때의 발광 강도는 발광 소자(9)에 흐르는 전류에 따라 변화되도록 되어 있다.

전압-전류 변환 회로(8)로서는 예를 들면, 1개의 박막 트랜지스터로 구성할 수 있으며, 이 박막 트랜지스터의 게이트 전극에 전압을 입력함으로써, 소스 전극- 드레인 전극 사이의 전류를 제어할 수 있다. 그리고, 각 발광 소자(9)가 1화소로서 발광하고, 화상 표시 영역 상의 모든 발광 소자(9)가 발광함으로써 화상 표시 영역 상에 화상이 표시되게 된다.

또, 본 실시예에 있어서는 구동 회로(2)를 신호선(4)의 한쪽에 배치하고 있지만, 구동 회로를 2개로 분할하여, 분할된 각 구동 회로를 신호선(4)을 사이에 두고 절연 기판(1)의 양측으로 나누어 배치할 수도 있다.

다음으로, 화상 표시 장치에 탑재된 구동 회로(2)의 구체적 구성을 도 2에 기초하여 설명한다. 본 실시예에 있어서의 구동 회로(2)는 4 비트 계조(16 계조) 표시를 위한 구동 회로로서, DA 변환 회로(21, 22), 샘플링 회로(23)를 포함하여 구성되어 있으며, 표시 계조 수 16보다 적은 기준 전압을 기초로 표시 화상의 계조 신호에 대응한 아날로그 전압을 생성하기 위해서, 5개의 기준 전압 V0∼V4가 설정되어 있다. 기준 전압 V0∼V4는 각각 서로 다른 전압값이며, V0>V1>V2>V3>V4 혹은 V4>V3>V2>V1>V0의 관계로 되어 있다.

DA 변환 회로(21)는 제어 회로(24)와 복수의 박막 트랜지스터(26)를 구비하여 구성되어 있고, DA 변환 회로(22)는 제어 회로(25)와 복수의 박막 트랜지스터(27)를 구비하여 구성되어 있다. 복수의 박막 트랜지스터(26, 27)는 스위칭 소자로서 3개씩 1세트로 되어 서로 병렬 접속되고, 복수의 박막 트랜지스터(26) 중 1세트째의 박막 트랜지스터(26)의 드레인 전극 혹은 소스 전극은 기준 전압 V0과 접속되고, 게이트 전극은 제어 회로(24)의 출력 단자 A, B, C와 접속되고, 소스 전극 혹은 드레인 전극은 각 박막 트랜지스터 공통의 제1 출력 단자 T1과 접속되어 있다. 2세트째의 박막 트랜지스터(26)의 드레인 전극 혹은 소스 전극은 기준 전압 V2와 접속되고, 게이트 전극은 제어 회로(24)의 출력 단자 D, E, F와 접속되고, 소스 전극 혹은 드레인 전극은 제1 출력 단자 T1과 접속되어 있다. 또한, 3세트째의 박막 트랜지스터(26)의 드레인 전극 혹은 소스 전극은 기준 전압 V4와 접속되고, 게이트 전극은 제어 회로(24)의 출력 단자 G, H, I와 접속되고, 소스 전극 혹은 드레인 전극은 제1 출력 단자 T1과 접속되어 있다.

한편, 박막 트랜지스터(27) 중 1세트째의 박막 트랜지스터(27)의 드레인 전극 혹은 기준 전압 VL과 접속되고, 게이트 수는 제어 회로(25)의 출력 단자 J, K, L과 접속되고, 소스 전극 혹은 드레인 전극은 각 트랜지스터 공통의 제2 출력 단자 T2와 접속되어 있다. 2세트째의 박막 트랜지스터(27)의 드레인 전극 혹은 소스 전극은 기준 전압 V3과 접속되고, 게이트 전극은 제어 회로(25)의 출력 단자 M, N, O와 접속되고, 소스 전극 혹은 드레인 전극은 제2 출력 단자 T2와 접속되어 있다. 그리고, 각 세트의 박막 트랜지스터(26, 27)는 기준 전압 V0∼V4와 출력 단자 T1 또는 T2을 연결하는 회로 내에 삽입되는 저항체로서, 도통시의 저항치가 R1, R2, R3으로 설정되어 있다.

각 저항치 R1∼R3은 서로 다른 저항치로서,

로 설정되어 있다. Rsw는 샘플링 회로(23)를 구성하는 박막 트랜지스터(29)의 도통시(온 상태)에 있어서의 저항치이다. r은 설계하기에 좋은 임의의 저항치이다. 단, r은 저항치 R1, R2, R3가 모두 양의 저항치로 되도록 설정되어 있다. 박막 트랜지스터(26, 27)의 저항치 R1, R2, R3은 각 박막 트랜지스터(26, 27)의 폭을 변경한다든가 혹은 각 트랜지스터의 드레인 전극 혹은 소스 전극과 직렬로 배선 재료에 의해 저항(저항 소자)를 형성함으로써 실현할 수 있다.

한편, 제어 회로(24, 25)에는 5개의 기준 전압 V0∼V4에 의해 16가지의 아날로그 전압을 생성하기 위해서, 4 비트의 표시 화상의 계조 신호 D[3:0]가 입력되어 있다. 계조 신호 D[x:y]는 LSB를 0 비트째로 해서, LSB로부터 x비트째∼y비트째의 2진수 데이터를 표현하고 있다. 즉, 계조 신호 D[3:0]는 0 비트째부터 3 비트째의 2진수의 데이터인 4 비트 데이터(「0000」∼「1111」)를 나타내고 있다. 그리고, 제어 회로(24, 25)에 4 비트의 계조 신호 D[3:0]가 입력되었을 경우에는 도 3a, 3b에 도시하는 바와 같이, 16가지의 계조 신호가 입력되고, 계조(0∼15)에 따라 출력 단자 A∼O의 값이 "0" 또는 "1"로 변화되도록 되어 있다. 각 박막 트랜지스터(26, 27)는 n 채널을 이용하여 구성되어 있기 때문에, 출력 단자 A∼O의 레벨이 "1"의 높은 전압 레벨로 되었을 때에 각 박막 트랜지스터(26, 27)가 온 상태로 되고, "0"의 낮은 전압 레벨일 때에는 각 박막 트랜지스터(26, 27)는 오프 상태로 된다.

구체적으로는 0 계조일 경우에는 출력 단자 A, B, C와 접속된 박막 트랜지스터(26)가 온 상태로 되고, 1계조일 경우에는 출력 단자 C, J와 접속된 박막 트랜지스터(26, 27)가 온 상태로 되고, 2 계조일 경우에는 출력 단자 B, K와 접속된 박막 트랜지스터(26, 27)가 온 상태로 되고, 3계조일 경우에는 출력 단자 A, L과 접속된 박막 트랜지스터(26, 27)가 온 상태로 되고, 4 계조일 경우에는 출력 단자 J, K, L과 접속된 박막 트랜지스터(27)가 온 상태로 된다. 이하 마찬가지로, 계조에 따라 지정 박막 트랜지스터가 온 상태로 된다.

이 경우, 본 실시예에 있어서는 계조 신호 중 하위 2비트의 계조 신호 D[1:0]에 따라서 박막 트랜지스터(26, 27)가 온 상태로 되고, 도 3a, 3b에 도시하는 바와 같이, 0, 4, 8, 12 계조일 경우에는 출력 단자 A∼C, J∼L, D∼F, M∼O와 접속된 박막 트랜지스터가 온 상태로 되고, 각 기준 전압 V0, V1, V2, V3과 출력 단자 T1 또는 T2 사이에는 저항치 R1, R2, R3의 합성 저항치(병렬 저항)의 저항체가 삽입되게 된다. 즉, 기준 전압 V0, V1, V2, V3만이 출력 단자 T1 또는 출력 단자 T2로 출력되게 된다.

또한 계조 신호 중 D[1:0]=1이고, 1, 5, 9, 13 계조일 경우에는 출력 단자 C, J, 출력 단자 D, L, 출력 단자 F, M, 출력 단자 G, O와 접속된 부막 트랜지스터만이 온 상태로 되어, 기준 전압 V0, V2, V4 중 어느 하나와 출력 단자 T1 사이에 저항치 R1을 나타내는 저항체가 삽입되고, 기준 전압 VL, V3 중 어느 하나와 출력 단자 T2 사이에 저항치 R3의 저항체가 삽입되게 된다.

이하, 마찬가지로, 계조가 2, 6, 10, 14일 경우, D[1:0]=2일 경우에는 기준 전압 V0, V2, V4 중 어느 하나와 출력 단자 T1 사이에 저항치 R2의 저항체가 삽입되고, 기준 전압 VL, V3 중 어느 하나와 출력 단자 T2 사이에 저항치 R2의 저항체가 삽입되게 된다. 또한, 3, 7, 11, 15의 계조일 경우, D[1:0]=3일 경우에는 기준 전압 V0, V2, V4 중 어느 하나와 출력 단자 T1 사이에 저항치 R3의 저항체가 삽입되고, 기준 전압 VL, V3 중 어느 하나와 출력 단자 T2 사이에 저항치 R1의 저항체가 삽입되게 된다.

한편, 샘플링 회로(23)는 n 채널의 박막 트랜지스터(29)를 복수개 구비하여 구성되어 있고, 2개의 박막 트랜지스터(29)가 1세트로 되어 각 신호선 SL1, SL2, SL3, SL4에 대응하여 배치되어 있다. 또, 신호선 SL1∼SL4은 도 1의 신호선(4)에 대응하는 것으로, 실용적인 측면에서 보다 다수이며, 예를 들면, 세로 640×가로 480 VGA 해상도의 컬러 화상 표시 장치인 경우에는 신호선은 640×3색=1920개이다.

샘플링 회로(23)는 각 세트의 박막 트랜지스터(29)에 대응하여 제어 회로(28)를 구비하고 있고, 각 제어 회로(28)의 출력은 각 박막 트랜지스터(29)의 게이트 전극과 접속되어 있다. 또한, 각 세트의 박막 트랜지스터(29) 중 한쪽 드레인 전극 혹은 소스 전극은 제1 출력 단자 T1과 접속되고, 다른쪽 소스 전극 혹은 드레인 전극은 신호선 SL1∼SL4와 접속되어 있다. 또한 다른쪽 박막 트랜지스터(29) 중 한쪽 드레인 전극 혹은 소스 전극은 제2 출력 단자 T2와 접속되고, 다른쪽 소스 전극 혹은 드레인 전극은 신호선 SL1∼SL4와 각각 접속되어 있다. 즉, 각 세트의 박막 트랜지스터(29)는 한쪽 드레인 전극 혹은 소스 전극이 출력 단자 T1 또는 T2와 접속되어 있고, 다른쪽 소스 전극 혹은 드레인 전극이 서로 접속되어 있음과 함께, 이 접속점을 분압점으로 하여, 각 신호선 SL1∼SL4와 접속되어 있다.

샘플링 회로(23)의 각 제어 회로(28)에는 도 5에 도시하는 바와 같이 D[3:0]의 계조 신호 #1∼#4와 동기하여, "1"의 펄스가 신호선 선택 신호로서 순차적으로 입력되고, 각 제어 회로(28)의 출력 단자 S1, S2, S3, S4로부터 "1"의 펄스가 출력되도록 되어 있다. 이 제어 회로(28)로서는 예컨대 시프트 레지스터 회로를 이용하여 구성할 수 있다. 그리고, 각 제어 회로(28)가 신호선 선택 신호에 응답하여 "1"의 펄스를 출력하면, 각 세트의 박막 트랜지스터(29)가 2개씩 동시에 온 상태로 되고, 출력 단자 T1, T2에 발생한 아날로그 전압이 샘플링 회로(23)와 각 신호선 SL1∼SL4의 접속점을 분압점으로서, 각 신호선 SL1∼SL4에 인가된다.

이 경우, 신호선 SL1에 인가되는 전압은 계조 신호의 하위 2비트 D[1:0]에 의존하며, 도 6에 도시하는 바와 같이 0, 4, 8, 12 계조일 경우에는 기준 전압 V0, V2, V4 중 어느 하나와 출력 단자 T1의 사이에서, 기준 전압 VL, V3 중 어느 하나와 출력 단자 T2의 사이에 저항치 R1, R2의 합성 저항치에 의한 저항체가 삽입되기 때문에, 기준 전압 V0, V1, V2, V3 중 어느 하나의 기준 전압만이 신호선 SL1∼SL4에 인가된다. 즉, 각 신호선 SL1∼SL4에는 기준 전압 Vn만이 인가된다.

또한 D[1:0]=1이고, 1, 5, 9, 13 계조일 경우에는 도 4에 도시하는 바와 같이 기준 전압과 출력 단자 T1 또는 T2에는 저항치 R1 또는 저항치 R3의 저항체가 삽입되게 되기 때문에, 기준 전압 V0과 기준 전압 VL을 3:1의 내분비에 따라서 분압한 전압이 각 신호선 SL1∼SL4에 인가된다. 또한 D[1:0]=2이고, 2, 6, 10, 14 계조일 경우에는 도 4에 도시하는 바와 같이 기준 전압과 출력 단자 T1 또는 T2의 사이에 저항치 R2의 저항체가 삽입되게 되므로, 기준 전압 Vn과 기준 전압 Vn+1을 2:2의 내분비에 의해서 분압한 전압이 각 신호선 SL1∼SL4에 인가된다. 즉, 도 6에 도시하는 바와 같이 2 계조일 경우에는 (V0+V1)/2의 전압, 6 계조일 경우에는 (V1+V2)/2의 전압, 10계조일 경우에는 (V2+V3)/2의 전압, 14 계조일 경우에는 (V3+V4)/2의 전압이 각각 신호선 SL1∼SL4에 인가된다.

마찬가지로, D[1:0]=3일 경우에는 기준 전압과 각 출력 단자 T1, T2의 사이에는 도 4에 도시하는 바와 같이 저항치 R3, R1의 저항체가 삽입된 것에 상당하여, 기준 전압 Vn과 기준 전압 Vn+1이 1:3의 내분비로 분압되고, 분압된 전압이 각 신호선 SL1∼SL4에 인가된다. 즉, 도 6에 도시하는 바와 같이 3, 7, 11, 15 계조일 경우에는 (V0+3V1)/4, (V1+3V2)/4, (V2+3V3)/4, (V3+3V4)/4의 전압이 각 신호선에 인가된다.

이와 같이, 본 실시예에 있어서는 0∼15 계조를 나타내는 계조 신호 #1∼#4가 입력되면, 기준 전압 V0∼V4를 16 단계의 계조 전압으로 나눈 아날로그 전압이 계조에 따라 각 신호선 SL1∼SL4에 인가된다. 그리고, 각 신호선 SL1∼SL4와 샘플링 회로(23)의 접속점을 분압점으로 하여, 이 분압점과 각 기준 전압 사이에는 박막 트랜지스터(26, 27)에 의한 저항치 R1, R2, R3과 박막 트랜지스터(29)의 도통시의 저항치 Rsw만이 삽입되며, 분압점과 각 신호선 사이의 저항치는 0이라고 간주할 수 있어서, 각 기준 전압·신호선간의 저항을 증가시키지 않고도, 기준 전압·기준 전압 사이의 저항을 증가시킬 수 있어서, 각 기준 전압 사이의 전류를 작게 할 수 있다. 이 때문에, 구동 회로(2)를 고 해상도, 고속 프레임 속도의 화상 표시 장치에 탑재하더라도, 소비 전력을 작게 할 수 있다.

또, 본 실시예에 있어서는 4비트 계조에 대하여 서술했지만, DA 변환 회로(21, 22)의 박막 트랜지스터(26, 27)의 병렬 수를 증가시키거나 혹은 DA 변환 소자의 계조 수를 늘림으로써 6 비트나 8 비트 등의 보다 많은 계조를 표시할 수 있다.

다음으로, 구동 회로(2)의 제2 실시예를 도 7에 기초하여 설명한다. 본 실시예에 있어서의 구동 회로(2)는 도 2에 나타내는 DA 변환 회로(21, 22) 대신, DA 변환 회로(41, 42), 가변 저항 회로(43, 44)를 제공한 것이며, 샘플링 회로(23)는 도 2의 것과 동일한 것으로 구성되어 있다.

DA 변환 회로(41, 42)는 전압이 서로 다른 복수의 기준 전압 V0∼V4 중 어느 하나의 기준 전압을 디지털 계조 신호에 따라 선택하는 디지털·아날로그 변환 회로로서, 제어 회로(46, 47), 4개의 n 채널 박막 트랜지스터(51, 52)를 구비하여 구성되어 있다. 각 박막 트랜지스터(51)의 게이트 전극은 제어 회로(46)의 출력 단자 A, B, C, D와 각각 접속되고, 한쪽 소스 전극 혹은 드레인 전극은 기준 전압 V0, V1, V2, V3과 접속되고, 다른쪽 드레인 전극 혹은 소스 전극은 모두 공통으로 접속되며, 이 접속점이 가변 저항 회로(43)와 접속되어 있다. 한편, 각 박막 트랜지스터(52)는 게이트 전극이 제어 회로(47)의 출력 단자 A, B, C, D와 접속되고, 한쪽 소스 전극 혹은 드레인 전극이 기준 전압 VL, V2, V3, V4와 접속되고, 다른쪽 드레인 전극 혹은 소스 전극이 서로 공통으로 접속되며, 이 공통 접속점이 가변 저항 회로(44)와 접속되어 있다. 각 기준 전압 V0∼V4는 각각 다른 전압이며, V0>V1>V2>V3>V4 혹은 V4>V3>V2>V1>V0의 관계로 되어 있다. 또한 각 박막 트랜지스터(51, 52)의 도통시(ON 상태)에 있어서의 저항치는 R_DA로 설정되어 있다.

제어 회로(46, 47)에는 계조에 따른 기준 전압을 선택하기 위해서, 4 비트의 표시 화상의 계조 신호 중 상위 2비트의 계조 신호 D[3:2]가 입력되어 있다. 각 제어 회로(46, 47)의 입력 단자 IN에, 0, 4, 8, 12 계조의 계조 신호 D[1:0]=0으로서, 상위 2비트의 데이터 「00」이 입력되었을 경우에는 도 8에 도시하는 바와 같이 출력 단자 A로부터 "1"의 신호가 출력되고, 출력 단자 A와 접속된 박막 트랜지스터(51, 52)만이 온 상태로 되어, 기준 전압 V0, V1이 각각 가변 저항 회로(53, 54)로 출력된다. D[1:0]=1이고, 상위 2비트의 데이터 「01」이 입력되었을 경우에는 출력 단자 B만이 "1"로 되고, 출력 단자 B와 접속된 박막 트랜지스터(51, 52)만이 온 상태로 되어, 기준 전압 VL, V2가 각각 가변 저항 회로(53, 54)로 출력된다. 또한 계조 신호 D[1:0]=2이고, 상위 2비트의 데이터 「10」가 입력되었을 경우에는 출력 단자 C만이 "1"로 되고, 출력 단자 C와 접속된 박막 트랜지스터(51, 52)만이 온 상태로 되어, 기준 전압 V2, V3이 각각 가변 저항 회로(43, 44)로 출력된다. 또한 계조 신호 D[1:0]=3이고, 상위 2비트의 데이터 「11」이 입력되었을 경우에는 출력 단자 D만이 "1"로 되고, 출력 단자 D와 접속된 박막 트랜지스터(51, 52)만이 온 상태로 되어, 기준 전압 V3, V4가 가변 저항 회로(54, 53)로 출력된다.

한편, 각 가변 저항 회로(43, 44)는 제어 회로(48, 49), 3개의 n 채널 박막 트랜지스터(53, 54)를 구비하여 구성되어 있고, 각 가변 저항 회로(43, 44)의 출력측이 제1 출력 단자 T1, 제2 출력 단자 T2와 접속되어 있다. 각 박막 트랜지스터(53)는 서로 병렬로 접속되고, 각 게이트 전극이 제어 회로(48)의 출력 단자 a, b, c와 접속되고, 한쪽 드레인 전극 혹은 소스 전극이 서로 공통으로 접속되어 DA 변환 회로(41)와 접속되며, 다른쪽 소스 전극 혹은 드레인 전극이 서로 공통으로 접속되어 출력 단자 T1과 접속되어 있다. 각 박막 트랜지스터(54)는 서로 병렬로 접속되고, 각 게이트 전극이 제어 회로(49)의 출력 단자 d, e, f와 접속되고, 한쪽 드레인 전극 혹은 소스 전극이 서로 공통으로 접속된 상태로 DA 변환 회로(42)와 접속되고, 다른쪽 소스 전극 혹은 드레인 전극은 서로 공통으로 접속된 상태로 출력 단자 T2와 접속되어 있다.

각 제어 회로(48, 49)에는 계조에 따른 저항치를 선택하기 위해서, 4 비트의 표시 화상의 계조 신호 중 하위 2비트의 계조 신호 D[1:0]가 입력되어 있다. 제어 회로(48)는 도 8b에 도시하는 바와 같이 D[1:0]=0일 경우에, 출력 단자 a, b, c에 각각 "1"의 신호를 출력하고, D[1:0]=1일 경우에는 출력 단자 c에만 "1"의 신호를 출력하고, D[1:0]=2일 경우에는 출력 단자 b에만 "1"의 신호를 출력하고, D[1:0]=3일 경우에는 출력 단자 a에만 "1"의 신호를 출력하도록 되어 있다. 그리고, 각 출력 단자 a, b, c와 접속된 박막 트랜지스터(53)는 게이트 전극에 "1"의 신호가 입력되었을 경우에 온 상태로 되어, DA 변환 회로(41)와 출력 단자 T1을 연결하는 회로 중에 박막 트랜지스터(53)의 도통시의 저항치에 의해서 결정되는 저항체를 삽입하도록 되어 있다. 그리고, 출력 단자 a, b, c와 접속된 박막 트랜지스터(53)의 도통시의 저항치는 각각 R3, R2, R1로 설정되어 있다.

이 저항치 R1∼R3는

로 설정되어 있다. 여기서, R_DA는 박막 트랜지스터(51, 52)의 도통시의 저항치를 나타내고, Rsw는 샘플링 회로(23)의 박막 트랜지스터(29)의 도통시의 저항치를 나타낸다.

또한, 가변 저항 회로(44)를 구성하는 3개의 박막 트랜지스터(54)는 서로 병렬로 접속되고, 각 게이트 전극은 제어 회로(49)의 출력 단자 d, e, f와 접속되고, 한쪽 드레인 전극 혹은 소스 전극은 서로 공통으로 접속된 상태로 DA 변환 회로(42)와 접속되고, 다른쪽 소스 전극 혹은 드레인 전극은 서로 공통으로 접속된 상태로 출력 단자 T2와 접속되어 있다. 제어 회로(49)에는 계조에 따른 저항치를 선택하기 위해서, 4 비트의 표시 화상의 계조 신호 중 하위 2비트의 계조 신호 D[1:0]가 입력되어 있다. 이 제어 회로(49)의 입력 단자 IN에 하위 2비트의 계조 신호 D[1:0]=0이 입력되었을 경우에는 도 8c에 도시하는 바와 같이 출력 단자 d, e, f는 모두 0으로 된다. D[1:0]=1이 입력되었을 경우에는 출력 단자 d에서만 "1"의 신호가 출력되고, D[1:0]=2가 입력되었을 경우에는 출력 단자 e에서만 "1"의 신호가 출력되고, D[1:0]=3이 입력되었을 경우에는 출력 단자 f에서만 "1"의 신호가 출력된다. 그리고, 각 박막 트랜지스터(54)는 출력 단자 d, e, f의 출력이 "1"로 되었을 때만 온 상태로 되고, 출력 단자 d, e, f와 접속된 박막 트랜지스터(54)의 도통시의 저항치는 각각 R3, R2, R1로 설정되어 있다. 이들 저항치 R1∼R3은 상기 수식 5∼8에 나타낸 관계로 되어 있다.

여기서, 계조 신호로서, 0, 4, 8, 12 계조를 나타내는 계조 신호가 각 제어 회로(46∼49)에 입력되고, D[1:0]=0일 경우에는 가변 저항 회로(43)의 모든 박막 트랜지스터(53)가 온 상태로 되어, 기준 전압 V0과 출력 단자 T1의 사이에 각 박막 트랜지스터(53)의 합성 저항치를 나타내는 저항체가 삽입되게 된다. 즉, 도 9에 도시하는 바와 같이 기준 전압 V0과 출력 단자 T1 사이에는 저항치 R1, R2, R3의 합성 저항치(병렬 저항)에 의한 저항체가 삽입되게 된다.

다음으로, 1, 5, 9, 13 계조를 나타내는 계조 신호가 제어 회로(46∼49)로 입력되면, 출력 단자 C와 출력 단자 d와 접속된 박막 트랜지스터(53, 54)만이 온 상태로 되어, 도 9에 도시하는 바와 같이 기준 전압 VL와 출력 단자 T1 사이에 저항치 R1에 의한 저항체가 삽입되고, 기준 전압 V2와 출력 단자 T2 사이에 저항치 R3에 의한 저항체가 삽입되게 된다.

마찬가지로, 2, 6, 10, 14 계조를 나타내는 계조 신호가 각 제어 회로(46∼49)에 입력되고, D[1:0]=2일 경우에는 도 9에 도시하는 바와 같이 기준 전압 V2와 출력 단자 T1 사이에 저항치 R2에 의한 저항체가 삽입되고, 기준 전압 V3과 출력 단자 T2 사이에 저항치 R2에 의한 저항체가 삽입되게 된다. 또한, 3, 7, 11, 15 계조를 나타내는 계조 신호가 제어 회로(46∼49)로 입력되고, D[1:T0]=3일 경우에는 도 9에 도시하는 바와 같이, 기준 전압 V3과 출력 단자 T1 사이에 저항치 R3에 의한 저항체가 삽입되고, 기준 전압 V4와 출력 단자 T2 사이에 저항치 R1에 의한 저항체가 삽입되게 된다.

이 때, 샘플링 회로(23)의 각 제어 회로(28)에, 계조 신호 #1∼#4=0∼15D와 동기한 신호선 선택 신호로서 "1"의 신호가 순차적으로 입력되면, 각 신호선 SL1∼SL4에는 기준 전압 V0∼V4를 16 단계로 나눈 계조 전압이 화상 신호를 나타내는 아날로그 전압으로서 순차적으로 인가된다.

본 실시예에 있어서는 샘플링 회로(23)와 각 신호선 SL1∼SL4의 접속점을 분압점으로서, 각 신호선 SL1∼SL4에는 계조에 따른 아날로그 전압이 순차적으로 인가되게 된다.

이와 같이, 본 실시예에 있어서는 0∼15 계조를 나타내는 계조 신호 #1∼#4가 입력되면, 기준 전압 V0∼V4를 16 단계의 계조 전압으로 나눈 아날로그 전압이 계조에 따라서 각 신호선 SL1∼SL4에 인가된다. 그리고, 각 신호선 SL1∼SL4와 샘플링 회로(23)의 접속점을 분압점으로 하여, 이 분압점과 각 기준 전압 사이에는 박막 트랜지스터(53, 54)에 의한 저항치 R1, R2, R3과 박막 트랜지스터(29)의 도통시의 저항치 Rsw 및 박막 트랜지스터(51, 52)의 도통시의 저항치 R_DA만이 삽입되고, 분압점과 각 신호선 사이의 저항치는 O으로 간주할 수 있어서, 각 기준 전압·신호선간의 저항을 증가시키지 않고도, 기준 전압·기준 전압 사이의 저항을 증가시킬 수 있고, 각 기준 전압 사이의 전류를 작게 할 수 있다. 이 때문에, 구동 회로(2)를 고 해상도, 고속 프레임 속도의 화상 표시 장치에 탑재하더라도, 소비 전력을 작게 할 수 있다.

다음으로, 구동 회로(2)의 제3 실시예를 도 10에 기초하여 설명한다. 본 실시예에서의 구동 회로(2)는 도 7에 나타내는 가변 저항 회로(43, 44), 샘플링 회로(23)로 구성한 것이며, 디지털·아날로그 변환 회로에 상당하는 것이 구동 회로(2)의 외부에 배치되어 있다. 디지털·아날로그 변환 회로에 상당하는 것은 DA 변환 소자(61, 62), 증폭 소자(63, 64)를 구비하여 구성되어 있고, DA 변환 소자(61)는 증폭 소자(63)를 통해서 가변 저항 회로(43)와 접속되고, DA 변환 소자(62)는 증폭 소자(64)를 통해서 가변 저항 회로(44)와 접속되어 있다. 각 DA 변환 소자(61, 62)는 아날로그 전압을 디지털 계조 신호에 따라 전압이 서로 다른 기준 전압으로 변환하여 출력하는 디지털·아날로그 변환 회로로 구성되어 있고, 입력 단자 IN에는 4 비트의 표시 화상의 계조 신호 중 상위 2비트의 계조 신호 D[3:2]가 입력되어 있다.

각 DA 변환 소자(61, 62)는 도 11에 도시하는 바와 같이 D[3:2]=0일 경우에는 출력 단자 Aout로부터 기준 전압 V0, V1을 출력하고, D[3:2]=1일 경우에는 기준 전압 VL, V2를 출력하고, D[3:2]=2일 경우에는 기준 전압 V2, V3을 출력하고, D[3:2]=3일 경우에는 기준 전압 V3, V4를 각각 출력하게 되어 있다. 이들 기준 전압 VO∼V4의 크기는 상기 각 실시예와 같이 설정되어 있다. 각 DA 변환 소자(61, 62)로부터 출력된 기준 전압은 각각 증폭 소자(63, 64)에 의해서 증폭되어, 증폭된 기준 전압이 각각 가변 저항 회로(43, 44)에 입력되도록 되어 있다. 이 경우, 증폭 소자(63, 64)는 DA 변환 소자(61, 62)의 출력 저항치를 낮게 하기 위해서 제공되어 있으며, DA 변환 소자(61, 62)의 출력 저항이 충분히 낮은 경우에는 증폭 소자(63, 64)를 생략할 수도 있다. 또한 DA 변환 소자(61, 62)에 증폭 기능이 포함되어 있을 때에는 증폭 소자(63, 64)를 생략할 수 있다.

DA 변환 소자(61, 62)로부터 기준 전압 V0∼V4가 구동 회로(2)로 입력되는 과정에서, 제어 회로(48, 49)에 계조 신호 #1∼#4=0∼15가 입력됨과 함께, 이 계조 신호와 동기한 신호선 선택 신호가 각 제어 회로(28)에 순차적으로 입력되면, 각 신호선 SL1∼SL4에는 샘플링 회로(23)와 각 신호선 SL1∼SL4의 접속점을 분압점으로 하여, 계조에 따른 아날로그 전압이 화상 신호로서 각 신호선 SL1∼SL4에 인가된다.

본 실시예에 있어서는 0∼15 계조를 나타내는 계조 신호 #1∼#4가 입력되면, 기준 전압 V0∼V4를 16단계의 계조 전압으로 나눈 아날로그 전압이 계조에 따라 각 신호선 SL1∼SL4에 인가되고, 각 신호선 SL1∼SL4와 샘플링 회로(23)의 접속점을 분압점으로 하여, 이 분압점과 각 기준 전압 사이에는 박막 트랜지스터(53, 54)에 의한 저항치 R1, R2, R3과 박막 트랜지스터(29)의 도통시의 저항치 Rsw만이 삽입되어, 분압점과 각 신호선 사이의 저항치를 0으로 간주할 수 있어서, 각 기준 전압·신호선간의 저항을 증가시키지 않고도, 기준 전압·기준 전압간의 저항을 증가시킬 수 있고, 각 기준 전압 사이의 전류를 작게 할 수 있다. 이 때문에, 구동 회로(2)를 고 해상도, 고속 프레임 속도의 화상 표시 장치에 탑재하더라도, 소비 전력을 작게 할 수 있다.

상기 각 실시예에 있어서의 구동 회로(2)에 있어서는 계조 신호=0일 경우에는 기준 전압 Vn과 기준 전압 Vn+1 사이에는 전류가 흐르지 않고, 한쪽 기준 전압만이 신호선으로 인가되기 때문에, 각 기준 전압 사이에서의 전류에 의한 소비 전력을 0으로 할 수 있다. 한편, 계조 신호=1∼3일 경우에는 기준 전압 Vn과 기준 전압 Vn+1 사이에는 전류는 흐르지만, 이 때의 전류의 경로는 한쪽 기준 전압과 분압점 및 다른쪽 기준 전압을 연결하는 회로에 흐르기 때문에, 분압점과 각 신호선 SL1∼SL4의 접속점에서의 저항(r3)은 지극히 작기 때문에 0으로 간주할 수 있고, 구동 회로(2)의 출력 저항치를 크게 하지 않으면서, 소비 전력을 작게 할 수 있다.

다음으로, 본 발명에 따른 화상 표시 장치의 제2 실시예를 도 12에 기초하여 설명한다. 본 실시예에 있어서의 화상 표시 장치는 전기·광 변환 소자로서 액정을 이용한 화상 표시 장치로 하고, 절연 기판(101), 구동 회로(102), 주사 회로(103) 등을 구비하여 구성되어 있다. 절연 기판(101)은 투명한 유리를 이용하여 형성되어 있고, 절연 기판(101)의 화상 표시 영역에는 화상 신호를 전송하는 복수의 신호선(104)과 주사 펄스를 전송하기 위한 복수의 주사 배선(주사선)(105)이 격자 형상으로 형성되고, 각 신호선(104)과 각 주사 배선(105)이 서로 교차하는 각 교차 부위 근방에는 박막 트랜지스터(106), 캐패시터(107), 표시 전극(108)이 형성되고, 화상 표시 영역에서 벗어난 영역에 구동 회로(102), 주사 회로(103)가 형성되어 있다. 각 박막 트랜지스터(106)는 게이트 전극이 각 주사 배선(105)과 접속되고, 한쪽 드레인 전극 혹은 소스 전극이 각 신호선(104)과 접속되고, 다른쪽 소스 전극 혹은 드레인 전극이 캐패시터(107)와 표시 전극(108)에 접속되어 있다. 캐패시터(107)는 투명한 표시 전극(108)과 병렬로 접속되어 있고, 캐패시터(107)의 일단부가 교류적으로 접지되어 있다. 표시 전극(108)은 표면에 투명 전극이 형성되고, 절연 기판(101)과 서로 대향하는 절연 기판과 액정을 통해서 접속되어 있다. 즉, 절연 기판(101)과 절연 기판에 의해서 액정이 협지되고, 절연 기판(101)과 서로 대향하는 절연 기판 상의 투명 전극은 교류적으로 접지되어 있다.

각 주사 배선(105)에 1 프레임마다 주사 펄스가 1회 인가되면, 각 주사 배선(105)과 접속된 박막 트랜지스터(106)가 순차적으로 온 상태로 되어, 각 신호선(104) 상의 아날로그 전압이 각 박막 트랜지스터(106)을 통해서 캐패시터(107)에 충전되고, 충전된 아날로그 전압이 캐패시터(107), 표시 전극(108)에 의해서 유지된다. 캐패시터(107)와 표시 전극(108)이 아날로그 전압을 유지하고 있는 동안, 표시 전극(108)과 투명 전극 사이의 액정은 1 프레임마다 극성이 변화되는 아날로그 전압, 즉, 신호선(104)에 인가되는 교류 전압의 진폭에 의해 편광성이 변화된다. 이 경우, 서로 대향하는 2장의 기판 외측에 각각 편향판을 제공함으로써 투과율의 변화에 따른 광이 출력되고, 화상 표시 영역에는 액정의 투과율의 변화에 따른 화상이 표시되게 된다. 또, 구동 회로(102)로서, 신호선(104)의 편측에 배치한 것에 대하여 서술했지만, 구동 회로(2)를 2개로 분할하여, 분할된 구동 회로를 각각 신호선(104)을 사이에 두고 기판(101)의 양측에 배치할 수도 있다.

다음으로, 표시 화상에 맞추어 모든 표시 전극(108)과 투명 전극 사이에 교류 전압을 인가시킬 수 있는 구동 회로(102)의 실시예를 도 13에 기초하여 설명한다. 본 실시예에 있어서의 구동 회로(102)는 4 비트 계조 표시를 위한 구동 회로로서, DA 변환 회로(121, 122, 123, 124), 샘플링 회로(125)를 구비하여 구성되어 있고, 샘플링 회로(125)는 신호선(104)에 상당하는 6개의 신호선 SL1∼SL6과 접속되어 있다.

DA 변환 회로(121, 122)는 마이너스측(저압측) 디지털·아날로그 변환 회로로서, 제어 회로(126, 127), 복수의 n 채널 박막 트랜지스터(131, 132)를 구비하여 구성되어 있다. DA 변환 회로(121, 122)는 마이너스측(저압측) 기준 전압 VL0, VL2, VL4, VL1, VL3이 입력되는 것 외에는 도 2에 나타내는 DA 변환 회로(21, 22)와 동일한 기능을 구비하여 구성되어 있다. 즉, 제어 회로(126, 127)에는 각각 4 비트의 표시 화상의 계조 신호 D1[3:0]이 입력되고, 복수의 n 채널 박막 트랜지스터(131, 132)는 각각 3개 1세트가 되어 서로 병렬로 접속되고, 출력 단자 A, D, G, J, M와 접속된 박막 트랜지스터(131, 132)의 도통시의 저항치는 R3으로 설정되고, 출력 단자 B, E, H, K, N과 접속된 박막 트랜지스터(131, 132)의 도통시의 저항치는 R2로 설정되며, 출력 단자 C, F, I, L, O와 접속된 박막 트랜지스터(131, 132)의 도통시의 저항치는 R1로 설정되어 있다. 그리고, 박막 트랜지스터(131, 132)의 각 세트의 출력측은 서로 공통으로 접속되고, DA 변환 회로(121)의 출력측은 제1 마이너스측(저압측) 출력 단자 T1을 통해서 샘플링 회로(125)와 접속되고, DA 변환 회로(122)의 출력측은 제2 마이너스측(저압측) 출력 단자 T2를 통해서 샘플링 회로(125)와 접속되어 있다.

한편, DA 변환 회로(123, 124)는 플러스측(고압측) 디지털·아날로그 변환 회로로서, 제어 회로(128, 129), 복수의 p 채널 박막 트랜지스터(134, 135)를 구비하여 구성되어 있다. DA 변환 회로(123, 124)는 계조에 따른 기준 전압으로서 플러스측(고압측)의 기준 전압을 분압한 아날로그 전압을 출력하는 것 외에는 DA 변환 회로(121, 122)와 동일한 기능을 구비하여 구성되어 있다. 즉, DA 변환 회로(123)에는 전압이 서로 다른 플러스측(고압측) 기준 전압 VH0, VH2, VH4가 설정되고, DA 변환 회로(124)에는 플러스측(고압측) 기준 전압 VH1, VH3이 설정되어 있고, 각 기준 전압은 서로 다른 전압값이며, VH0>VH1>VH2>VH3>VH4>VL4>VL3>VL2>VL1>VL0의 관계로 설정되어 있다.

제어 회로(128, 129)에는 4 비트의 표시 화상의 계조 신호 D2[3:0]가 입력되어 있고, 복수의 박막 트랜지스터(134, 135)는 3개가 1세트로 되어 서로 병렬로 접속되고, 일단부가 각각 기준 전압 VH0∼VH4와 접속되고, 다른쪽 단부가 서로 공통으로 접속되어 제1 플러스측(고압측) 출력 단자 t1 또는 제2 플러스측(고압측) 출력 단자 T2와 접속되어 있다. 그리고, 출력 단자 A, D, G, J, M과 접속된 박막 트랜지스터(134, 135)의 도통시의 저항치는 R3으로 설정되고, 출력 단자 B, E, H, K, N과 접속된 박막 트랜지스터(134, 135)의 도통시의 저항치는 R2로 설정되고, 출력 단자 C, F, I, L, O와 접속된 박막 트랜지스터(134, 135)의 도통시의 저항치는 R1로 설정되어 있다. 이들 저항치 R1∼R3의 값은 상기 실시예와 같은 관계로 설정되어 있다.

제어 회로(128∼129)에, 프레임 기간마다 도 14a에 도시하는 바와 같은 계조 신호 D1[3:0], D2[3:0]가 입력되고, 다음 프레임에서는 도 14b에 도시하는 바와 같은 계조 신호 D1[3:0], D2[3:0]가 입력되었을 경우에는 우선 도 14a에 나타내는 프레임 기간에서는 #1, #3, #5의 계조 신호에 응답하여 출력 단자 T1, T2에는 기준 전압 VL0∼VL4 또는 이들 기준 전압을 분압한 전압이 출력되고, #2, #4, #6의 계조 신호에 응답하여, 출력 단자 t1, t2에는 기준 전압 VH0∼VH4 또는 이들 기준 전압을 분압한 전압이 출력 단자 t1, t2로 출력된다. 반대로, 도 14b에 나타내는 프레임 기간에서는 #2, #4, #6의 계조 신호에 응답하여 출력 단자 t1, t2로 플러스측의 기준 전압 또는 플러스측의 기준 전압을 분압한 전압이 출력되고, #1, #3, #5의 계조 신호에 응답하여, 출력 단자 T1, T2에는 마이너스측의 기준 전압 또는 마이너스측의 기준 전압을 분압한 전압이 출력된다. 또, 제어 회로(128, 129)로부터 "1"의 신호가 출력되었을 경우에는 이 "1"의 신호는 "0"의 전압보다 낮은 전압을 나타내고 있기 때문에, p 채널의 박막 트랜지스터(134, 135)는 "1"의 신호에 응답하여 도통하게 된다.

샘플 회로(125)는 복수의 n 샘플 채널 박막 트랜지스터(136), 복수의 p 채널 박막 트랜지스터(137)를 스위칭 소자로서 구비하고 있음과 함께, 각 박막 트랜지스터의 온 오프를 제어하기 위한 제어 회로(138, 139)가 복수개 제공되어 구성되어 있고, 샘플링 회로(125)의 출력측과 각 신호선(104)에 상당하는 신호선 SL1∼SL6의 접속점을 분압점으로서, 이 분압점에 각 신호선 SL1∼SL6이 접속되어 있다. 각 박막 트랜지스터(136), 제어 회로(138)는 마이너스측(저압측) 샘플링 회로로서 구성되어 있고, 복수의 n 채널 박막 트랜지스터(136)는 2개씩 1세트로 되어 서로 병렬로 접속되고, 게이트 전극이 제어 회로(138)와 접속되고, 한쪽 드레인 전극 혹은 소스 전극이 출력 단자 T1 또는 T2와 접속되고, 다른쪽 소스 전극 혹은 드레인 전극이 서로 접속되고, 이 접속점이 분압점으로서 각 신호선 SL1∼SL6과 접속되어 있다. 복수의 p채널 박막 트랜지스터(137), 제어 회로(139)는 플러스측(고압측) 샘플링 회로로서 구성되어 있고, 복수의 박막 트랜지스터(137)는 2개씩 1세트로 되어 서로 병렬로 접속되고, 각 세트의 박막 트랜지스터(137)의 게이트 전극은 각각 제어 회로(139)와 접속되고, 한쪽 드레인 전극 혹은 소스 전극은 출력 단자 t1 또는 t2와 접속되고, 다른쪽 소스 전극 혹은 드레인 전극은 서로 접속되고, 이 접속점을 분압점으로서 각 신호선 SL1∼SL6과 접속되어 있다. 그리고, 각 박막 트랜지스터(136, 137)의 도통시의 저항치는 Rsw로 설정되어 있다.

제어 회로(138)에는 계조 신호 #1∼#6과 동기한 마이너스측(저압측) 신호선 선택 신호로서의 펄스가 입력되게 되어 있으며, 이 펄스에 응답하여 각 제어 회로(138)의 출력 단자 Sn1∼Sn6으로부터는 "1"의 신호가 출력되고, 각 세트의 박막 트랜지스터(136)가 동시에 온 상태로 되도록 되어 있다. 또한 제어 회로(139)에는 계조 신호 #1∼#6과 동기한 플러스측(고압측) 신호선 선택 신호로서의 펄스가 입력되어 있으며, 각 제어 회로(139)의 출력 단자 Sp1∼Sp6으로부터는 "1"의 신호가 출력되도록 되어 있다. 이 경우, 제어 회로(139)와 접속된 박막 트랜지스터(137)는 p 채널로 구성되어 있기 때문에, "1"의 신호는 "0"의 전압보다 낮은 전압을 나타내고 있어서, "1"의 신호에 의해서 각 세트의 박막 트랜지스터(137)가 동시에 온 상태로 되도록 구성되어 있다.

상기 구성에 있어서, 임의의 프레임 기간에 있어서, 도 14a에 도시하는 바와 같이, D1[3:0], D2[3:0]의 계조 신호 #1∼#6이 발생하고, 출력 단자 Sn1, Sn3, Sn5, Sp2, Sp4, Sp6으로부터 각각 "1"의 신호가 순차적으로 출력되면, 홀수번째의 신호선 SL1, SL3, SL5에는 도 15의(b)에 도시하는 바와 같이 낮은 전압측의 16단계의 아날로그 전압이 발생하고, 짝수번째의 신호선 SL2, SL4, SL6에는 도 15a에 도시하는 바와 같이 높은 전압측의 16단계의 아날로그 전압이 발생한다.

다음으로, 다음 프레임 기간에서 도 14b에 도시하는 바와 같은 계조 신호가 입력되고, 출력 단자 Sn2, Sn4, Sn6, Sp1, Sp3, Sp5로부터 각각 "1"의 신호가 출력되면, 홀수번째의 신호선 SL1, SL3, SL5에는 도 15a에 도시하는 바와 같이 높은 전압측의 16단계의 전압이 계조에 따라 발생한다. 한편, 짝수번째의 신호선 SL2, SL4, SL6에는 도 15b에 도시하는 바와 같이 낮은 전압측의 16단계의 전압이 계조에 따라 발생한다.

이와 같이, 각 프레임마다 도 14에 도시하는 동작을 반복함으로써 계조 신호가 0일 때는 최대 진폭이고, 계조 신호가 15일 때에는 최소 진폭으로 되는 아날로그 전압으로서, 계조에 따른 16단계의 진폭의 교류 전압이 각 신호선에 순차적으로 인가되어, 이 교류 전압에 의해서 액정이 구동되게 된다.

본 실시예에 따르면, 각 신호선 SL1∼SL6과 샘플링 회로(125)의 접속점을 분압점으로 하여, 각 신호선 SL1∼SL6에 각 기준 전압 또는 각 기준 전압을 분압한 전압을 인가하도록 하고 있기 때문에, 기준 전압·신호선간의 저항을 증가시키지 않고서도, 기준 전압·기준 전압 사이의 저항을 증가시킬 수 있음과 함께, 기준 전압 사이의 전류를 작게 할 수 있어서, 고 해상도나 고속 프레임 속도의 화상 표시 장치(액정 표시 장치)에서도 화상 표시 장치의 소비 전력을 작게 할 수 있다.

또, 상기 실시예에 있어서는 신호선 SL1∼SL6으로 6개인 것에 대해서 서술했지만, 실용적인 측면에서 보다 다수이며, 예를 들면, 세로 640×가로 480 VGA 해상도의 컬러 화상 표시 장치의 경우에는 신호선은 64×3색=1920개이다. 또한, 계조는 4 비트로 설명했지만, DA 변환 회로(121∼124)의 박막 트랜지스터의 병렬 수를 증가시킨다든가 혹은 DA 변환 소자의 계조 수를 늘림으로써 6 비트나 8 비트 등의 보다 많은 계조를 표시할 수 있다.

다음으로, 구동 회로(102)의 제2 실시예를 도 16에 기초하여 설명한다. 본 실시예에서의 구동 회로(102)는 상기 실시예에서의 DA 변환 회로(121, l22, 123, 124) 대신, DA 변환 회로(141, 142, 143, 144), 가변 저항 회로(145, 146, 147, 148)를 제공한 것이며, 샘플링 회로(125)는 동일한 것으로 구성되어 있다. DA 변환 회로(141, 142)는 마이너스측(저압측) 디지털·아날로그 변환 회로로서 제어 회로(151, 152), 복수의 n 채널 박막 트랜지스터(161, 162)를 구비하여 구성되어 있고, 기준 전압이 다른 것 외에는 도 7에 나타내는 DA 변환 회로(41, 42)와 동일한 기능을 구비하여 구성되어 있다. 즉, 제어 회로(151, 152)에는 4 비트의 표시 화상의 계조 신호 D1[3:2]이 입력되어 있고, 각 박막 트랜지스터(161, 162)에는 각각 마이너스측(저압측) 기준 전압 VL0, VL1, VL2, VL3 또는 VL1, VL2, VL3, VL4가 인가되어 있다. 그리고, 각 박막 트랜지스터(161, 162)의 출력측이 서로 공통으로 접속되어 가변 저항 회로(145, 146)와 각각 접속되어 있다. 가변 저항 회로(145, 146)는 마이너스측(저압측) 가변 저항 회로로서, 제어 회로(155, 156), 복수의 n 채널 박막 트랜지스터(165, 166)를 구비하여 구성되어 있고, 각 가변 저항 회로(145, 146)에 기준 전압으로서 마이너스측(저압측)의 것이 인가되는 것 외에는 도 7에 나타내는 가변 저항 회로(53, 54)와 동일한 기능을 구비하여 구성되어 있다. 즉, 제어 회로(155, 156)에는 4 비트의 화상 신호의 계조 신호 D1[1:0]이 입력되어 있고, 출력 단자 a, D와 접속되는 박막 트랜지스터(165, 166)의 도통시에 서의 저항치는 R3으로, 출력 단자 b, e와 접속되는 박막 트랜지스터(165, 166)의 도통시의 저항치는 R2로, 출력 단자 c, f와 접속되는 박막 트랜지스터(165, 166)의 도통시의 저항치는 R1로 설정되어 있다. 그리고, 각 박막 트랜지스터(165, 166)는 각각 공통으로 접속되고, 가변 저항 회로(145, 146)의 출력측은 각각 출력 단자 T1, T2와 각각 접속되어 있다.

한편, DA 변환 회로(143, 144)는 플러스측(고압측) 디지털·아날로그 변환 회로로서, 제어 회로(153, 154), 복수의 p 채널 박막 트랜지스터(163, 164)를 구비하여 구성되어 있고, DA 변환 회로(141, 142)와는 인가되는 기준 전압의 레벨과 박막 트랜지스터의 채널이 다른 것 외에는 DA 변환 회로(141, 142)와 동일한 기능을 구비하여 구성되어 있다. 즉, 제어 회로(153, 154)에는 4 비트의 표시 화상의 계조 신호 D2[3:2]가 입력되어 있고, 각 박막 트랜지스터(163, 164)가 각각 기준 전압 VH0, VH1, VH2, VH3 또는 VH1, VH2, VH3, VH4와 각각 접속되며, 출력측이 서로 공통으로 접속되어 가변 저항 회로(147, 148)와 각각 접속되어 있다.

가변 저항 회로(147, 148)는 플러스측(고압측) 가변 저항 회로로서, 제어 회로(157, 158), 복수의 p 채널 박막 트랜지스터(167, 168)을 구비하여 구성되어 있고, 가변 저항 회로(145, 146)와는 인가되는 기준 전압의 레벨이 다른 것 외에는 동일한 기능의 것으로 구성되어 있다. 즉, 제어 회로(157, 158)에는 4 비트의 표시 화상의 계조 신호 D2[1:0]가 입력되어 있고, 각 박막 트랜지스터(167, 168)가 서로 병렬로 접속되며, 이 접속점이 출력 단자 t1 또는 t2와 각각 접속되어 있다. 그리고, 제어 회로(157, 158)의 출력 단자 a, d와 접속되는 박막 트랜지스터(167, 168)의 도통시의 저항치는 R3으로, 출력 단자 b, e와 접속되는 박막 트랜지스터(167), 168의 도통시의 저항치는 R2로, 출력 단자 c, f와 접속되는 박막 트랜지스터(167), 168의 도통시의 저항치는 R1로 설정되어 있다.

상기 구성에 있어서, 임의의 프레임 기간에 있어서, 도 14a에 도시하는 바와 같이, D1[3:0], D2[3:0]의 계조 신호 #1∼#6이 발생하고, 출력 단자 Sn1, Sn3, Sn5, Sp2, Sp4, Sp6으로부터 각각 "1"의 신호가 순차적으로 출력되면, 홀수번째의 신호선 SL1, SL3, SL5에는 도 15b에 도시하는 바와 같이 낮은 전압측의 16단계의 아날로그 전압이 발생하고, 짝수번째의 신호선 SL2, SL4, SL6에는 도 15a에 도시하는 바와 같이 높은 전압측의 16단계의 아날로그 전압이 발생한다.

다음으로, 다음 프레임 기간에서 도 14b에 도시하는 바와 같은 계조 신호가 입력되고, 출력 단자 Sn2, Sn4, Sn6, Spl, Sp3, Sp5로부터 각각 "1"의 신호가 출력되면, 홀수번째의 신호선 SL1, SL3, SL5에는 도 15a에 도시하는 바와 같이 높은 전압측의 16단계의 전압이 계조에 따라 발생한다. 한편, 짝수번째의 신호선 SL2, SL4, SL6에는 도 15b에 도시하는 바와 같이 낮은 전압측의 16단계의 전압이 계조에 따라 발생한다.

이와 같이, 각 프레임마다 도 1 에 나타내는 동작을 반복함으로써 계조 신호가 0일 때는 최대 진폭이고, 계조 신호가 15일 때에는 최소 진폭으로 되는 아날로그 전압으로서, 계조에 따른 16단계의 진폭의 교류 전압이 각 신호선에 순차적으로 인가되어, 이 교류 전압에 의해서 액정이 구동되게 된다.

본 실시예에 의하면, 각 신호선 SL1∼SL6과 샘플링 회로(125)의 접속점을 분압점으로 하여, 각 신호선 SL1∼SL6에 각 기준 전압 또는 각 기준 전압을 분압한 전압을 인가하도록 하고 있기 때문에, 기준 전압·신호선간의 저항을 증가시키지 않고서도, 기준 전압·기준 전압 사이의 저항을 증가시킬 수 있음과 함께, 기준 전압 사이의 전류를 작게 할 수 있어서, 고 해상도나 고속 프레임 속도의 화상 표시 장치(액정 표시 장치)에서도 화상 표시 장치의 소비 전력을 작게 할 수 있다.

다음으로, 구동 회로(102)의 제3 실시예를 도 17에 기초하여 설명한다. 본 실시예에 있어서의 구동 회로(102)는 구동 회로(102)를 가변 저항 회로(145, 146, 147, l48), 샘플링 회로(125)로 구성하고, 구동 회로(102)의 외부에 DA 변환 회로(141, 142, 143, 144)에 상당하는 DA 변환 소자(171∼174), 증폭 소자(175∼178)를 제공한 것으로, 다른 구성은 도 16에 나타내는 것과 마찬가지이다.

DA 변환 소자(171, 172), 증폭 소자(175, 176)는 마이너스측(저압측) 디지털·아날로그 변환 회로이며, 도 10에 나타내는 DA 변환 소자(61, 62), 증폭 소자(63, 64)와 동일한 기능을 구비하여 구성되어 있다. 즉, DA 변환 소자(171, 172)의 입력 단자 IN에는 4 비트의 표시 화상의 계조 신호 D1[3:2]이 입력되어 있고, 각 DA 변환 소자(171, 172)로부터는 도 18에 도시하는 바와 같이 4 비트의 표시 화상의 계조 신호 중 상위 2비트의 계조 신호 D1[3:2]에 응답하여 출력 단자 Aout부터 계조에 따라서, 마이너스측(저압측)의 기준 전압 VL0, VL1, VL2, VL3, VL4를 각각 증폭 소자(175, 176)를 통해서 가변 저항 회로(145, 146)로 출력하도록 되어 있다.

한편, DA 변환 소자(173, 174), 증폭 소자(177, 178)는 플러스측(고압측) 디지털·아날로그 변환 회로이며, 도 10에 나타내는 DA 변환 소자(61, 62), 증폭 소자(63, 64)와 동일한 기능을 구비하여 구성되어 있다. 즉, 각 DA 변환 소자(173, 174)의 입력 단자 IN에 4 비트의 표시 화상의 계조 신호 중 상위 2비트의 계조 신호 D2[3:2]가 입력되었을 경우에, 출력 단자 Aout에서 계조에 따라 플러스측(고압측)의 기준 전압 VH0, VH1, VH2, VH3, VH4를 가변 저항 회로(147, 148)로 각각 출력하도록 되어 있다.

상기 구성에 있어서, 임의의 프레임 기간에서, 도 14a에 도시하는 바와 같이, D1[3:0], D2[3:0]의 계조 신호 #1∼#6이 발생하고, 출력 단자 Sn1, Sn3, Sn5, Sp2, Sp4, Sp6으로부터 각각 "1"의 신호가 순차적으로 출력되면, 홀수번째의 신호선 SL1, SL3, SL5에는 도 15의(b)에 도시하는 바와 같이 낮은 전압측의 16단계의 아날로그 전압이 발생하고, 짝수번째의 신호선 SL2, SL4, SL6에는 도 15a에 도시하는 바와 같이 높은 전압측의 16단계의 아날로그 전압이 발생한다.

다음으로, 다음 프레임 기간에서 도 14b에 도시하는 바와 같은 계조 신호가 입력되어, 출력 단자 Sn2, Sn4, Sn6, Sp1, Sp3, Sp5로부터 각각 "1"의 신호가 출력되면, 홀수번째의 신호선 SL1, SL3, SL5에는 도 15의(a)에 도시하는 바와 같이 높은 전압측의 16단계의 전압이 계조에 따라 발생한다. 한편, 짝수번째의 신호선 SL2, SL4, SL6에는 도 15의(b)에 도시하는 바와 같이 낮은 전압측의 16단계의 전압이 계조에 따라 발생한다.

이와 같이, 각 프레임마다 도 14a, b에 나타내는 동작을 반복함으로써 계조 신호가 0일 때에는 최대 진폭이고, 계조 신호가 15일 때에는 최소 진폭으로 되는 아날로그 전압으로서, 계조에 따른 16단계의 진폭의 교류 전압이 각 신호선에 순차적으로 인가되어, 이 교류 전압에 의해서 액정이 구동되게 된다.

도 1은 본 발명에 따른 화상 표시 장치의 제1 실시예를 나타내는 블럭 구성도.

도 2는 본 발명에 따른 구동 회로의 제1 실시예를 나타내는 회로 구성도.

도 3a 및 3b는 제어 회로의 논리 구성을 설명하기 위한 도면.

도 4는 구동 회로의 등가 회로를 설명하기 위한 도면.

도 5는 제어 회로의 동작을 설명하기 위한 파형도이다.

도 6은 계조 신호와 신호선에 발생하는 전압의 관계를 설명하기 위한 도면.

도 7은 본 발명에 따른 구동 회로의 제2 실시예를 나타내는 회로 구성도.

도 8a, 8b, 및 8c는 제어 회로의 논리 구성을 설명하기 위한 도면.

도 9는 구동 회로의 등가 회로를 설명하기 위한 도면.

도 10은 본 발명에 따른 구동 회로의 제3 실시예를 나타내는 회로 구성도.

도 11은 변환 소자의 입력 전압과 출력 전압의 관계를 설명하기 위한 도면.

도 12는 본 발명에 따른 화상 표시 장치의 제2 실시예를 나타내는 블럭 구성도.

도 13은 본 발명에 따른 구동 회로의 제4 실시예를 나타내는 회로 구성도.

도 14a 및 14b는 프레임 주기에 있어서의 동작을 설명하기 위한 타이밍 차트.

도 15는 구동 회로에 입력되는 계조 신호와 신호선에 발생하는 전압의 관계를 설명하기 위한 도면.

도 16은 본 발명에 따른 구동 회로의 제5 실시예를 나타내는 회로 구성도.

도 17은 본 발명에 따른 구동 회로의 제6 실시예를 나타내는 회로 구성도.

도 18은 DA 변환 소자의 입력 전압과 출력 전압의 관계를 설명하기 위한 도면.

<도면의 주요 부분에 대한 간단한 설명>

1 : 절연 기판

2 : 구동 회로

3 : 주사 회로

8 : 전압-전류 변환 회로

9 : 발광 소자

21,22 : DA 변환 회로

23 : 샘플링 회로

24, 25 : 제어 회로

Claims

전압이 서로 다른 복수의 기준 전압 중 어느 하나의 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로를 구비하고, 상기 디지털·아날로그 변환 회로는, 선택된 기준 전압과 상기 디지털·아날로그 변환 회로의 출력 단자를 연결하는 회로 내에 디지털 신호의 계조 신호에 따른 저항치를 나타내는 가변 저항 회로를 구비하고, 상기 복수의 디지털·아날로그 변환 회로 중 2개의 각각의 출력 단자를 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는 상기 복수의 디지털·아날로그 변환 회로 중 1개의 출력 단자를 1개의 상기 신호선에 접속하거나 혹은 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속함으로써 소정의 전압을 상기 신호선에 발생하는 구동 회로.
전압이 서로 다른 복수의 기준 전압 중 어느 하나의 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로를 구비하고, 상기 디지털·아날로그 변환 회로의 출력에 접속되고, 디지털 신호의 계조 신호에 따라 제어되며, 도통시의 저항치가 서로 다른 복수의 스위칭 소자가 병렬로 접속된 복수의 스위칭 소자군을 구비하고, 상기 복수의 스위칭 소자군 중 2개의 각각의 출력 단자를 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는 상기 복수의 스위칭 소자군 중 1개의 출력 단자를 1개의 상기 신호선에 접속하거나, 혹은 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속하여 소정의 전압을 상기 신호선에 발생하는 구동 회로.
전압이 서로 다른 복수의 기준 전압 중 어느 하나의 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로를 구비하고, 상기 디지털·아날로그 변환 회로의 출력에는, 각각 디지털 계조 신호에 따른 저항치로 되는 가변 저항 회로가 각각 접속되어 있고, 상기 복수의 가변 저항 회로 중 2개의 각각의 출력 단자를 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는 상기 복수의 가변 저항 회로 중 1개의 출력 단자를 1개의 상기 신호선에 접속하거나, 혹은 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속하여 소정의 전압을 상기 신호선에 발생하는 구동 회로.
디지털 계조 신호에 따라 아날로그 전압을 출력하는 복수의 디지털·아날로그 변환 회로를 구비하고, 상기 디지털·아날로그 변환 회로의 출력에는, 각각 디지털 계조 신호에 따른 저항치로 되는 가변 저항 회로가 각각 접속되어 있고, 상기 복수의 가변 저항 회로 중 2개의 각각의 출력 단자를 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는 상기 복수의 가변 저항 회로 중 1개의 출력 단자를 1개의 상기 신호선에 접속하거나, 혹은 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속하여 소정의 전압을 상기 신호선에 발생하는 구동 회로.
제3항에 있어서,

상기 복수의 가변 저항 회로는 상기 계조 신호에 따른 저항치를 나타내는 저항체로서 상기 계조 신호에 따라 도통되는 스위칭 소자를 삽입하여 이루어지는 구동 회로.
제4항에 있어서,

상기 복수의 가변 저항 회로는 상기 계조 신호에 따른 저항치를 나타내는 저항체로서 상기 계조 신호에 따라 도통되는 스위칭 소자를 삽입하여 이루어지는 구동 회로.
제3항에 있어서,

상기 복수의 가변 저항 회로는 상기 계조 신호에 따른 저항치를 나타내는 저항체로서 상기 계조 신호에 따라 도통되는 스위칭 소자와 저항 소자를 직렬로 삽입하여 이루어지는 구동 회로.
제4항에 있어서,

상기 복수의 가변 저항 회로는 상기 계조 신호에 따른 저항치를 나타내는 저항체로서 상기 계조 신호에 따라 도통되는 스위칭 소자와 저항 소자를 직렬로 삽입하여 이루어지는 구동 회로.
전압이 서로 다른 복수의 플러스측 기준 전압 중 어느 하나의 플러스측 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로(1)를 구비하고, 상기 디지털·아날로그 변환 회로는, 선택된 플러스측 기준 전압과 상기 디지털·아날로그 변환 회로의 출력 단자를 연결하는 회로 내에 디지털 신호의 계조 신호에 따른 저항치를 나타내는 가변 저항 회로를 구비하고, 전압이 서로 다른 복수의 마이너스측 기준 전압 중 어느 하나의 마이너스측 기준 전압을 디지털 계조 신호에 따라서 선택하는 복수의 디지털·아날로그 변환 회로(2)를 구비하고, 상기 디지털·아날로그 변환 회로는, 선택된 마이너스측 기준 전압과 상기 디지털·아날로그 변환 회로의 출력 단자를 연결하는 회로 내에 디지털 신호의 계조 신호에 따른 저항치를 나타내는 가변 저항 회로를 구비하고, 상기 복수의 디지털·아날로그 변환 회로(1) 중 2개와 상기 복수의 디지털·아날로그 변환 회로(2) 중 2개의 각각의 출력 단자를 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는, 상기 복수의 디지털·아날로그 변환 회로 (1) 및 (2) 중 1개의 출력 단자를 1개의 상기 신호선에 접속하거나, 혹은 디지털·아날로그 변환 회로(1)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속하거나, 혹은 디지털·아날로그 변환 회로(2)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속함으로써 소정의 전압을 상기 신호선에 발생하는 구동 회로.
전압이 서로 다른 복수의 플러스측 기준 전압중 어느 하나의 플러스측 기준 전압을 디지털 계조 신호에 따라서 선택하는 복수의 디지털·아날로그 변환 회로 (1)를 구비하고, 상기 디지털·아날로그 변환 회로(1)의 출력에 접속하여, 디지털 신호의 계조 신호에 따라 제어되며, 도통시의 저항치가 서로 다른 복수의 스위칭 소자가 병렬로 접속된 복수의 스위칭 소자군(1)을 구비하고,

전압이 서로 다른 복수의 마이너스측 기준 전압중 어느 하나의 마이너스측 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로(2)를 구비하고, 상기 디지털·아날로그 변환 회로(2)의 출력에 접속되고, 디지털 신호의 계조 신호에 따라 제어되며, 도통시의 저항치가 서로 다르게 되는 복수의 스위칭 소자가 병렬로 접속된 복수의 스위칭 소자군(2)을 구비하고,

상기 복수의 스위칭 소자군(1) 중 2개와 상기 복수의 스위칭 소자군(2) 중 2개의 각각의 출력 단자를 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는, 상기 복수의 스위칭 소자군(1) 및 (2) 중 1개의 출력 단자를 1개의 상기 신호선에 접속하거나, 혹은 스위칭 소자군(1)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속하거나, 혹은 스위칭 소자군(2)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속함으로써 소정의 전압을 상기 신호선에 발생하는 구동 회로.
전압이 서로 다른 복수의 플러스측 기준 전압 중 어느 하나의 플러스측 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로(1)를 구비하고, 상기 디지털·아날로그 변환 회로 (1)의 출력에는, 각각 디지털 계조 신호에 따른 저항치로 되는 가변 저항 회로(1)가 각각 접속되어 있고,

전압이 서로 다른 복수의 마이너스측 기준 전압중 어느 하나의 마이너스측 기준 전압을 디지털 계조 신호에 따라 선택하는 복수의 디지털·아날로그 변환 회로(2)를 구비하고, 상기 디지털·아날로그 변환 회로(2)의 출력에는, 각각 디지털 계조 신호에 따른 저항치로 되는 가변 저항 회로(2)가 각각 접속되어 있고,

상기 복수의 가변 저항 회로(1) 중 2개와 상기 복수의 가변 저항 회로(2) 중 2개의 각각의 출력 단자를, 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는, 상기 복수의 가변 저항 회로(1) 및 (2) 중 하나의 출력 단자를 1개의 상기 신호선에 접속하거나, 혹은 가변 저항 회로(1)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속하거나, 혹은 가변 저항 회로(2)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속함으로써 소정의 전압을 상기 신호선에 발생하는 구동 회로.
디지털 계조 신호에 따라 플러스측의 아날로그 전압을 출력하는 복수의 디지털·아날로그 변환 회로(1)를 구비하고, 상기 디지털·아날로그 변환 회로(1)의 출력에는, 각각 디지털 계조 신호에 따른 저항치로 되는 가변 저항 회로(1)가 각각 접속되어 있고, 디지털 계조 신호에 따라 마이너스측의 아날로그 전압을 출력하는 복수의 디지털·아날로그 변환 회로(2)를 구비하고, 상기 디지털·아날로그 변환 회로(2)의 출력에는, 각각 디지털 계조 신호에 따른 저항치로 되는 가변 저항 회로(2)가 각각 접속되어 있고, 상기 복수의 가변 저항 회로 (1) 중 2개와 상기 복수의 가변 저항 회로(2) 중 2개의 각각의 출력 단자를 복수의 신호선에 선택적으로 접속하기 위한 샘플링 회로를 구비하고, 상기 샘플링 회로는, 상기 복수의 가변 저항 회로(1) 및 (2) 중 1개의 출력 단자를 1개의 상기 신호선에 접속하거나, 혹은 가변 저항 회로(1)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속하거나, 혹은 가변 저항 회로(2)의 2개의 출력 단자를 동시에 1개의 상기 신호선에 접속함으로써 소정의 전압을 상기 신호선에 발생하는 구동 회로.
제11항에 있어서,

상기 복수의 가변 저항 회로 (1) 및 (2)는, 상기 계조 신호에 따른 저항치를 나타내는 저항체로서 상기 계조 신호에 따라 도통되는 스위칭 소자를 삽입하여 이루어지는 구동 회로.
제12항에 있어서,

상기 복수의 가변 저항 회로 (1) 및 (2)는, 상기 계조 신호에 따른 저항치를 나타내는 저항체로서 상기 계조 신호에 따라 도통되는 스위칭 소자를 삽입하여 이루어지는 구동 회로.
제11항에 있어서,

상기 복수의 가변 저항 회로 (1) 및 (2)는, 상기 계조 신호에 따른 저항치를 나타내는 저항체인 저항 소자와, 상기 계조 신호에 따라 도통되는 스위칭 소자를 직렬로 삽입하여 이루어지는 구동 회로.
제12항에 있어서,

상기 복수의 가변 저항 회로 (1) 및 (2)는, 상기 계조 신호에 따른 저항치를 나타내는 저항체인 저항 소자와, 상기 계조 신호에 따라 도통되는 스위칭 소자를 직렬로 삽입하여 이루어지는 구동 회로.
제2항에 있어서,

상기 샘플링 회로에 속하는 스위칭 소자군 중 동일한 신호선에 접속된 한 쌍의 스위칭 소자는 상기 신호선 선택 신호에 응답하여 동시에 도통되는 구동 회로.
제4항에 있어서,

상기 샘플링 회로에 속하는 스위칭 소자군 중 동일한 신호선에 접속된 한 쌍의 스위칭 소자는 상기 신호선 선택 신호에 응답하여 동시에 도통되는 구동 회로.
제10항에 있어서,

상기 플러스측 샘플링 회로에 속하는 플러스측 스위칭 소자군 중 동일한 신호선에 접속된 한 쌍의 스위칭 소자는 상기 플러스측 신호선 선택 신호에 응답하여 동시에 도통되고, 상기 마이너스측 샘플링 회로에 속하는 마이너스측 스위칭 소자군 중 동일한 신호선에 접속된 한 쌍의 스위칭 소자는 상기 마이너스측 신호선 선택 신호에 응답하여 동시에 도통되는 구동 회로.
제12항에 있어서,

상기 플러스측 샘플링 회로에 속하는 플러스측 스위칭 소자군 중 동일한 신호선에 접속된 한 쌍의 스위칭 소자는 상기 플러스측 신호선 선택 신호에 응답하여 동시에 도통되고, 상기 마이너스측 샘플링 회로에 속하는 마이너스측 스위칭 소자군 중 동일한 신호선에 접속된 한 쌍의 스위칭 소자는 상기 마이너스측 신호선 선택 신호에 응답하여 동시에 도통되는 구동 회로.
제2항에 있어서,

상기 각 스위칭 소자는 박막 트랜지스터로 구성되는 구동 회로.
제4항에 있어서,

상기 각 스위칭 소자는 박막 트랜지스터로 구성되는 구동 회로.
제8항에 있어서,

상기 각 스위칭 소자는 박막 트랜지스터로 구성되는 구동 회로.
제10항에 있어서,

상기 각 스위칭 소자는 박막 트랜지스터로 구성되는 구동 회로.
제1항에 있어서,

상기 복수의 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
제2항에 있어서,

상기 복수의 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
제3항에 있어서,

상기 복수의 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
제4항에 있어서,

상기 복수의 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
제9항에 있어서,

상기 복수의 플러스측 기준 전압의 수 및 상기 마이너스측 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
제10항에 있어서,

상기 복수의 플러스측 기준 전압의 수 및 상기 마이너스측 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
제11항에 있어서,

상기 복수의 플러스측 기준 전압의 수 및 상기 마이너스측 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
제12항에 있어서,

상기 복수의 플러스측의 아날로그 전압의 수 및 상기 마이너스측의 아날로그 전압의 수는 표시 화상의 계조 수보다 적은 수인 구동 회로.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되고, 상기 각 신호선이 구동 회로에 접속되며, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제1항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되며, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제2항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되며, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제3항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되며, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제4항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되며, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제9항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되며, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제10항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되며, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제11항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율 또는 발광 강도가 변화되는 전기·광 변환 소자가 배치되며, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제12항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율이 변화되는 액정이 배치되며, 상기 액정이 상기 기판과 다른 기판에 의해서 협지되고, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제9항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율이 변화되는 액정이 배치되며, 상기 액정이 상기 기판과 다른 기판에 의해서 협지되고, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제10항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율이 변화되는 액정이 배치되며, 상기 액정이 상기 기판과 다른 기판에 의해서 협지되고, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제11항에 기재된 것으로 구성되는 화상 표시 장치.
기판의 화상 표시 영역 상에 화상 신호를 전송하기 위한 복수의 신호선과 주사 신호를 전송하기 위한 복수의 주사선이 격자 형상으로 형성되고, 상기 기판 중 각 신호선과 각 주사선이 교차하는 교차 부위 근방에 전기 신호에 응답하여 광 투과율이 변화되는 액정이 배치되며, 상기 액정이 상기 기판과 다른 기판에 의해서 협지되고, 상기 각 신호선이 구동 회로에 접속되고, 상기 각 주사선이 주사 회로에 접속되는 화상 표시 장치에 있어서,

상기 구동 회로는 제12항에 기재된 것으로 구성되는 화상 표시 장치.
제41항에 있어서,

상기 가변 저항 회로를 구성하는 스위칭 소자는 박막 트랜지스터로 구성되는 화상 표시 장치.
제42항에 있어서,

상기 각 스위칭 소자는 박막 트랜지스터로 구성되는 화상 표시 장치.
제43항에 있어서,

상기 가변 저항 회로를 구성하는 스위칭 소자는 박막 트랜지스터로 구성되는 화상 표시 장치.
제44항에 있어서,

상기 가변 저항 회로를 구성하는 스위칭 소자는 박막 트랜지스터로 구성되는 화상 표시 장치.
제41항에 있어서,

상기 복수의 플러스측 기준 전압의 수 및 상기 복수의 마이너스측 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 화상 표시 장치.
제42항에 있어서,

상기 복수의 플러스측 기준 전압의 수 및 상기 복수의 마이너스측 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 화상 표시 장치.
제43항에 있어서,

상기 복수의 플러스측 기준 전압의 수 및 상기 복수의 마이너스측 기준 전압의 수는 표시 화상의 계조 수보다 적은 수인 화상 표시 장치.
제44항에 있어서,

상기 복수의 플러스측의 아날로그 전압의 수 및 상기 복수의 마이너스측의 아날로그 전압의 수는 표시 화상의 계조 수보다 적은 수인 화상 표시 장치.